JP2001185594A - ゲート絶縁膜評価方法及び装置 - Google Patents
ゲート絶縁膜評価方法及び装置Info
- Publication number
- JP2001185594A JP2001185594A JP36420699A JP36420699A JP2001185594A JP 2001185594 A JP2001185594 A JP 2001185594A JP 36420699 A JP36420699 A JP 36420699A JP 36420699 A JP36420699 A JP 36420699A JP 2001185594 A JP2001185594 A JP 2001185594A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- effect transistor
- thickness
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 電界効果トランジスタのゲート絶縁膜に関
し、ゲートリーク電流が大きな場合や膜質や構造が複雑
な場合において、ゲート絶縁膜の膜厚及び膜質を正確に
評価する。 【解決手段】 本発明によるゲート絶縁膜評価方法は、
Ｃ−Ｖ測定が可能な第一のゲート絶縁膜を有する第一の
電界効果トランジスタと、Ｃ−Ｖ測定が不可能な第二の
ゲート絶縁膜を有する第二の電界効果トランジスタと
を、ゲート絶縁膜の形成以外は同じプロセスで同時に作
成し、第一のゲート絶縁膜のＣ−Ｖ測定と第一の電界効
果トランジスタにおける基板電圧を変えた場合のドレイ
ン電流のゲート電圧依存性とに基づき、第二のゲート絶
縁膜の評価に必要なパラメータを求めて、このパラメー
タにより第二のゲート絶縁膜を評価するものである。
し、ゲートリーク電流が大きな場合や膜質や構造が複雑
な場合において、ゲート絶縁膜の膜厚及び膜質を正確に
評価する。 【解決手段】 本発明によるゲート絶縁膜評価方法は、
Ｃ−Ｖ測定が可能な第一のゲート絶縁膜を有する第一の
電界効果トランジスタと、Ｃ−Ｖ測定が不可能な第二の
ゲート絶縁膜を有する第二の電界効果トランジスタと
を、ゲート絶縁膜の形成以外は同じプロセスで同時に作
成し、第一のゲート絶縁膜のＣ−Ｖ測定と第一の電界効
果トランジスタにおける基板電圧を変えた場合のドレイ
ン電流のゲート電圧依存性とに基づき、第二のゲート絶
縁膜の評価に必要なパラメータを求めて、このパラメー
タにより第二のゲート絶縁膜を評価するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の評価
技術に関し、詳しくはゲート絶縁膜の評価方法及び評価
装置に関する。
技術に関し、詳しくはゲート絶縁膜の評価方法及び評価
装置に関する。
【０００２】
【従来の技術】設計ルールが０．１５［μｍ］以下の電
界効果トランジスタでは、ゲート絶縁膜のシリコン酸化
膜換算膜厚が２．５［ｎｍ］以下と極薄膜となるので、
少しの膜厚変化がデバイス特性に大きく影響する。その
ため、ウェハ上の多点においてゲート絶縁膜の膜厚及び
膜質を正確に求めることが、電界効果トランジスタ開発
の重要な要素の一つとなっている。
界効果トランジスタでは、ゲート絶縁膜のシリコン酸化
膜換算膜厚が２．５［ｎｍ］以下と極薄膜となるので、
少しの膜厚変化がデバイス特性に大きく影響する。その
ため、ウェハ上の多点においてゲート絶縁膜の膜厚及び
膜質を正確に求めることが、電界効果トランジスタ開発
の重要な要素の一つとなっている。
【０００３】ゲート絶縁膜の膜厚測定方法として、断面
ＴＥＭ（transmission electron microscope、透過型電
子顕微鏡）観察が知られている。しかしながら、この方
法では、試料の断面形状を形成するために破壊観察とな
る。また、シリコンウェハ上の膜厚分布を求める際に、
試料一個当たりの作成及び観察に時間がかかるため、多
数の試料を観察することが困難である。
ＴＥＭ（transmission electron microscope、透過型電
子顕微鏡）観察が知られている。しかしながら、この方
法では、試料の断面形状を形成するために破壊観察とな
る。また、シリコンウェハ上の膜厚分布を求める際に、
試料一個当たりの作成及び観察に時間がかかるため、多
数の試料を観察することが困難である。
【０００４】このような問題を解決する方法として、Ｍ
ＯＳキャパシタの容量測定を用いて電気的に求める方法
（Ｃ−Ｖ測定：図５参照）が知られている。この技術
は、非破壊測定で絶縁膜厚を求めるので、シリコンウェ
ハ上の膜厚分布を求めることにおいて一応の効果を奏し
ている。
ＯＳキャパシタの容量測定を用いて電気的に求める方法
（Ｃ−Ｖ測定：図５参照）が知られている。この技術
は、非破壊測定で絶縁膜厚を求めるので、シリコンウェ
ハ上の膜厚分布を求めることにおいて一応の効果を奏し
ている。
【０００５】
【発明が解決しようとする課題】しかしながら、近年の
微細化が進んだ電界効果トランジスタでは、ＭＯＳキャ
パシタの容量測定を用いて電気的に膜厚を求めることが
困難になってきている。なぜなら、ゲートシリコン酸化
膜の膜厚が２．５［ｎｍ］以下になると、ゲートリーク
電流が顕著に生じるため、反転層容量の測定ができなく
なるためである（図６参照）。
微細化が進んだ電界効果トランジスタでは、ＭＯＳキャ
パシタの容量測定を用いて電気的に膜厚を求めることが
困難になってきている。なぜなら、ゲートシリコン酸化
膜の膜厚が２．５［ｎｍ］以下になると、ゲートリーク
電流が顕著に生じるため、反転層容量の測定ができなく
なるためである（図６参照）。
【０００６】
【発明の目的】そこで、本発明の目的は、リーク電流が
大きいためにＣ−Ｖ測定が不可能なゲート絶縁膜でも非
破壊で評価できる、ゲート絶縁膜評価方法及び装置を提
供することにある。
大きいためにＣ−Ｖ測定が不可能なゲート絶縁膜でも非
破壊で評価できる、ゲート絶縁膜評価方法及び装置を提
供することにある。
【０００７】
【課題を解決するための手段】本発明に係るゲート絶縁
膜評価方法は、Ｃ−Ｖ測定が可能な第一のゲート絶縁膜
を有する第一の電界効果トランジスタと、Ｃ−Ｖ測定が
不可能な第二のゲート絶縁膜を有する第二の電界効果ト
ランジスタとを、ゲート絶縁膜の形成以外は同じプロセ
スで同時に作成し、第一のゲート絶縁膜のＣ−Ｖ測定と
第一の電界効果トランジスタにおける基板電圧を変えた
場合のドレイン電流のゲート電圧依存性とに基づき、第
二のゲート絶縁膜の評価に必要なパラメータを求め、こ
のパラメータを用いて第二のゲート絶縁膜を評価するも
のである。
膜評価方法は、Ｃ−Ｖ測定が可能な第一のゲート絶縁膜
を有する第一の電界効果トランジスタと、Ｃ−Ｖ測定が
不可能な第二のゲート絶縁膜を有する第二の電界効果ト
ランジスタとを、ゲート絶縁膜の形成以外は同じプロセ
スで同時に作成し、第一のゲート絶縁膜のＣ−Ｖ測定と
第一の電界効果トランジスタにおける基板電圧を変えた
場合のドレイン電流のゲート電圧依存性とに基づき、第
二のゲート絶縁膜の評価に必要なパラメータを求め、こ
のパラメータを用いて第二のゲート絶縁膜を評価するも
のである。
【０００８】より具体的に言えば、本発明に係るゲート
絶縁膜評価方法は、Ｃ−Ｖ測定が可能な第一のゲート絶
縁膜を有する第一の電界効果トランジスタと、Ｃ−Ｖ測
定が不可能な第二のゲート絶縁膜を有する第二の電界効
果トランジスタとを、ゲート絶縁膜の形成以外は同じプ
ロセスで同時に作成し、第一のゲート絶縁膜の物理的膜
厚を測定し、第一のゲート絶縁膜の電気的膜厚をＣ−Ｖ
測定によって測定し、第一のゲート絶縁膜の物理的膜厚
と電気的膜厚との差を寄生的膜厚とし、第一の電界効果
トランジスタにおける基板電圧を変えた場合のドレイン
電流のゲート電圧依存性を測定し、このゲート電圧依存
性に基づき、第一の電界効果トランジスタにおけるしき
い値電圧の基板電圧依存性を算出し、この基板電圧依存
性と第一のゲート絶縁膜の電気的膜厚とに基づき、第一
の電界効果トランジスタのチャネル濃度及びフェルミポ
テンシャルを算出し、第二の電界効果トランジスタにお
ける基板電圧を変えた場合のドレイン電流のゲート電圧
依存性を測定し、このゲート電圧依存性に基づき、第二
の電界効果トランジスタにおけるしきい値電圧の基板電
圧依存性を算出し、この基板電圧依存性と前記チャネル
濃度及びフェルミポテンシャルとに基づき、第二のゲー
ト絶縁膜の電気的膜厚を算出し、この第二のゲート絶縁
膜の電気的膜厚と前記寄生的膜厚とから第二のゲート絶
縁膜の物理的膜厚を算出するものである。
絶縁膜評価方法は、Ｃ−Ｖ測定が可能な第一のゲート絶
縁膜を有する第一の電界効果トランジスタと、Ｃ−Ｖ測
定が不可能な第二のゲート絶縁膜を有する第二の電界効
果トランジスタとを、ゲート絶縁膜の形成以外は同じプ
ロセスで同時に作成し、第一のゲート絶縁膜の物理的膜
厚を測定し、第一のゲート絶縁膜の電気的膜厚をＣ−Ｖ
測定によって測定し、第一のゲート絶縁膜の物理的膜厚
と電気的膜厚との差を寄生的膜厚とし、第一の電界効果
トランジスタにおける基板電圧を変えた場合のドレイン
電流のゲート電圧依存性を測定し、このゲート電圧依存
性に基づき、第一の電界効果トランジスタにおけるしき
い値電圧の基板電圧依存性を算出し、この基板電圧依存
性と第一のゲート絶縁膜の電気的膜厚とに基づき、第一
の電界効果トランジスタのチャネル濃度及びフェルミポ
テンシャルを算出し、第二の電界効果トランジスタにお
ける基板電圧を変えた場合のドレイン電流のゲート電圧
依存性を測定し、このゲート電圧依存性に基づき、第二
の電界効果トランジスタにおけるしきい値電圧の基板電
圧依存性を算出し、この基板電圧依存性と前記チャネル
濃度及びフェルミポテンシャルとに基づき、第二のゲー
ト絶縁膜の電気的膜厚を算出し、この第二のゲート絶縁
膜の電気的膜厚と前記寄生的膜厚とから第二のゲート絶
縁膜の物理的膜厚を算出するものである。
【０００９】このとき、第一の電界効果トランジスタに
おけるチャネル濃度及びフェルミポテンシャルを算出す
る際に、当該チャネル濃度及びフェルミポテンシャルを
セルフコンシステントに計算するようにしてもよい。
おけるチャネル濃度及びフェルミポテンシャルを算出す
る際に、当該チャネル濃度及びフェルミポテンシャルを
セルフコンシステントに計算するようにしてもよい。
【００１０】また、第二の電界効果トランジスタにおけ
るしきい値電圧の基板電圧依存性に基づきフラットバン
ド電圧を求め、このフラットバンド電圧と理想的なフラ
ットバンド電圧との差から第二のゲート絶縁膜内に存在
する固定電荷量を算出するようにしてもよい。
るしきい値電圧の基板電圧依存性に基づきフラットバン
ド電圧を求め、このフラットバンド電圧と理想的なフラ
ットバンド電圧との差から第二のゲート絶縁膜内に存在
する固定電荷量を算出するようにしてもよい。
【００１１】更に、第二の電界効果トランジスタにおけ
るドレイン電流のゲート電圧依存性と、第二のゲート絶
縁膜の電気的膜厚とに基づき、界面準位及び移動度を算
出するようにしてもよい。
るドレイン電流のゲート電圧依存性と、第二のゲート絶
縁膜の電気的膜厚とに基づき、界面準位及び移動度を算
出するようにしてもよい。
【００１２】本発明に係るゲート絶縁膜評価装置は、本
発明に係るゲート絶縁膜評価方法を使用するものであ
り、ゲート絶縁膜の形成以外は同じプロセスで同時に作
成された、物理的膜厚が既知でＣ−Ｖ測定が可能な第一
のゲート絶縁膜を有する第一の電界効果トランジスタ
と、Ｃ−Ｖ測定が不可能な第二のゲート絶縁膜を有する
第二の電界効果トランジスタとに対して、ゲート絶縁膜
を評価するためのものであって、第一のゲート絶縁膜を
Ｃ−Ｖ測定するＣ−Ｖ測定部と、第一及び第二の電界効
果トランジスタにおける基板電圧を変えた場合のドレイ
ン電流のゲート電圧依存性を測定するトランジスタ測定
部と、演算部とを備えている。そして、演算部は、Ｃ−
Ｖ測定部でのＣ−Ｖ測定結果に基づき第一のゲート絶縁
膜の電気的膜厚を算出し、この電気的膜厚と前記物理的
膜厚との差を寄生的膜厚とし、トランジスタ測定部で測
定された第一の電界効果トランジスタにおける基板電圧
を変えた場合のドレイン電流のゲート電圧依存性に基づ
き、第一の電界効果トランジスタにおけるしきい値電圧
の基板電圧依存性を算出し、この基板電圧依存性と第一
のゲート絶縁膜の電気的膜厚とに基づき、第一の電界効
果トランジスタのチャネル濃度及びフェルミポテンシャ
ルを算出し、トランジスタ測定部で測定された第二の電
界効果トランジスタにおける基板電圧を変えた場合のド
レイン電流のゲート電圧依存性に基づき、第二の電界効
果トランジスタにおけるしきい値電圧の基板電圧依存性
を算出し、この基板電圧依存性と前記チャネル濃度及び
フェルミポテンシャルとに基づき、第二のゲート絶縁膜
の電気的膜厚を算出し、第二のゲート絶縁膜の電気的膜
厚と前記寄生的膜厚とから第二のゲート絶縁膜の物理的
膜厚を算出する。
発明に係るゲート絶縁膜評価方法を使用するものであ
り、ゲート絶縁膜の形成以外は同じプロセスで同時に作
成された、物理的膜厚が既知でＣ−Ｖ測定が可能な第一
のゲート絶縁膜を有する第一の電界効果トランジスタ
と、Ｃ−Ｖ測定が不可能な第二のゲート絶縁膜を有する
第二の電界効果トランジスタとに対して、ゲート絶縁膜
を評価するためのものであって、第一のゲート絶縁膜を
Ｃ−Ｖ測定するＣ−Ｖ測定部と、第一及び第二の電界効
果トランジスタにおける基板電圧を変えた場合のドレイ
ン電流のゲート電圧依存性を測定するトランジスタ測定
部と、演算部とを備えている。そして、演算部は、Ｃ−
Ｖ測定部でのＣ−Ｖ測定結果に基づき第一のゲート絶縁
膜の電気的膜厚を算出し、この電気的膜厚と前記物理的
膜厚との差を寄生的膜厚とし、トランジスタ測定部で測
定された第一の電界効果トランジスタにおける基板電圧
を変えた場合のドレイン電流のゲート電圧依存性に基づ
き、第一の電界効果トランジスタにおけるしきい値電圧
の基板電圧依存性を算出し、この基板電圧依存性と第一
のゲート絶縁膜の電気的膜厚とに基づき、第一の電界効
果トランジスタのチャネル濃度及びフェルミポテンシャ
ルを算出し、トランジスタ測定部で測定された第二の電
界効果トランジスタにおける基板電圧を変えた場合のド
レイン電流のゲート電圧依存性に基づき、第二の電界効
果トランジスタにおけるしきい値電圧の基板電圧依存性
を算出し、この基板電圧依存性と前記チャネル濃度及び
フェルミポテンシャルとに基づき、第二のゲート絶縁膜
の電気的膜厚を算出し、第二のゲート絶縁膜の電気的膜
厚と前記寄生的膜厚とから第二のゲート絶縁膜の物理的
膜厚を算出する。
【００１３】次に、本発明に係るゲート絶縁膜評価方法
について、言葉を変えてもう一度説明する。
について、言葉を変えてもう一度説明する。
【００１４】本発明に係るゲート絶縁膜評価方法は、ゲ
ート絶縁膜の膜厚を電界効果トランジスタにおけるしき
い値電圧の基板電圧依存性により求めることを特徴とし
ている。電界効果トランジスタのしきい値電圧下のドレ
イン電流は、ゲートリーク電流に比べて充分大きく、し
きい値はゲートリーク電流の影響を受けない（図７参
照）。したがって、大きなゲートリーク電流があるゲー
ト絶縁膜においても、正確な膜厚が得られる。
ート絶縁膜の膜厚を電界効果トランジスタにおけるしき
い値電圧の基板電圧依存性により求めることを特徴とし
ている。電界効果トランジスタのしきい値電圧下のドレ
イン電流は、ゲートリーク電流に比べて充分大きく、し
きい値はゲートリーク電流の影響を受けない（図７参
照）。したがって、大きなゲートリーク電流があるゲー
ト絶縁膜においても、正確な膜厚が得られる。
【００１５】また、本発明に係るゲート絶縁膜評価方法
は、厚いシリコン酸化膜をゲート絶縁膜として有する電
界効果トランジスタを、評価対象のゲート絶縁膜を有す
る電界効果トランジスタと同時に形成することを特徴と
している。形成した厚いシリコン酸化膜をゲート絶縁膜
として有する電界効果トランジスタにおいて、ゲート電
極中の不純物の空乏化等による、ゲート絶縁膜の膜厚を
求める際に妨げとなる要因を求めて除去することによ
り、評価対象のゲート絶縁膜における構造及び膜質に影
響を受けずに電気的及び物理的なゲート絶縁膜の膜厚を
得ることができる。更に、非破壊で電気的に膜厚を測定
できるため、シリコンウェハ全面の膜厚分布を容易に求
めることができる。
は、厚いシリコン酸化膜をゲート絶縁膜として有する電
界効果トランジスタを、評価対象のゲート絶縁膜を有す
る電界効果トランジスタと同時に形成することを特徴と
している。形成した厚いシリコン酸化膜をゲート絶縁膜
として有する電界効果トランジスタにおいて、ゲート電
極中の不純物の空乏化等による、ゲート絶縁膜の膜厚を
求める際に妨げとなる要因を求めて除去することによ
り、評価対象のゲート絶縁膜における構造及び膜質に影
響を受けずに電気的及び物理的なゲート絶縁膜の膜厚を
得ることができる。更に、非破壊で電気的に膜厚を測定
できるため、シリコンウェハ全面の膜厚分布を容易に求
めることができる。
【００１６】
【発明の実施の形態】図１乃至図３は、本発明に係るゲ
ート絶縁膜評価方法の一実施形態を示すフローチャート
である。以下、これらの図面に基づき説明する。
ート絶縁膜評価方法の一実施形態を示すフローチャート
である。以下、これらの図面に基づき説明する。
【００１７】本実施形態のゲート絶縁膜評価方法は、以
下の〜に示す四つの部分から構成される。
下の〜に示す四つの部分から構成される。
【００１８】．厚いシリコン酸化膜からなるゲート絶
縁膜を有する第一の電界効果トランジスタと、評価対象
となるゲート絶縁膜を有する第二の電界効果トランジス
タとを形成する。
縁膜を有する第一の電界効果トランジスタと、評価対象
となるゲート絶縁膜を有する第二の電界効果トランジス
タとを形成する。
【００１９】第一及び第二の電界効果トランジスタは、
ゲート絶縁膜以外は全て同じプロセスを用いて同時に形
成する。また、第一及び第二の電界効果トランジスタ
は、同じウェハ内に形成してもよいし、別々のウェハに
形成してもよい。なお、厚いシリコン酸化膜とはＣ−Ｖ
測定が可能な膜厚のシリコン酸化膜のことであり、評価
対象となるゲート絶縁膜とはＣ−Ｖ測定が不可能な膜厚
のゲート絶縁膜のことである。
ゲート絶縁膜以外は全て同じプロセスを用いて同時に形
成する。また、第一及び第二の電界効果トランジスタ
は、同じウェハ内に形成してもよいし、別々のウェハに
形成してもよい。なお、厚いシリコン酸化膜とはＣ−Ｖ
測定が可能な膜厚のシリコン酸化膜のことであり、評価
対象となるゲート絶縁膜とはＣ−Ｖ測定が不可能な膜厚
のゲート絶縁膜のことである。
【００２０】そして、厚いシリコン酸化膜はエリプソメ
ーターやＴＥＭ観察により膜厚を求める。この膜厚を物
理的膜厚とする。
ーターやＴＥＭ観察により膜厚を求める。この膜厚を物
理的膜厚とする。
【００２１】．図１に示すフローチャートに従い、電
気的膜厚と物理的膜厚との差、及びチャネル濃度を抽出
する。
気的膜厚と物理的膜厚との差、及びチャネル濃度を抽出
する。
【００２２】厚いシリコン酸化膜を有する電界効果トラ
ンジスタの膜厚を、Ｃ−Ｖ測定の反転層容量より求める
（図５参照）。この膜厚を電気的膜厚とする（ステップ
１０１）。において求めた物理的膜厚とＣ−Ｖ測定に
より求めた電気的膜厚との差を、ゲート電極の不純物空
乏化等による寄生的な膜厚として求める。この膜厚を寄
生的膜厚とする（ステップ１０２〜１０４）。
ンジスタの膜厚を、Ｃ−Ｖ測定の反転層容量より求める
（図５参照）。この膜厚を電気的膜厚とする（ステップ
１０１）。において求めた物理的膜厚とＣ−Ｖ測定に
より求めた電気的膜厚との差を、ゲート電極の不純物空
乏化等による寄生的な膜厚として求める。この膜厚を寄
生的膜厚とする（ステップ１０２〜１０４）。
【００２３】続いて、厚いシリコン酸化膜を有する電界
効果トランジスタにおける基板電圧を変えた場合のドレ
イン電流のゲート電圧依存性を測定する（図７参照）。
このときのドレイン電流とゲート電圧との関係から、基
板電圧ごとのしきい値電圧を求める（図８参照、ステッ
プ１０５）。例えば、横軸をゲート電圧の等尺目盛、縦
軸をドレイン電流の等尺目盛としたときの、ドレイン電
流の立ち上がり電圧をしきい値電圧とする。そして、電
界効果トランジスタのしきい値電圧の基板電圧依存性
は、次の式１で表すことができる。
効果トランジスタにおける基板電圧を変えた場合のドレ
イン電流のゲート電圧依存性を測定する（図７参照）。
このときのドレイン電流とゲート電圧との関係から、基
板電圧ごとのしきい値電圧を求める（図８参照、ステッ
プ１０５）。例えば、横軸をゲート電圧の等尺目盛、縦
軸をドレイン電流の等尺目盛としたときの、ドレイン電
流の立ち上がり電圧をしきい値電圧とする。そして、電
界効果トランジスタのしきい値電圧の基板電圧依存性
は、次の式１で表すことができる。
【００２４】 Ｖｔｈ＝（（２εＳε０ｑＮ）１／２／ＣＯＸ）（ＶＢ＋２φＦ）１／２＋Ｖ ＦＢ ＋２φＦ ・・・ 式１ ここで、Ｖｔｈ：しきい値電圧、εＳ：シリコンの比誘
電率、ε０：真空の誘電率、ｑ：素電荷量、Ｎ：チャネ
ル不純物濃度、ＣＯＸ：シリコン酸化膜容量、ＶＢ：基
板電圧、φＦ：フェルミポテンシャル、ＶＦＢ：フラッ
トバンド電圧である。
電率、ε０：真空の誘電率、ｑ：素電荷量、Ｎ：チャネ
ル不純物濃度、ＣＯＸ：シリコン酸化膜容量、ＶＢ：基
板電圧、φＦ：フェルミポテンシャル、ＶＦＢ：フラッ
トバンド電圧である。
【００２５】図８に示すしきい値電圧の基板電圧依存性
の関係において、傾き（（２εＳε ０ｑＮ）１／２／Ｃ
ＯＸ）の変数は、チャネル濃度（Ｎ）及び電気的膜厚と
なる（式１中のシリコン酸化膜容量ＣＯＸは、シリコン
酸化膜の比誘電率を用いた場合、ゲート絶縁膜の膜厚が
変数となる。）。図８におけるｙ軸との切片は、フラッ
トバンド電圧を表す。よって、Ｃ−Ｖ測定により求めた
電気的膜厚としきい値電圧の基板電圧依存性により求め
た傾きとから、チャネル濃度が求められる。ただし、式
１はフェルミポテンシャルがチャネル濃度の関数として
含まれるため、求めたチャネル濃度と前回に設定したチ
ャネル濃度との差が例えば１０１７ｃｍ −３以下になる
まで計算を繰り返す（ステップ１０６〜１１２）。すな
わち、チャネル濃度及びフェルミポテンシャルをセルフ
コンシステント（self-consistent）に計算する
の関係において、傾き（（２εＳε ０ｑＮ）１／２／Ｃ
ＯＸ）の変数は、チャネル濃度（Ｎ）及び電気的膜厚と
なる（式１中のシリコン酸化膜容量ＣＯＸは、シリコン
酸化膜の比誘電率を用いた場合、ゲート絶縁膜の膜厚が
変数となる。）。図８におけるｙ軸との切片は、フラッ
トバンド電圧を表す。よって、Ｃ−Ｖ測定により求めた
電気的膜厚としきい値電圧の基板電圧依存性により求め
た傾きとから、チャネル濃度が求められる。ただし、式
１はフェルミポテンシャルがチャネル濃度の関数として
含まれるため、求めたチャネル濃度と前回に設定したチ
ャネル濃度との差が例えば１０１７ｃｍ −３以下になる
まで計算を繰り返す（ステップ１０６〜１１２）。すな
わち、チャネル濃度及びフェルミポテンシャルをセルフ
コンシステント（self-consistent）に計算する
【００２６】．図２に示すフローチャートに従い、評
価対象のゲート絶縁膜の電気的膜厚、物理的膜厚、固定
電荷量を抽出する。
価対象のゲート絶縁膜の電気的膜厚、物理的膜厚、固定
電荷量を抽出する。
【００２７】評価対象のゲート絶縁膜を有する電界効果
トランジスタにおいて、基板電圧を変えた場合のドレイ
ン電流のゲート電圧依存性を測定する（図７参照）。次
に、しきい値電圧の基板電圧依存性のグラフを作成する
（図８参照）。しきい値電圧の基板電圧依存性のグラフ
における傾きとで求めたチャネル濃度とにより、評価
対象であるゲート絶縁膜の電気的膜厚を算出する（ステ
ップ２０１〜２０３）。また、この電気的膜厚からで
求めた寄生的膜厚を引くことにより、物理的膜厚が求め
られる（ステップ２０５〜２０６）。求めた物理的膜厚
は、式１中のシリコン酸化膜容量ＣＯＸにおいてシリコ
ン酸化膜の比誘電率を用いているため、シリコン酸化膜
換算膜厚となる。また、図８におけるｙ軸との切片によ
りフラットバンド電圧を求め、理想的なフラットバンド
電圧との差から評価対象のゲート絶縁膜内に存在する固
定電荷量を算出する（ステップ２０４）。
トランジスタにおいて、基板電圧を変えた場合のドレイ
ン電流のゲート電圧依存性を測定する（図７参照）。次
に、しきい値電圧の基板電圧依存性のグラフを作成する
（図８参照）。しきい値電圧の基板電圧依存性のグラフ
における傾きとで求めたチャネル濃度とにより、評価
対象であるゲート絶縁膜の電気的膜厚を算出する（ステ
ップ２０１〜２０３）。また、この電気的膜厚からで
求めた寄生的膜厚を引くことにより、物理的膜厚が求め
られる（ステップ２０５〜２０６）。求めた物理的膜厚
は、式１中のシリコン酸化膜容量ＣＯＸにおいてシリコ
ン酸化膜の比誘電率を用いているため、シリコン酸化膜
換算膜厚となる。また、図８におけるｙ軸との切片によ
りフラットバンド電圧を求め、理想的なフラットバンド
電圧との差から評価対象のゲート絶縁膜内に存在する固
定電荷量を算出する（ステップ２０４）。
【００２８】．図３に示すフローチャートに従い、評
価対象のゲート絶縁膜の界面準位、移動度を算出する。
価対象のゲート絶縁膜の界面準位、移動度を算出する。
【００２９】評価対象のゲート絶縁膜を有する電界効果
トランジスタにおいて、基板電圧が無い場合のドレイン
電流のゲート電圧依存性と、次の式２及び式３並びに
で求めた評価対象のゲート絶縁膜の電気的膜厚とを用い
て、界面準位及び移動度を算出する（ステップ３０１〜
３０６）。
トランジスタにおいて、基板電圧が無い場合のドレイン
電流のゲート電圧依存性と、次の式２及び式３並びに
で求めた評価対象のゲート絶縁膜の電気的膜厚とを用い
て、界面準位及び移動度を算出する（ステップ３０１〜
３０６）。
【００３０】 Ｓ＝（ｋＴ／ｑ）ｌｎ１０（１（ＣＤ＋Ｃｉｔ）／ＣＯＸ）） ・・・ 式２ ここで、Ｓ：サブスレッショルド係数、ｋ：ボルツマン
定数、Ｔ：温度、ｑ：素電荷量、ＣＤ：空乏層容量、Ｃ
ｉｔ：界面準位の等価容量、ＣＯＸ：シリコン酸化膜容
量である。
定数、Ｔ：温度、ｑ：素電荷量、ＣＤ：空乏層容量、Ｃ
ｉｔ：界面準位の等価容量、ＣＯＸ：シリコン酸化膜容
量である。
【００３１】 μｅｆｆ＝（ｄＩＤ／ｄＶＤ）（Ｌ／Ｗ）／（ＣＯＸ（ＶＧ−Ｖｔｈ）） ・ ・・ 式３ ここで、μｅｆｆ：実効移動度、ＩＤ：ドレイン電流、
ＶＤ：ドレイン電圧、Ｌ：ゲート電極長、Ｗ：ゲート電
極幅、ＣＯＸ：シリコン酸化膜容量、ＶＧ：ゲート電
極、Ｖｔｈ：しきい値電圧である。
ＶＤ：ドレイン電圧、Ｌ：ゲート電極長、Ｗ：ゲート電
極幅、ＣＯＸ：シリコン酸化膜容量、ＶＧ：ゲート電
極、Ｖｔｈ：しきい値電圧である。
【００３２】電界効果トランジスタのしきい値電圧下に
おけるドレイン電流は、図７に示すようにゲートリーク
電流に比べて充分大きく（２桁以上大きく）、しきい値
はゲートリーク電流の影響を受けない。したがって、大
きなゲートリーク電流があるゲート絶縁膜においても正
確な膜厚を得ることができる。
おけるドレイン電流は、図７に示すようにゲートリーク
電流に比べて充分大きく（２桁以上大きく）、しきい値
はゲートリーク電流の影響を受けない。したがって、大
きなゲートリーク電流があるゲート絶縁膜においても正
確な膜厚を得ることができる。
【００３３】また、膜質が複雑で比誘電率が分からない
ゲート絶縁膜においても、シリコン酸化膜換算膜厚を求
めることができるため、さまざまな膜質や膜構造の分か
らないゲート絶縁膜の評価を行うことができる。例え
ば、シリコン酸窒化膜、シリコン酸窒化膜と高誘電率絶
縁膜との積層構造等に好適である。
ゲート絶縁膜においても、シリコン酸化膜換算膜厚を求
めることができるため、さまざまな膜質や膜構造の分か
らないゲート絶縁膜の評価を行うことができる。例え
ば、シリコン酸窒化膜、シリコン酸窒化膜と高誘電率絶
縁膜との積層構造等に好適である。
【００３４】図４は、本発明に係るゲート絶縁膜評価装
置の一実施形態を示すブロック図である。以下、この図
面に基づき説明する。
置の一実施形態を示すブロック図である。以下、この図
面に基づき説明する。
【００３５】本実施形態のゲート絶縁膜評価装置１０
は、ゲート絶縁膜の形成以外は同じプロセスで同時に作
成された、物理的膜厚が既知でＣ−Ｖ測定が可能な第一
のゲート絶縁膜を有する第一の電界効果トランジスタ
（図示せず）と、Ｃ−Ｖ測定が不可能な第二のゲート絶
縁膜を有する第二の電界効果トランジスタ（図示せず）
とに対して、ゲート絶縁膜を評価するためのものであっ
て、第一のゲート絶縁膜をＣ−Ｖ測定するＣ−Ｖ測定部
１２と、第一及び第二の電界効果トランジスタにおける
基板電圧を変えた場合のドレイン電流のゲート電圧依存
性を測定するトランジスタ測定部１４と、演算部として
のマイクロコンピュータ１６とを備えている。Ｃ−Ｖ測
定部１２及びトランジスタ測定部１４は、ＭＯＳアナラ
イザ１６、電圧源１８及びプローブ針２０等によって構
成されている。マイクロコンピュータ１６には、ＣＲ
Ｔ、プリンタ２２等が接続されている。
は、ゲート絶縁膜の形成以外は同じプロセスで同時に作
成された、物理的膜厚が既知でＣ−Ｖ測定が可能な第一
のゲート絶縁膜を有する第一の電界効果トランジスタ
（図示せず）と、Ｃ−Ｖ測定が不可能な第二のゲート絶
縁膜を有する第二の電界効果トランジスタ（図示せず）
とに対して、ゲート絶縁膜を評価するためのものであっ
て、第一のゲート絶縁膜をＣ−Ｖ測定するＣ−Ｖ測定部
１２と、第一及び第二の電界効果トランジスタにおける
基板電圧を変えた場合のドレイン電流のゲート電圧依存
性を測定するトランジスタ測定部１４と、演算部として
のマイクロコンピュータ１６とを備えている。Ｃ−Ｖ測
定部１２及びトランジスタ測定部１４は、ＭＯＳアナラ
イザ１６、電圧源１８及びプローブ針２０等によって構
成されている。マイクロコンピュータ１６には、ＣＲ
Ｔ、プリンタ２２等が接続されている。
【００３６】マイクロコンピュータ１６は、Ｃ−Ｖ測定
部１２でのＣ−Ｖ測定結果に基づき第一のゲート絶縁膜
の電気的膜厚を算出し、この電気的膜厚と前記物理的膜
厚との差を寄生的膜厚とし、トランジスタ測定部で測定
された第一の電界効果トランジスタにおける基板電圧を
変えた場合のドレイン電流のゲート電圧依存性に基づ
き、第一の電界効果トランジスタにおけるしきい値電圧
の基板電圧依存性を算出し、この基板電圧依存性と第一
のゲート絶縁膜の電気的膜厚とに基づき、第一の電界効
果トランジスタのチャネル濃度及びフェルミポテンシャ
ルを算出し、トランジスタ測定部１４で測定された第二
の電界効果トランジスタにおける基板電圧を変えた場合
のドレイン電流のゲート電圧依存性に基づき、第二の電
界効果トランジスタにおけるしきい値電圧の基板電圧依
存性を算出し、この基板電圧依存性と前記チャネル濃度
及びフェルミポテンシャルとに基づき、第二のゲート絶
縁膜の電気的膜厚を算出し、第二のゲート絶縁膜の電気
的膜厚と前記寄生的膜厚とから第二のゲート絶縁膜の物
理的膜厚を算出する。これらの機能は、コンピュータプ
ログラムによって実現されている。
部１２でのＣ−Ｖ測定結果に基づき第一のゲート絶縁膜
の電気的膜厚を算出し、この電気的膜厚と前記物理的膜
厚との差を寄生的膜厚とし、トランジスタ測定部で測定
された第一の電界効果トランジスタにおける基板電圧を
変えた場合のドレイン電流のゲート電圧依存性に基づ
き、第一の電界効果トランジスタにおけるしきい値電圧
の基板電圧依存性を算出し、この基板電圧依存性と第一
のゲート絶縁膜の電気的膜厚とに基づき、第一の電界効
果トランジスタのチャネル濃度及びフェルミポテンシャ
ルを算出し、トランジスタ測定部１４で測定された第二
の電界効果トランジスタにおける基板電圧を変えた場合
のドレイン電流のゲート電圧依存性に基づき、第二の電
界効果トランジスタにおけるしきい値電圧の基板電圧依
存性を算出し、この基板電圧依存性と前記チャネル濃度
及びフェルミポテンシャルとに基づき、第二のゲート絶
縁膜の電気的膜厚を算出し、第二のゲート絶縁膜の電気
的膜厚と前記寄生的膜厚とから第二のゲート絶縁膜の物
理的膜厚を算出する。これらの機能は、コンピュータプ
ログラムによって実現されている。
【００３７】ＭＯＳアナライザ１６は、電圧源１８の出
力電圧を変化させてゲート電圧、基板電圧、ドレイン電
圧等として電界効果トランジスタに印加するとともに、
これらの電圧によって電界効果トランジスタに流れる電
流を測定する。また、電界効果トランジスタは、ウェハ
２４に多数形成されている。ウェハ２４は、プローバ２
６に載置され、Ｘ軸方向及びＹ軸方向に移動される。マ
イクロコンピュータ１６がプローバ２６を制御する機能
を併せ持つことにより、ウェハ２４におけるゲート絶縁
膜の膜厚及び膜質の面内分布を自動で測定することがで
きる。
力電圧を変化させてゲート電圧、基板電圧、ドレイン電
圧等として電界効果トランジスタに印加するとともに、
これらの電圧によって電界効果トランジスタに流れる電
流を測定する。また、電界効果トランジスタは、ウェハ
２４に多数形成されている。ウェハ２４は、プローバ２
６に載置され、Ｘ軸方向及びＹ軸方向に移動される。マ
イクロコンピュータ１６がプローバ２６を制御する機能
を併せ持つことにより、ウェハ２４におけるゲート絶縁
膜の膜厚及び膜質の面内分布を自動で測定することがで
きる。
【００３８】なお、式１はトランジスタのしきい値の基
板電圧依存性関係式、式２はトランジスタのサブスレッ
ショルド係数と界面準位の関係式、式３は実効移動度と
酸化膜厚の関係式である。また、本発明は上記各実施形
態に限定されず、本発明の技術思想の範囲内において、
各実施形態は適宜変更され得ることは言うまでもない。
板電圧依存性関係式、式２はトランジスタのサブスレッ
ショルド係数と界面準位の関係式、式３は実効移動度と
酸化膜厚の関係式である。また、本発明は上記各実施形
態に限定されず、本発明の技術思想の範囲内において、
各実施形態は適宜変更され得ることは言うまでもない。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
ゲート絶縁膜の膜厚を電界効果トランジスタにおけるし
きい値電圧の基板電圧依存性より求めるという基本構成
に基づき、電界効果トランジスタが微細化されゲートリ
ーク電流が大きくなった場合やゲート絶縁膜の膜質や構
造が複雑になった場合において、ゲート絶縁膜の膜質の
影響を受けずにゲート絶縁膜の膜厚及び膜質を正確に評
価できる。しかも、本発明は非破壊で電気的に膜厚を測
定できるため、シリコンウェハ全面の膜厚分布を求める
ことができる。
ゲート絶縁膜の膜厚を電界効果トランジスタにおけるし
きい値電圧の基板電圧依存性より求めるという基本構成
に基づき、電界効果トランジスタが微細化されゲートリ
ーク電流が大きくなった場合やゲート絶縁膜の膜質や構
造が複雑になった場合において、ゲート絶縁膜の膜質の
影響を受けずにゲート絶縁膜の膜厚及び膜質を正確に評
価できる。しかも、本発明は非破壊で電気的に膜厚を測
定できるため、シリコンウェハ全面の膜厚分布を求める
ことができる。
【００４０】言葉を変えてもう一度説明すると、本発明
によるゲート絶縁膜評価方法は、厚いシリコン酸化膜を
ゲート絶縁膜として有する電界効果トランジスタを、評
価対象のゲート絶縁膜を有する電界効果トランジスタと
同時に形成することにより、膜質及び膜厚が明らかであ
る厚いシリコン酸化膜をゲート絶縁膜として有する電界
効果トランジスタを用いて、ゲート電極中不純物の空乏
化等による、ゲート絶縁膜の膜厚を求める際に妨げとな
る要因（寄生的膜厚）やチャネル濃度を安定に求めるこ
とができる。その結果、評価対象のゲート絶縁膜におけ
る構造が複雑な場合や膜質が分からない場合においても
電気的及び物理的なゲート絶縁膜厚を得ることができ
る。
によるゲート絶縁膜評価方法は、厚いシリコン酸化膜を
ゲート絶縁膜として有する電界効果トランジスタを、評
価対象のゲート絶縁膜を有する電界効果トランジスタと
同時に形成することにより、膜質及び膜厚が明らかであ
る厚いシリコン酸化膜をゲート絶縁膜として有する電界
効果トランジスタを用いて、ゲート電極中不純物の空乏
化等による、ゲート絶縁膜の膜厚を求める際に妨げとな
る要因（寄生的膜厚）やチャネル濃度を安定に求めるこ
とができる。その結果、評価対象のゲート絶縁膜におけ
る構造が複雑な場合や膜質が分からない場合においても
電気的及び物理的なゲート絶縁膜厚を得ることができ
る。
【００４１】したがって、ゲート絶縁膜の膜質が分から
ない場合やゲートリーク電流が大きなゲート絶縁膜の場
合においても、電気的膜厚を求めることができるため、
式２、３より界面準位及び移動度（移動度は、ゲート絶
縁膜の膜質やゲート絶縁膜とシリコン基板の界面の情報
を含む。）を求めることができる。
ない場合やゲートリーク電流が大きなゲート絶縁膜の場
合においても、電気的膜厚を求めることができるため、
式２、３より界面準位及び移動度（移動度は、ゲート絶
縁膜の膜質やゲート絶縁膜とシリコン基板の界面の情報
を含む。）を求めることができる。
【００４２】本発明のように電界効果トランジスタのデ
バイス特性によりゲート絶縁膜の膜厚及び膜質を評価す
る方法は、ゲート絶縁膜の膜厚がシリコン酸化膜換算膜
厚で２．５ｎｍ以下となりゲートリーク電流が大きな場
合や複雑な膜構造で膜質が分からない場合において特に
有効である。更に、本発明は電気的に非破壊で膜厚を測
定できるため、シリコンウェハ全面の膜厚分布を求める
ことができる。
バイス特性によりゲート絶縁膜の膜厚及び膜質を評価す
る方法は、ゲート絶縁膜の膜厚がシリコン酸化膜換算膜
厚で２．５ｎｍ以下となりゲートリーク電流が大きな場
合や複雑な膜構造で膜質が分からない場合において特に
有効である。更に、本発明は電気的に非破壊で膜厚を測
定できるため、シリコンウェハ全面の膜厚分布を求める
ことができる。
【図１】本発明に係るゲート絶縁膜評価方法の一実施形
態を示すフローチャートである。
態を示すフローチャートである。
【図２】本発明に係るゲート絶縁膜評価方法の一実施形
態を示すフローチャートである。
態を示すフローチャートである。
【図３】本発明に係るゲート絶縁膜評価方法の一実施形
態を示すフローチャートである。
態を示すフローチャートである。
【図４】本発明に係るゲート絶縁膜評価装置の一実施形
態を示すブロック図である。
態を示すブロック図である。
【図５】厚いシリコン酸化膜のＣ−Ｖ特性を示すグラフ
である。
である。
【図６】薄いシリコン酸化膜のＣ−Ｖ特性を示すグラフ
である。
である。
【図７】薄いゲートシリコン酸化膜を有するトランジス
タにおける、基板電圧を変えた場合のドレイン電流のゲ
ート電圧依存性及びその時のゲートリーク電流を示すグ
ラフである。
タにおける、基板電圧を変えた場合のドレイン電流のゲ
ート電圧依存性及びその時のゲートリーク電流を示すグ
ラフである。
【図８】図７のグラフのデータから求めた、しきい値電
圧の基板電圧依存性を示すグラフである。
圧の基板電圧依存性を示すグラフである。
１０ ゲート絶縁膜評価装置 １２ Ｃ−Ｖ測定部 １４ トランジスタ測定部 １６ マイクロコンピュータ（演算部）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/78 ３０１Ｔ Ｆターム(参考） 2F063 AA16 BA26 BD13 HA00 2F069 AA46 BB13 DD15 GG06 2G003 AA02 AA10 AB01 AF03 AF04 AH01 4M106 AA01 AA02 AA07 AA12 AA13 AB02 BA14 CA01 CA02 CA12 CA48 CA70 CB07 DH16 DJ14 5F040 DA30 EA00
Claims (6)
- 【請求項１】 Ｃ−Ｖ測定が可能な第一のゲート絶縁膜
を有する第一の電界効果トランジスタと、Ｃ−Ｖ測定が
不可能な第二のゲート絶縁膜を有する第二の電界効果ト
ランジスタとを、ゲート絶縁膜の形成以外は同じプロセ
スで同時に作成し、 前記第一のゲート絶縁膜の前記Ｃ−Ｖ測定と前記第一の
電界効果トランジスタにおける基板電圧を変えた場合の
ドレイン電流のゲート電圧依存性とに基づき、前記第二
のゲート絶縁膜の評価に必要なパラメータを求め、この
パラメータを用いて前記第二のゲート絶縁膜を評価す
る、 ゲート絶縁膜評価方法。 - 【請求項２】 Ｃ−Ｖ測定が可能な第一のゲート絶縁膜
を有する第一の電界効果トランジスタと、Ｃ−Ｖ測定が
不可能な第二のゲート絶縁膜を有する第二の電界効果ト
ランジスタとを、ゲート絶縁膜の形成以外は同じプロセ
スで同時に作成し、 前記第一のゲート絶縁膜の物理的膜厚を測定し、 前記第一のゲート絶縁膜の電気的膜厚を前記Ｃ−Ｖ測定
によって測定し、 前記物理的膜厚と前記電気的膜厚との差を寄生的膜厚と
し、 前記第一の電界効果トランジスタにおける基板電圧を変
えた場合のドレイン電流のゲート電圧依存性を測定し、 このゲート電圧依存性に基づき、当該第一の電界効果ト
ランジスタにおけるしきい値電圧の基板電圧依存性を算
出し、 この基板電圧依存性と前記第一のゲート絶縁膜の電気的
膜厚とに基づき、当該第一の電界効果トランジスタのチ
ャネル濃度及びフェルミポテンシャルを算出し、 前記第二の電界効果トランジスタにおける基板電圧を変
えた場合のドレイン電流のゲート電圧依存性を測定し、 このゲート電圧依存性に基づき、当該第二の電界効果ト
ランジスタにおけるしきい値電圧の基板電圧依存性を算
出し、 この基板電圧依存性と前記チャネル濃度及びフェルミポ
テンシャルとに基づき、前記第二のゲート絶縁膜の電気
的膜厚を算出し、 この第二のゲート絶縁膜の電気的膜厚と前記寄生的膜厚
とから当該第二のゲート絶縁膜の物理的膜厚を算出す
る、ゲート絶縁膜評価方法。 - 【請求項３】 前記第一の電界効果トランジスタにおけ
るチャネル濃度及びフェルミポテンシャルを算出する際
に、当該チャネル濃度及びフェルミポテンシャルをセル
フコンシステントに計算する、 請求項１又は２記載のゲート絶縁膜評価方法。 - 【請求項４】 前記第二の電界効果トランジスタにおけ
るしきい値電圧の基板電圧依存性に基づきフラットバン
ド電圧を求め、 このフラットバンド電圧と理想的なフラットバンド電圧
との差から前記第二のゲート絶縁膜内に存在する固定電
荷量を算出する、 請求項２又は３記載のゲート絶縁膜評価方法。 - 【請求項５】 前記第二の電界効果トランジスタにおけ
るドレイン電流のゲート電圧依存性と、前記第二のゲー
ト絶縁膜の電気的膜厚とに基づき、界面準位及び移動度
を算出する、 請求項２，３又は４記載のゲート絶縁膜評価方法。 - 【請求項６】 ゲート絶縁膜の形成以外は同じプロセス
で同時に作成された、物理的膜厚が既知でＣ−Ｖ測定が
可能な第一のゲート絶縁膜を有する第一の電界効果トラ
ンジスタと、Ｃ−Ｖ測定が不可能な第二のゲート絶縁膜
を有する第二の電界効果トランジスタとに対して、前記
ゲート絶縁膜を評価するためのゲート絶縁膜評価装置で
あって、 前記第一のゲート絶縁膜をＣ−Ｖ測定するＣ−Ｖ測定部
と、前記第一及び第二の電界効果トランジスタにおける
基板電圧を変えた場合のドレイン電流のゲート電圧依存
性を測定するトランジスタ測定部と、演算部とを備え、
この演算部は、 前記Ｃ−Ｖ測定部でのＣ−Ｖ測定結果に基づき前記第一
のゲート絶縁膜の電気的膜厚を算出し、この電気的膜厚
と前記物理的膜厚との差を寄生的膜厚とし、 前記トランジスタ測定部で測定された前記第一の電界効
果トランジスタにおける基板電圧を変えた場合のドレイ
ン電流のゲート電圧依存性に基づき、当該第一の電界効
果トランジスタにおけるしきい値電圧の基板電圧依存性
を算出し、 この基板電圧依存性と前記第一のゲート絶縁膜の電気的
膜厚とに基づき、当該第一の電界効果トランジスタのチ
ャネル濃度及びフェルミポテンシャルを算出し、 前記トランジスタ測定部で測定された前記第二の電界効
果トランジスタにおける基板電圧を変えた場合のドレイ
ン電流のゲート電圧依存性に基づき、当該第二の電界効
果トランジスタにおけるしきい値電圧の基板電圧依存性
を算出し、 この基板電圧依存性と前記チャネル濃度及びフェルミポ
テンシャルとに基づき、前記第二のゲート絶縁膜の電気
的膜厚を算出し、 この第二のゲート絶縁膜の電気的膜厚と前記寄生的膜厚
とから当該第二のゲート絶縁膜の物理的膜厚を算出す
る、ゲート絶縁膜評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36420699A JP2001185594A (ja) | 1999-12-22 | 1999-12-22 | ゲート絶縁膜評価方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36420699A JP2001185594A (ja) | 1999-12-22 | 1999-12-22 | ゲート絶縁膜評価方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001185594A true JP2001185594A (ja) | 2001-07-06 |
Family
ID=18481244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36420699A Withdrawn JP2001185594A (ja) | 1999-12-22 | 1999-12-22 | ゲート絶縁膜評価方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001185594A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7116125B2 (en) | 2003-08-04 | 2006-10-03 | Samsung Electronics Co., Ltd. | Semiconductor test device using leakage current and compensation system of leakage current |
| CN103033730A (zh) * | 2011-10-10 | 2013-04-10 | 上海华虹Nec电子有限公司 | 一种判定pmosfet器件硼穿通的方法 |
| CN106206259A (zh) * | 2016-08-30 | 2016-12-07 | 上海华力微电子有限公司 | 一种降低变容器最小电容的方法 |
-
1999
- 1999-12-22 JP JP36420699A patent/JP2001185594A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7116125B2 (en) | 2003-08-04 | 2006-10-03 | Samsung Electronics Co., Ltd. | Semiconductor test device using leakage current and compensation system of leakage current |
| US7342408B2 (en) | 2003-08-04 | 2008-03-11 | Samsung Electronics Co., Ltd | Semiconductor test device using leakage current and compensation system of leakage current |
| CN103033730A (zh) * | 2011-10-10 | 2013-04-10 | 上海华虹Nec电子有限公司 | 一种判定pmosfet器件硼穿通的方法 |
| CN106206259A (zh) * | 2016-08-30 | 2016-12-07 | 上海华力微电子有限公司 | 一种降低变容器最小电容的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chiang et al. | Study on the temperature effect, hysteresis and drift of pH-ISFET devices based on amorphous tungsten oxide | |
| Nara et al. | Applicability limits of the two-frequency capacitance measurement technique for the thickness extraction of ultrathin gate oxide | |
| White et al. | High-accuracy MOS models for computer-aided design | |
| US6714027B1 (en) | Method and apparatus for calculating the electrical characteristics of materials of thin film transistors | |
| US7339392B2 (en) | Apparatus measuring substrate leakage current and surface voltage and related method | |
| Gupta et al. | Accurate determination of ultrathin gate oxide thickness and effective polysilicon doping of CMOS devices | |
| KR100707585B1 (ko) | Ｍｏｓ 트랜지스터 소자의 정전용량-전압 특성을 이용한캐리어 농도 분포 측정 자동화 시스템 및 방법 | |
| US7521946B1 (en) | Electrical measurements on semiconductors using corona and microwave techniques | |
| JP2001185594A (ja) | ゲート絶縁膜評価方法及び装置 | |
| CN104716065B (zh) | 金属氧化物半导体场效应晶体管电容‑电压特性修正方法 | |
| Czett et al. | Non‐contact high precision alternative to Hg‐probe for dopant profiling in SiC | |
| CN114266169A (zh) | 一种FinFET器件阈值电压模型构建方法 | |
| JP4316533B2 (ja) | 半導体装置の評価方法 | |
| US7109735B1 (en) | Method for measuring gate dielectric properties for three dimensional transistors | |
| US6731130B1 (en) | Method of determining gate oxide thickness of an operational MOSFET | |
| JP4748552B2 (ja) | Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体 | |
| Notingher et al. | On the use of thermal step method as a tool for characterizing thin layers and structures for micro and nano-electronics | |
| JP5365174B2 (ja) | 電子デバイスの電気特性評価方法及び電子デバイスの電気特性評価装置 | |
| Nara et al. | Limitations of the two-frequency capacitance measurement technique applied to ultra-thin SiO/sub 2/gate oxides | |
| Yao et al. | Accuracy of effective channel-length extraction using the capacitance method | |
| JPH07174800A (ja) | 表面計測装置 | |
| Rubin et al. | Finite-Element Modeling and Quantitative Measurement Using Scanning Microwave Microscopy to Characterize Dielectric Films | |
| US6475816B1 (en) | Method for measuring source and drain junction depth in silicon on insulator technology | |
| CN116593851A (zh) | Mos晶体管栅氧化层电容的测试方法和测试系统 | |
| JPH11108985A (ja) | Ｍｏｓｆｅｔオーバーラップ長測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20031218 |