CN103033730A - 一种判定pmosfet器件硼穿通的方法 - Google Patents

一种判定pmosfet器件硼穿通的方法 Download PDF

Info

Publication number
CN103033730A
CN103033730A CN201110303185XA CN201110303185A CN103033730A CN 103033730 A CN103033730 A CN 103033730A CN 201110303185X A CN201110303185X A CN 201110303185XA CN 201110303185 A CN201110303185 A CN 201110303185A CN 103033730 A CN103033730 A CN 103033730A
Authority
CN
China
Prior art keywords
pmosfet
threshold voltage
type
pmosfets
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110303185XA
Other languages
English (en)
Other versions
CN103033730B (zh
Inventor
罗啸
石晶
钱文生
胡君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110303185.XA priority Critical patent/CN103033730B/zh
Publication of CN103033730A publication Critical patent/CN103033730A/zh
Application granted granted Critical
Publication of CN103033730B publication Critical patent/CN103033730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种判定PMOSFET器件硼穿通的方法，包括：采用相同的工艺流程和参数制造多组具有不同栅氧化层厚度的PMOSFET，每组包含两个多晶硅栅电极掺杂过程中采用类型相反离子注入其它结构完全相同PMOSFET，形成P型多晶硅栅极PMOSFET和N型多晶硅栅极PMOSFET；测量不同栅氧化层厚度PMOSFET的阈值电压；根据测得PMOSFET其各自的阈值电压与其各自栅氧化层厚度之间的关系制作关系图；沿N型多晶硅栅极PMOSFET的阈值电压值添加趋势线，将趋势线整体平移至P型多晶硅栅极PMOSFET的阈值电压值位置；通过P型多晶硅栅极PMOSFET的阈值电压值是否偏离平移后的趋势线判定是否发生硼穿通。本发明的判定PMOSFET器件硼穿通的方法能界定硼穿通发生的临界浓度，能快速准确的判定是否发生硼穿通。

Description

一种判定PMOSFET器件硼穿通的方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种判定PMOSFET(P型金属氧化层半导体场效晶体管)器件硼穿通的方法。
背景技术
随着栅氧化层厚度的日益减薄，硼穿通问题变得越来越严重。当MOSFET的栅氧厚度减薄到3nm以下，穿过薄氧化层的硼穿通对器件性能的影响成为深亚微米制程中的关键性问题。特别是在表面沟道器件中，非常容易出现硼穿通现象。P型多晶硅作为栅电极的表面沟道PMOSFET对于硼穿通的发生特别敏感。P型多晶硅栅电极中的硼杂质能够扩散进入薄栅氧化层并到达MOSFET的沟道区域，从而使晶体管的性能发生改变，包括阈值电压漂移，电容-电压曲线变形，漏电流增加以及栅氧可靠性降低等。因此，防止硼穿通对于获得高可靠性的MOSFET尤为重要。
为了在减小硼穿通的影响，需要明确多晶硅栅电极中硼穿通与栅氧厚度之间的关系。业界通常采用SIMS(Secondary Ion Mass Spectrometry次级离子质谱法)检测器件中硼离子的浓度，以此为依据判定是否发生硼穿通。然而，这种分析方式难以精确界定硼穿通发生的临界浓度，不能快速准确评估对器件电性能的影响。
硼穿通的判定还可通过制备具有相同结构的P型多晶硅栅电极PMOSFET与N型多晶硅栅电极PMOSFET，依据阈值电压之间的关系来进行。如果没有发生硼穿通，阈值电压的差值等于功函数之差，而如果阈值电压差值大于功函数之差则表明发生了硼穿通。但是，这个差值取决于多晶硅的掺杂浓度，并不是一个常数。因此，实际制备过程中确定不同类型多晶硅栅电极功函数之差存在一定难度。
发明内容
本发明要解决的技术问题是提供一种判定PMOSFET器件硼穿通的方法能界定硼穿通发生的临界浓度，能快速准确的判定是否发生硼穿通。
为解决上述技术问题，本发明判定PMOSFET器件硼穿通的包括：
(1)采用相同的工艺流程和参数制造多组具有不同栅氧化层厚度的PMOSFET，每组包含两个多晶硅栅电极掺杂过程中采用类型相反离子注入其它结构完全相同PMOSFET，形成P型多晶硅栅极PMOSFET和N型多晶硅栅极PMOSFET；
(2)测量不同栅氧化层厚度的P型多晶硅栅极PMOSFET和N型多晶硅栅极PMOSFET的阈值电压；
(3)根据测得P型多晶硅栅极PMOSFET和N型多晶硅栅极PMOSFET其各自的阈值电压与其各自栅氧化层厚度之间的关系制作阈值电压与栅氧化层厚度关系图；
(4)沿N型多晶硅栅极PMOSFET的阈值电压值添加趋势线，将趋势线整体平移至P型多晶硅栅极PMOSFET的阈值电压值位置；
P型多晶硅栅极PMOSFET的阈值电压值位于平移后的趋势线上，判定该氧化层厚度的P型多晶硅栅极PMOSFET没有发生硼穿通；
某一栅氧化层厚度下P型多晶硅栅极PMOSFET的阈值电压偏离平移后的趋势线，判定这一栅氧化层厚度的P型多晶硅栅极PMOSFET发生了硼穿通。
在实施步骤(1)时，在多晶硅栅电极掺杂过程中分别注入P型和N型杂质离子，如分别注入硼离子和磷离子。
本发明的判定PMOSFET器件硼穿通的方法能界定硼穿通发生的临界浓度，能快速准确的判定是否发生硼穿通。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明的流程图。
图2是本发明实施例中制作的P型多晶硅栅极PMOSFET结构示意图。
图3是本发明实施例中制作的N型多晶硅栅极PMOSFET结构示意图。
图4是本发明实施例中阈值电压与栅氧化层厚度关系示意图。
图5是图4添加趋势线并将趋势线平移的示意图。
附图标记说明
1是P型衬底        2是N型阱
3是浅沟槽隔离     4是栅氧化层
5是P型源漏注入    6是侧墙
7是P型多晶硅      8是N型多晶硅。
具体实施方式
如图1所示，本发明判定PMOSFET器件硼穿通方法的一实施例，包括：
(1)采用相同的工艺流程和参数制造4组具有不同栅氧化层厚度的PMOSFET，如图2、图3所示，每组包含两个多晶硅栅电极掺杂过程中采用类型相反离子注入其它结构完全相同PMOSFET，本实施例中在多晶硅栅电极掺杂分别注入P型和N型杂质离子，本实施例中分别注入硼离子和磷离子形成P型多晶硅栅极PMOSFET和N型多晶硅栅极PMOSFET；
(2)测量不同栅氧化层厚度的P型多晶硅栅极PMOSFET和N型多晶硅栅极PMOSFET的阈值电压；
(3)如图4所示，根据测得P型多晶硅栅极PMOSFET和N型多晶硅栅极PMOSFET其各自的阈值电压与其各自栅氧化层厚度之间的关系制作阈值电压与栅氧化层厚度关系图；
(4)如图5所示，沿各N型多晶硅栅极PMOSFET的阈值电压值添加趋势线，将趋势线整体平移至P型多晶硅栅极PMOSFET的阈值电压值位置；
第一至第三组的P型多晶硅栅极PMOSFET的阈值电压值位于平移后的趋势线上，判定没有发生硼穿通；
第四组的P型多晶硅栅极PMOSFET的阈值电压值偏离平移后的趋势线上，判定这一栅氧化层厚度的P型多晶硅栅极PMOSFET发生了硼穿通。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (3)

1.一种判定PMOSFET器件硼穿通的方法，其特征是，包括以下步骤：
(1)采用相同的工艺流程和参数制造多组具有不同栅氧化层厚度的PMOSFET，每组包含两个多晶硅栅电极掺杂过程中采用类型相反离子注入其它结构完全相同PMOSFET，形成P型多晶硅栅极PMOSFET和N型多晶硅栅极PMOSFET；
(2)测量不同栅氧化层厚度的P型多晶硅栅极PMOSFET和N型多晶硅栅极PMOSFET的阈值电压；
(3)根据测得P型多晶硅栅极PMOSFET和N型多晶硅栅极PMOSFET其各自的阈值电压与其各自栅氧化层厚度之间的关系制作阈值电压与栅氧化层厚度关系图；
(4)沿N型多晶硅栅极PMOSFET的阈值电压值添加趋势线，将趋势线整体平移至P型多晶硅栅极PMOSFET的阈值电压值位置；
P型多晶硅栅极PMOSFET的阈值电压值位于平移后的趋势线上，判定该氧化层厚度的P型多晶硅栅极PMOSFET没有发生硼穿通；
某一栅氧化层厚度下P型多晶硅栅极PMOSFET的阈值电压偏离平移后的趋势线，判定这一栅氧化层厚度的P型多晶硅栅极PMOSFET发生了硼穿通。
2.如权利要求1所述判定硼穿通的方法，其特征是：实施步骤(1)时，在多晶硅栅电极掺杂过程中分别注入P型杂质离子和N型杂质离子。
3.如权利要求2所述判定硼穿通的方法，其特征是：实施步骤(1)时，在多晶硅栅电极掺杂过程中分别注入硼离子和磷离子。
CN201110303185.XA 2011-10-10 2011-10-10 一种判定pmosfet器件硼穿通的方法 Active CN103033730B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110303185.XA CN103033730B (zh) 2011-10-10 2011-10-10 一种判定pmosfet器件硼穿通的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110303185.XA CN103033730B (zh) 2011-10-10 2011-10-10 一种判定pmosfet器件硼穿通的方法

Publications (2)

Publication Number Publication Date
CN103033730A true CN103033730A (zh) 2013-04-10
CN103033730B CN103033730B (zh) 2015-10-14

Family

ID=48020822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110303185.XA Active CN103033730B (zh) 2011-10-10 2011-10-10 一种判定pmosfet器件硼穿通的方法

Country Status (1)

Country Link
CN (1) CN103033730B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206259A (zh) * 2016-08-30 2016-12-07 上海华力微电子有限公司 一种降低变容器最小电容的方法
CN109087889A (zh) * 2017-06-13 2018-12-25 格芯公司 在finfet装置中用于阈值电压控制的方法、设备及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185594A (ja) * 1999-12-22 2001-07-06 Nec Corp ゲート絶縁膜評価方法及び装置
US20040038435A1 (en) * 2002-07-31 2004-02-26 Karsten Wieczorek Method of forming a metal silicide gate in a standard MOS process sequence
CN102103993A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 沟槽mos器件中栅极的制备方法
CN102184868A (zh) * 2011-04-25 2011-09-14 上海宏力半导体制造有限公司 提高沟槽栅顶角栅氧可靠性的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185594A (ja) * 1999-12-22 2001-07-06 Nec Corp ゲート絶縁膜評価方法及び装置
US20040038435A1 (en) * 2002-07-31 2004-02-26 Karsten Wieczorek Method of forming a metal silicide gate in a standard MOS process sequence
CN102103993A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 沟槽mos器件中栅极的制备方法
CN102184868A (zh) * 2011-04-25 2011-09-14 上海宏力半导体制造有限公司 提高沟槽栅顶角栅氧可靠性的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ZHONG XINGHUA等: "Electrical Properties of Ultra Thin Nitride/Oxynitride Stack Dielectrics pMOS Capacitor with Refractory Metal Gate", 《半导体学报》 *
韩晓亮等: "超深亚微米PMOSFET器件的NBTI效应", 《半导体学报》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206259A (zh) * 2016-08-30 2016-12-07 上海华力微电子有限公司 一种降低变容器最小电容的方法
CN109087889A (zh) * 2017-06-13 2018-12-25 格芯公司 在finfet装置中用于阈值电压控制的方法、设备及系统
CN109087889B (zh) * 2017-06-13 2023-08-04 台湾积体电路制造股份有限公司 在finfet装置中用于阈值电压控制的方法、设备及系统

Also Published As

Publication number Publication date
CN103033730B (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
CN101572270B (zh) 金属氧化物半导体晶体管
US9614071B2 (en) Semiconductor device
CN104078360A (zh) Mos晶体管的形成方法
CN101789384B (zh) 退火的检测方法
US10269960B2 (en) Power MOSFETs manufacturing method
CN103033730A (zh) 一种判定pmosfet器件硼穿通的方法
CN103035548B (zh) 一种判定pmosfet器件硼穿通的方法
CN103000501B (zh) Nmos晶体管形成方法
CN102142383B (zh) 阱区位置检测方法
US7365404B2 (en) Semiconductor device having silicide reaction blocking region
CN107180860B (zh) 半导体装置
CN103730419B (zh) 一种阈值电压调节方法
CN102024701B (zh) P沟道金属氧化物半导体晶体管源漏注入方法
CN104810291A (zh) Mos晶体管及其形成方法
US8409975B1 (en) Method for decreasing polysilicon gate resistance in a carbon co-implantation process
CN102005371A (zh) 半导体装置的制造方法
CN111613533A (zh) 制作非对称低中压器件的方法及非对称低中压器件
CN104201126B (zh) 末端射程损伤的检测以及修复方法
CN109103111B (zh) 一种pmos结构的形成方法
JP6413938B2 (ja) 半導体基板の評価方法
CN103578948B (zh) 抑制pmos器件工艺中栅极多晶硅耗尽的方法
CN103426758B (zh) 深耗尽沟道场效应晶体管及其制备方法
CN102683185B (zh) 降低碳辅助注入工艺流程中多晶硅栅耗尽的方法
JP2011014333A (ja) イオン注入方法
CN107887287B (zh) 测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant