CN104810291A - Mos晶体管及其形成方法 - Google Patents
Mos晶体管及其形成方法 Download PDFInfo
- Publication number
- CN104810291A CN104810291A CN201410042093.4A CN201410042093A CN104810291A CN 104810291 A CN104810291 A CN 104810291A CN 201410042093 A CN201410042093 A CN 201410042093A CN 104810291 A CN104810291 A CN 104810291A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- semiconductor substrate
- grid structure
- source electrode
- doped ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 150000002500 ions Chemical class 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 238000005468 ion implantation Methods 0.000 claims abstract description 43
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 229910003978 SiClx Inorganic materials 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 229910017052 cobalt Inorganic materials 0.000 claims description 8
- 239000010941 cobalt Substances 0.000 claims description 8
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- QXZUUHYBWMWJHK-UHFFFAOYSA-N [Co].[Ni] Chemical compound [Co].[Ni] QXZUUHYBWMWJHK-UHFFFAOYSA-N 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 18
- 230000008569 process Effects 0.000 description 15
- 238000000137 annealing Methods 0.000 description 13
- 230000005684 electric field Effects 0.000 description 7
- 230000009471 action Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000001595 flow curve Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种MOS晶体管及其形成方法，所述MOS晶体管的形成方法包括：提供半导体衬底；在所述半导体衬底上形成栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极，栅极结构下方的部分半导体衬底作为沟道区域；仅在所述栅极结构一侧的半导体衬底内进行口袋离子注入，形成口袋区；在所述栅极结构两侧的半导体衬底内形成源极和漏极，使所述口袋区位于源极与沟道区域之间，所述源极和漏极的掺杂离子类型与口袋区的掺杂离子类型相反。所述方法可以降低MOS晶体管的热载流子效应，提高晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种MOS晶体管及其形成方法。
背景技术
金属-氧化物-半导体（MOS）晶体管是半导体制造中的最基本元件，其广泛适用于各种集成电路中。MOS晶体管一般为对称结构，主要包括：位于半导体衬底表面的栅极结构、位于栅极结构两侧的半导体衬底内的源极和漏极。其中源极和漏极是通过高掺杂形成的，根据器件类型不同，可分为N型掺杂（NMOS）和P型掺杂（PMOS）。
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，半导体元件的尺寸也随之减小，在器件按比例缩小的过程中，MOS晶体管的源漏极之间的漏电流也进一步提高；并且，由于MOS晶体管的漏极电压并不随半导体元件尺寸减小而减小，这就导致源漏区间的沟道电场的增大，在强电场作用下，载流子在两次碰撞之间会加速到比热运动速度高许多倍的速度；电场强度增加到一定程度，使载流子的能量足够高时，就会离开衬底，隧穿进入栅氧化层中，被栅氧化层中的晶格缺陷所俘获，这种现象就是热载流子效应。热载流子效应会增加NMOS晶体管的阈值电压，减小PMOS晶体管的阈值电压，使半导体器件的性能退化，并影响长期运行的可靠性。
所以，现有的MOS晶体管的性能有待进一步的提高。
发明内容
本发明解决的问题是提供一种MOS晶体管及其形成方法，提高MOS晶体管的性能。
为解决上述问题，本发明提供一种MOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极，栅极下方的部分半导体衬底作为沟道区域；仅在所述栅极结构一侧的半导体衬底内进行口袋离子注入，形成口袋区；在所述栅极结构两侧的半导体衬底内形成源极和漏极，使所述口袋区位于源极与沟道区域之间，所述源极和漏极的掺杂离子类型与口袋区的掺杂离子类型相反。
可选的，待形成的晶体管为NMOS晶体管，所述口袋离子注入的离子类型为P型离子。
可选的，所述口袋离子注入的离子为In，离子能量为30KeV～50KeV，剂量为1E14atom/cm2～3E14atom/cm2，形成的口袋区内的掺杂离子浓度为1E14atom/cm3～3E14atom/cm3。
可选的，待形成的晶体管为PMOS晶体管，所述口袋离子注入的离子类型为N型离子。
可选的，所述口袋离子注入的离子为As，离子能量为2KeV～5KeV，注入剂量为5E14atom/cm2～7E14atom/cm2，形成的口袋区内的掺杂离子浓度为5E14atom/cm3～7E14atom/cm3。
可选的，形成所述源极和漏极的方法包括：对所述栅极结构两侧的半导体衬底内进行轻掺杂离子注入，形成轻掺杂区；对所述栅极结构两侧的半导体衬底内进行重掺杂离子注入，形成源极和漏极。
可选的，所述轻掺杂离子注入在口袋离子注入之后进行。
可选的，所述轻掺杂离子注入在口袋离子注入之前进行。
可选的，还包括：在所述源极、漏极和栅极表面形成金属硅化物层。
可选的，所述金属硅化物层的材料包括钴化硅、镍化硅或镍钴化硅中的一种或几种。
为解决上述问题，本发明还提供一种MOS晶体管，包括：半导体衬底；位于所述半导体衬底上的栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极，栅极下方的部分半导体衬底作为沟道区域；仅位于所述栅极结构一侧的半导体衬底内的口袋区；位于所述栅极结构两侧的半导体衬底内的源极和漏极，所述口袋区位于源极和沟道区域之间，所述口袋区的掺杂离子类型与源极的掺杂离子类型相反。
可选的，所述MOS晶体管为NMOS晶体管，所述口袋区的掺杂离子为P型离子。
可选的，所述口袋区的掺杂离子为In，掺杂浓度为1E14 atom/cm3～3E14atom/cm3。
可选的，所述MOS晶体管为PMOS晶体管，所述口袋区的掺杂离子为N型离子。
可选的，所述口袋区的掺杂离子为As，掺杂浓度为5E14 atom/cm3～7E14atom/cm3。
可选的，还包括：位于源极、漏极和栅极表面的金属硅化物层。
可选的，所述金属硅化物层的材料包括钴化硅、镍化硅或镍钴化硅中的一种或几种。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，在栅极结构一侧的半导体衬底内进行口袋离子注入，形成口袋区；在栅极结构两侧的半导体衬底形成源极和漏极，使所述口袋区位于源极与沟道区域之间，并且所述口袋区的掺杂离子类型与源极、漏极的掺杂离子类型相反。所述口袋区的掺杂离子的电性与源极的掺杂电性相反，可以使得所述源极在靠近栅极结构下方的耗尽区变窄，缓解了短沟道效应从而降低源漏极的漏电流。并且，所述口袋区仅形成在栅极结构一侧的源极与沟道区域之间，由于在晶体管工作过程中，只在漏极一端加电压，而源端不加电压或者仅加一小电压，所以所述口袋区内掺杂离子受到的源极与半导体衬底之间的电场作用较小，能够降低热载流子效应，从而减少衬底漏电流，提高晶体管的寿命。
附图说明
图1至图6是本发明的实施例的MOS晶体管的形成过程的结构示意图；
图7是本发明的实施例的MOS晶体管与现有MOS晶体管的漏极漏电流的曲线图；
图8是本发明的实施例的MOS晶体管与现有MOS晶体管的衬底电流密度曲线图。
具体实施方式
如背景技术中所述，现有技术形成的MOS晶体管的漏电流较高，热载流子效应显著，使得MOS晶体管的性能有待进一步的提高。
可以通过增加沟道长度来降低晶体管的短沟道效应，以降低MOS晶体管的漏电流，但是提高沟道长度会导致MOS晶体管的沟道导通电阻增加，从而影响MOS晶体管的开关速度。
研究发现，还可以在栅极结构两侧的半导体衬底内进行口袋离子注入，所述口袋离子注入采用的掺杂离子类型与MOS晶体管的类型相反，在源漏区和沟道区域之间形成口袋区，能够抑制MOS晶体管的漏电流。为了节约工艺步骤，在栅极两侧的半导体衬底内同时形成所述口袋区，但是却会降低MOS晶体管的热载流子效应的可靠性。例如，对于NMOS晶体管，由于NMOS晶体管的漏极会接一个较大的正电压，与衬底之间形成较大的电场，会造成所述漏端的口袋区内的掺杂离子碰撞离化，形成热载流子，加剧热载流子效应，降低NMOS晶体管的寿命。
本发明的实施例中，采用非对称的MOS晶体管结构，只在MOS晶体管的栅极结构一侧的半导体衬底内形成口袋区，从而可以在MOS晶体管的另一侧加电压，避免口袋区内的掺杂离子在高电场作用下发生电离碰撞而加剧热载流子效应。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100。
所述半导体衬底100为硅衬底、硅锗衬底、绝缘体上硅衬底其中的一种。在本实施例中，所述半导体衬底100为硅衬底。本领域的技术人员可以根据待形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应过分限制本发明的保护范围。本实施例中，所述半导体衬底100为晶面取向为（100）的硅衬底。
所述半导体衬底100内还可以形成有P阱或N阱。
请参考图2，在所述半导体衬底100表面形成栅极结构200，所述栅极结构包括：位于部分半导体衬底100表面的栅介质层201和位于所述栅介质层201表面的栅极202。
所述栅介质层201的材料为氧化硅或高K介质材料，例如氧化铪、氧化锆等，所述栅极202的材料为多晶硅、掺杂的多晶硅或金属等材料。
形成所述栅极结构200的方法包括：在所述半导体衬底100上依次形成栅介质材料层和位于栅介质材料层表面的栅极材料层；在所述栅极材料层表面形成图形化掩膜层，所述图形化掩膜层具有开口，所述开口暴露出部分栅极材料层的表面，限定栅极结构的尺寸和位置；沿所述开口刻蚀栅极材料层和栅介质材料层，形成栅极结构200，所述栅极结构200包括栅介质层201和栅极202。
请参考图3，对所述栅极结构200两侧的半导体衬底100内进行轻掺杂离子注入，形成轻掺杂区101。
在进行所述轻掺杂离子注入之前，还可以在所述栅极结构200的侧壁表面形成偏移侧墙，以保护所述栅极结构200。并且通过偏移侧墙的厚度可以调整后续形成的轻掺杂区、口袋区和栅极结构200之间的距离。
本实施例中，以所述栅极结构200为掩膜，对栅极结构200两侧的半导体衬底100进行轻掺杂离子注入。
所述轻掺杂离子注入采用的掺杂离子的类型与待形成的MOS晶体管的类型一致。本实施例中，所述待形成的MOS晶体管的类型为NMOS晶体管，所述轻掺杂离子注入采用的掺杂离子为N离子，可以包括As、P或Sb中的一种或几种N型离子。本实施例中，所述轻掺杂离子注入的剂量为1E14atom/cm2～1E15atom/cm2，注入的能量范围为0.5KeV～4KeV，注入的倾斜角度范围为0度～15度。
在本发明的其他实施例中，待形成的晶体管为PMOS晶体管，所述轻掺杂离子注入的掺杂离子还可以包括B、Ga或In中的一种或几种P型离子。
在本发明的其他实施例中，所述待形成的MOS晶体管的类型为NMOS晶体管，相应的，轻掺杂离子注入的掺杂离子类型为N型离子，可以包括：P、As或Sb中的一种或几种。
进行所述轻掺杂离子注入之后，还可以进行退火处理，激活所述轻掺杂区内的掺杂离子。
所述轻掺杂区可以改善MOS晶体管的短沟道效应，并且所述轻掺杂区与沟道区之间形成浅结，有助于减少沟道漏电流效应。
请参考图4，在所述栅极结构200一侧的半导体衬底100内进行口袋离子注入，形成口袋区102，所述口袋区102包围栅极结构200一侧的轻掺杂区101。
所述口袋离子注入采用的掺杂离子类型与待形成的MOS晶体管的类型相反。所述待形成的晶体管为NMOS晶体管，所述口袋离子注入采用的掺杂离子的类型为P型掺杂离子，可以包括B、Ga或In中的一种或几种P型离子。本实施例中，所述口袋离子注入采用的掺杂离子为In离子，离子能量为30KeV～50KeV，剂量为1E14 atom/cm2～3E14 atom/cm2，形成的口袋区内的掺杂离子浓度为1E14 atom/cm3～3E14 atom/cm3。
在本发明的其他实施例中，待形成的晶体管为PMOS晶体管，所述口袋离子注入的掺杂离子还可以包括：P、As或Sb中的一种或几种N型离子。例如所述口袋离子注入的掺杂离子可以是As，离子能量为2KeV～5KeV，注入剂量为5E14 atom/cm2～7E14 atom/cm2，形成的口袋区内的掺杂离子浓度为5E14 atom/cm3～7E14 atom/cm3。
本实施例中，只在栅极结构200一侧的半导体衬底内进行口袋离子注入，形成口袋区102，并且所述口袋区102包围所述轻掺杂区101。所述口袋区102与轻掺杂区101的掺杂类型相反，使得所述轻掺杂区101在靠近栅极结构下方的耗尽区变窄，缓解了短沟道效应。
在本发明的其他实施例中，也可以先进行所述口袋离子注入形成口袋区102之后，再进行轻掺杂离子注入形成所述轻掺杂区101。
在本方的其他实施例中，还可以不进行所述轻掺杂区，直接在栅极结构一侧的半导体衬底内形成口袋区。
在形成所述口袋区102之后，进行退火处理，以激活所述口袋区102内的掺杂离子，所述退火处理的温度为900℃～1100℃，退火时间为10s～60s。
在本发明的其他实施例中，可以在形成轻掺杂区101和口袋区102之后，再进行退火处理，同时激活所述轻掺杂区101和口袋区102内的掺杂离子，由于所述口袋区102内的掺杂离子类型与轻掺杂区101内的掺杂离子类型相反，并且所述口袋区102包围所述轻掺杂区101，可以防止退火过程中轻掺杂区101中的掺杂离子向沟道区域中大量扩散，导致沟道长度减小或发生穿通。
在本发明的其他实施例后，可以在后续形成源极和漏极之后，再进行退火处理，同时激活轻掺杂区、口袋区和源极、漏极内的掺杂离子。
请参考图5，在所述栅极结构200两侧的侧壁表面形成侧墙203，以所述侧墙203和栅极结构200为掩膜，对所述栅极结构200两侧的半导体衬底100内进行重掺杂离子注入，形成源极103和漏极104，所述口袋区位于源极103与沟道区域之间。
具体的，所述侧墙203的材料为氧化硅层、氮化硅层或者两者的叠层结构。所述侧墙203保护所述栅极结构200并且定义形成的源极103和漏极104与栅极结构200之间的距离。
所述重掺杂离子注入的掺杂离子类型与待形成的MOS晶体管的类型一致。本实施例中，所述待形成的MOS晶体管为NMOS晶体管，所述重掺杂离子注入的离子类型为N型离子。
本实施例中，所述重掺杂离子注入采用的掺杂离子为P，注入离子能量为30KeV～100KeV，剂量2E14 atom/cm2～3E15 atom/cm2。
在本发明的其他实施例中，还可以采用两次重掺杂离子注入形成源极和漏极。具体的，第一重掺杂离子注入采用的掺杂离子为As，注入能量为50KeV～60KeV，剂量为4E15 atom/cm2～6E15 atom/cm2；第二重掺杂离子注入采用的掺杂离子为P，注入能量为30KeV～50KeV，注入剂量为1E14atom/cm2～3E14 atom/cm2。
所述口袋区102位于栅极结构200一侧的源极103与栅极结构200下方的沟道区域之间。而漏极104与沟道区域之间没有所述口袋区。
形成所述源极103和漏极104之后，进行退火处理，激活所述源极103和漏极104内的掺杂离子，并修复由于离子注入造成的晶格损伤。
在本发明的其他实施例中，可以在形成所述轻掺杂区101、口袋区102以及源极103、漏极104之后再进行退火处理，同时激活轻掺杂区101、口袋区102以及源极103、漏极104内的掺杂离子，可以降低热预算，同时所述口袋区还可以阻挡轻掺杂区101和源极103内的掺杂离子在退火过程中向沟道区域内扩散。
所述口袋区102的掺杂离子的电性与源极103、轻掺杂区101的掺杂电性相反，可以使得所述源极103、轻掺杂区101在靠近栅极结构下方的耗尽区变窄，缓解了短沟道效应从而降低源漏极的漏电流。
并且，在晶体管工作过程中，一般在漏极104一端加电压，例如：NMOS晶体管工作时，在漏极104端加正电压；PMOS晶体管工作时，在漏极104端加负电压。由于所述口袋区102仅位于源极103一侧，受到的源极与半导体衬底之间的电场作用较小，能够降低热载流子效应，从而提高晶体管的寿命。
请参考图6，在所述源极103、漏极104和栅极202表面形成金属硅化物层204。
所述金属硅化物层204的材料包括钴化硅、镍化硅或镍钴化硅中的一种或几种。所述金属硅化物层204可以降低源极103、漏极104以及栅极202的接触电阻。本实施例中，所述金属硅化物层204的材料为钴化硅。
形成所述金属硅化物层204的方法包括：在所述源极103、漏极104以及栅极202、侧墙203表面形成金属层，所述金属层的材料可以是镍、钴等；进行退火处理，退火温度为200℃～500℃，退火时间为20s～80s，使金属与源极103、漏极104以及栅极202表面的半导体材料进行反应，形成金属硅化物层204；去除未反应掉的金属层。
本发明的实施例还提供一种采用上述方法形成的MOS晶体管。
请参考图6，图6为所述MOS晶体管的结构示意图。
所述MOS晶体管包括：半导体衬底100；位于所述半导体衬底100上的栅极结构200，所述栅极结构200包括位于半导体衬底100表面的栅介质层201和位于所述栅介质层201表面的栅极202，栅极结构200下方的部分半导体衬底100作为沟道区域；位于所述栅极结构200一侧的半导体衬底100内的口袋区102；位于所述栅极结构200两侧的半导体衬底100内的源极103和漏极104，所述口袋区102位于源极103和沟道区域之间，所述口袋区102的掺杂离子类型与源极103的掺杂离子类型相反。
本实施例中，所述MOS晶体管还包括位于栅极结构200两侧的半导体衬底内的轻掺杂区101。
所述MOS晶体管为NMOS晶体管，所述口袋区的掺杂离子为P型离子。所述口袋区的掺杂离子为In，掺杂浓度为1E14 atom/cm3～3E14 atom/cm3。
所述MOS晶体管为PMOS晶体管，所述口袋区的掺杂离子为N型离子。所述口袋区的掺杂离子为As，掺杂浓度为5E14 atom/cm3～7E14 atom/cm3。
所述MOS晶体管还包括：位于源极103、漏极104和栅极202表面的金属硅化物层204。
所述金属硅化物层的材料包括钴化硅、镍化硅或镍钴化硅中的一种或几种。
所述MOS晶体管的源极103与沟道区域之间形成有口袋区102，所述口袋区102的掺杂离子的电性与源极103、轻掺杂区101的掺杂电性相反，可以使得所述源极103、轻掺杂区101在靠近栅极结构下方的耗尽区变窄，缓解了短沟道效应从而降低源漏极的漏电流。
并且，所述口袋区102仅位于源极103与沟道区域之间，漏极104一侧没有所述口袋区。在晶体管工作过程中，一般在漏极104一端加电压，例如：NMOS晶体管工作时，在漏极104端加正电压；PMOS晶体管工作时，在漏极104端加负电压。由于所述口袋区102仅位于源极103一侧，受到的源极与半导体衬底之间的电场作用较小，能够降低热载流子效应，从而减少衬底漏电流，提高晶体管的寿命。
请参考图7，为采用上述方法形成的MOS晶体管与现有MOS晶体管的漏极漏电流的示意图。
本实施例中的MOS晶体管与现有MOS晶体管采用相同的工艺参数形成，唯一区别点在于，现有MOS晶体管的栅极结构两侧都形成有口袋区，为对称结构；而本实施例中的MOS晶体管仅在源极一侧形成有口袋区，为非对称结构。
曲线01为现有MOS晶体管的漏极漏电流曲线，而曲线02为本实施例中的MOS晶体管的漏极漏电流曲线。可以看出，本实施例中的MOS管能够有效降低晶体管的漏极漏电流。
请参考图8，为本实施例中的MOS晶体管与现有MOS晶体管的衬底电流密度的曲线图。
曲线11为本实施例中的MOS晶体管的衬底电流密度曲线，曲线12为现有MOS晶体管的衬底电流密度曲线。
本实施例的MOS晶体管的衬底电流密度小于现有MOS晶体管的衬底电流密度，有效地降低了衬底漏电流。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种MOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极，栅极结构下方的部分半导体衬底作为沟道区域；
仅在所述栅极结构一侧的半导体衬底内进行口袋离子注入，形成口袋区；
在所述栅极结构两侧的半导体衬底内形成源极和漏极，使所述口袋区位于源极与沟道区域之间，所述源极和漏极的掺杂离子类型与口袋区的掺杂离子类型相反。
2.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，待形成的晶体管为NMOS晶体管，所述口袋离子注入的离子类型为P型离子。
3.根据权利要求2所述的MOS晶体管的形成方法，其特征在于，所述口袋离子注入的离子为In，离子能量为30KeV～50KeV，剂量为1E14atom/cm2～3E14atom/cm2，形成的口袋区内的掺杂离子浓度为1E14atom/cm3～3E14atom/cm3。
4.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，待形成的晶体管为PMOS晶体管，所述口袋离子注入的离子类型为N型离子。
5.根据权利要求4所述的MOS晶体管的形成方法，其特征在于，所述口袋离子注入的离子为As，离子能量为2KeV～5KeV，注入剂量为5E14atom/cm2～7E14atom/cm2，形成的口袋区内的掺杂离子浓度为5E14atom/cm3～7E14atom/cm3。
6.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，形成所述源极和漏极的方法包括：对所述栅极结构两侧的半导体衬底内进行轻掺杂离子注入，形成轻掺杂区；对所述栅极结构两侧的半导体衬底内进行重掺杂离子注入，形成源极和漏极。
7.根据权利要求6所述的MOS晶体管的形成方法，其特征在于，所述轻掺杂离子注入在口袋离子注入之后进行。
8.根据权利要求6所述的MOS晶体管的形成方法，其特征在于，所述轻掺杂离子注入在口袋离子注入之前进行。
9.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，还包括：在所述源极、漏极和栅极表面形成金属硅化物层。
10.根据权利要求9所述的MOS晶体管的形成方法，其特征在于，所述金属硅化物层的材料包括钴化硅、镍化硅或镍钴化硅中的一种或几种。
11.一种MOS晶体管，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极，栅极结构下方的部分半导体衬底作为沟道区域；
仅位于所述栅极结构一侧的半导体衬底内的口袋区；
位于所述栅极结构两侧的半导体衬底内的源极和漏极，所述口袋区位于源极和沟道区域之间，所述口袋区的掺杂离子类型与源极的掺杂离子类型相反。
12.根据权利要求11所述的MOS晶体管，其特征在于，所述MOS晶体管为NMOS晶体管，所述口袋区的掺杂离子为P型离子。
13.根据权利要求12所述的MOS晶体管，其特征在于，所述口袋区的掺杂离子为In，掺杂浓度为1E14atom/cm3～3E14atom/cm3。
14.根据权利要求11所述的MOS晶体管，其特征在于，所述MOS晶体管为PMOS晶体管，所述口袋区的掺杂离子为N型离子。
15.根据权利要求14所述的MOS晶体管，其特征在于，所述口袋区的掺杂离子为As，掺杂浓度为5E14atom/cm3～7E14atom/cm3。
16.根据权利要求11所述的MOS晶体管，其特征在于，还包括：位于源极、漏极和栅极表面的金属硅化物层。
17.根据权利要求16所述的MOS晶体管，其特征在于，所述金属硅化物层的材料包括钴化硅、镍化硅或镍钴化硅中的一种或几种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410042093.4A CN104810291A (zh) | 2014-01-28 | 2014-01-28 | Mos晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410042093.4A CN104810291A (zh) | 2014-01-28 | 2014-01-28 | Mos晶体管及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104810291A true CN104810291A (zh) | 2015-07-29 |
Family
ID=53695022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410042093.4A Pending CN104810291A (zh) | 2014-01-28 | 2014-01-28 | Mos晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104810291A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113078220A (zh) * | 2021-03-23 | 2021-07-06 | 中国科学院半导体研究所 | 采样开关、应用其的信号采样放大电路及控制方法 |
| CN114038758A (zh) * | 2022-01-07 | 2022-02-11 | 广州粤芯半导体技术有限公司 | 改善热载流子注入的nmos的形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242329B1 (en) * | 1999-02-03 | 2001-06-05 | Advanced Micro Devices, Inc. | Method for manufacturing asymmetric channel transistor |
| US20010013628A1 (en) * | 1999-05-03 | 2001-08-16 | Sunit Tyagi | Asymmetric mosfet devices |
| US6667512B1 (en) * | 2000-01-28 | 2003-12-23 | Advanced Micro Devices, Inc. | Asymmetric retrograde halo metal-oxide-semiconductor field-effect transistor (MOSFET) |
| CN1518771A (zh) * | 2002-08-23 | 2004-08-04 | ض� | 三栅极器件及其加工方法 |
-
2014
- 2014-01-28 CN CN201410042093.4A patent/CN104810291A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242329B1 (en) * | 1999-02-03 | 2001-06-05 | Advanced Micro Devices, Inc. | Method for manufacturing asymmetric channel transistor |
| US20010013628A1 (en) * | 1999-05-03 | 2001-08-16 | Sunit Tyagi | Asymmetric mosfet devices |
| US6667512B1 (en) * | 2000-01-28 | 2003-12-23 | Advanced Micro Devices, Inc. | Asymmetric retrograde halo metal-oxide-semiconductor field-effect transistor (MOSFET) |
| CN1518771A (zh) * | 2002-08-23 | 2004-08-04 | ض� | 三栅极器件及其加工方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113078220A (zh) * | 2021-03-23 | 2021-07-06 | 中国科学院半导体研究所 | 采样开关、应用其的信号采样放大电路及控制方法 |
| CN113078220B (zh) * | 2021-03-23 | 2022-12-30 | 中国科学院半导体研究所 | 采样开关、应用其的信号采样放大电路及控制方法 |
| CN114038758A (zh) * | 2022-01-07 | 2022-02-11 | 广州粤芯半导体技术有限公司 | 改善热载流子注入的nmos的形成方法 |
| CN114038758B (zh) * | 2022-01-07 | 2022-04-15 | 广州粤芯半导体技术有限公司 | 改善热载流子注入的nmos的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104078360A (zh) | Mos晶体管的形成方法 | |
| JP5125036B2 (ja) | 半導体装置の製造方法 | |
| US8835270B2 (en) | Dual NSD implants for reduced Rsd in an NMOS transistor | |
| US9991356B2 (en) | Integrated circuits devices with counter-doped conductive gates | |
| CN102184961A (zh) | 一种非对称栅mos器件及其制备方法 | |
| US7011998B1 (en) | High voltage transistor scaling tilt ion implant method | |
| CN104810291A (zh) | Mos晶体管及其形成方法 | |
| US8669170B2 (en) | Methods of reducing gate leakage | |
| CN104916675B (zh) | 半导体器件及其制造方法 | |
| CN104425359A (zh) | 半导体结构的形成方法 | |
| CN211700293U (zh) | 半导体器件 | |
| CN102867755A (zh) | 一种形成具有低gidl电流的nmos器件的方法 | |
| CN115732556A (zh) | 一种nmos器件、其制备方法及集成电路 | |
| US8841728B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20170077233A1 (en) | Multi-gate semiconductor devices with improved hot-carrier injection immunity | |
| US20080054309A1 (en) | High voltage device and manufacturing method thereof | |
| CN108630740B (zh) | 半导体结构及其形成方法 | |
| CN110943129A (zh) | 半导体器件及其制作方法 | |
| CN103779280A (zh) | 高介电层金属栅器件的制造方法 | |
| US10559469B2 (en) | Dual pocket approach in PFETs with embedded SI-GE source/drain | |
| CN102693904B (zh) | 一种减小i/o mos器件hci效应的方法 | |
| CN102024701A (zh) | P沟道金属氧化物半导体晶体管源漏注入方法 | |
| CN105576026A (zh) | 半导体器件及其制备方法 | |
| JP6221618B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN102683185B (zh) | 降低碳辅助注入工艺流程中多晶硅栅耗尽的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150729 |
|
| RJ01 | Rejection of invention patent application after publication |