CN113078220A - 采样开关、应用其的信号采样放大电路及控制方法 - Google Patents
采样开关、应用其的信号采样放大电路及控制方法 Download PDFInfo
- Publication number
- CN113078220A CN113078220A CN202110311475.2A CN202110311475A CN113078220A CN 113078220 A CN113078220 A CN 113078220A CN 202110311475 A CN202110311475 A CN 202110311475A CN 113078220 A CN113078220 A CN 113078220A
- Authority
- CN
- China
- Prior art keywords
- sampling
- switch
- injection layer
- sampling switch
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 189
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000002347 injection Methods 0.000 claims abstract description 70
- 239000007924 injection Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims description 58
- 230000003321 amplification Effects 0.000 claims description 22
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 11
- 229910052785 arsenic Inorganic materials 0.000 claims description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 11
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 230000002441 reversible effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 238000002513 implantation Methods 0.000 abstract description 16
- 239000002019 doping agent Substances 0.000 description 11
- 239000007943 implant Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
本发明提供一种采样开关、应用其的信号采样放大电路及控制方法，采样开关包括：衬底；栅极，形成于衬底的上表面；源极，形成于衬底内，位于栅极的一侧；漏极，形成于衬底内，位于栅极相对于源极的另一侧；沟道区域，形成于正对栅极的衬底内，位于源极和漏极之间；梯度掺杂注入层，形成于源极上，由源极的远离栅极的边界延伸至沟道区域上；阈值调整注入层，形成于梯度掺杂注入层的上表面，从源极远离栅极的边界延伸至漏极远离栅极的边界。通过对采样开关进行两次离子注入分别形成梯度掺杂注入层和阈值调整注入层，使采样开关形成梯度掺杂的沟道区域，有效抑制了沟道电荷向源极侧的泄露。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种采样开关、应用其的信号采样放大电路及控制方法。
背景技术
开关电容采样电路广泛应用于离散时间系统，是滤波器、比较器、ADC(Analog-to-Digital Converter，模数转换器)、DAC(Digital to analog converter，数模转换器)等高级电路的基础结构，具有广泛的应用基础。目前的数据采样系统中，电荷注入问题不断的限制速度和精度的折衷性能，虽然衍生出多种电路消除技术，但每种技术又会导致其他折衷问题。
发明内容
有鉴于此，本发明的主要目的在于提供一种采样开关、应用其的信号采样放大电路及控制方法，以期至少部分地解决上述提及的技术问题中的至少之一。
为实现上述目的，本发明的技术方案如下：
作为本发明的一个方面，提供一种采样开关，包括，
衬底；
栅极，形成于所述衬底的上表面；
源极，形成于所述衬底内，位于所述栅极的一侧；
漏极，形成于所述衬底内，位于所述栅极相对于所述源极的另一侧；
沟道区域，形成于正对所述栅极的所述衬底内，位于所述源极和所述漏极之间；
梯度掺杂注入层，形成于所述源极上，由所述源极的远离所述栅极的边界延伸至所述沟道区域上；
阈值调整注入层，形成于所述梯度掺杂注入层的上表面，从所述源极远离所述栅极的边界延伸至所述漏极远离所述栅极的边界。
还包括：
源极浅槽隔离区，形成于所述衬底内，与所述源极间隔设置；
漏极浅槽隔离区，形成于所述衬底内，与所述漏极毗邻。
所述梯度掺杂注入层从所述源极靠近所述栅极一侧的边界延伸至所述沟道区域的长度为所述沟道区域长度的5％至95％。
所述梯度掺杂注入层包括通过离子注入方式注入的P型掺杂；
其中，所述P型掺杂包括以下至少之一：硼、二氟化硼；
所述阈值调整注入层包括通过离子注入方式注入的P型掺杂；
其中，所述P型掺杂包括以下至少之一：硼、二氟化硼。
所述源极包括通过离子注入方式注入的N型掺杂；
其中，所述N型掺杂包括以下至少之一：砷、磷；
所述漏极包括通过离子注入方式注入的N型掺杂；
其中，所述N型掺杂包括以下至少之一：砷、磷。
作为本发明的另一个方面，还提供一种采样开关，其特征在于，包括在开关晶体管管体中的沟道区域设置有梯度掺杂注入层和阈值调整注入层，所述阈值调整注入层位于所述梯度掺杂注入层的上方，所述梯度掺杂注入层和所述阈值调整注入层均向左延伸至邻接所述沟道区域左侧的源极内部，所述阈值调整注入层向右延伸至邻接所述沟道区域右侧的漏极内部。
所述梯度掺杂注入层和所述阈值调整注入层均通过离子注入方式注入包括硼和/或二氟化硼的P型掺杂材料，所述源极和所述漏极均通过离子注入方式注入包括砷和/或磷的N型掺杂材料。
作为本发明的另一个方面，提供一种信号采样放大电路，包括，
采样电容控制电路，包括第一采样开关和第二采样开关；
第一采样电容，所述第一采样电容的输入端与所述采样电容控制电路的输出端连接；
积分放大电路，包括并联的信号放大器和第二采样电容；所述信号放大器的反向输入端作为所述积分放大电路的输入端与所述第一采样电容的输出端连接；所述积分放大电路的输出端作为所述信号采样放大电路的输出端；
控制开关，与所述积分放大电路并联。
作为本发明的另一个方面，还提供一种信号采样放大控制方法，包括，
将第一采样开关和控制开关导通，将第二采样开关断开，以使所述信号采样放大电路处于采样周期；以及
将所述第二采样开关导通，将所述第一采样开关和所述控制开关断开，以使所述信号采样放大电路处于放大周期。
基于上述技术方案，本发明相较于现有技术至少具有以下有益效果的其中之一或其中一部分：
通过对采样开关晶体管的沟道区域进行两次离子注入形成具有掺杂梯度的晶体管沟道，且靠近源极的一侧的掺杂浓度更高，深度更深，能大大降低开关动作过程中产生的由沟道区域向源极侧的电荷泄露；
通过将源极浅槽隔离区与源极间隔设置，而漏极浅槽隔离区与漏极紧邻，以形成非对称结构，实现减小源极浅槽隔离区的漏电流的效果；
通过应用采样开关的信号采样放大电路，大大降低了开关动作过程中产生的从采样开关注入采样电容注入电荷，提高了采样精度。
附图说明
图1是本发明实施例提供的采样开关的结构示意图。
图2是本发明实施例提供的信号采样放大电路的电路结构示意图。
图3是本发明实施例提供的信号采样放大控制方法流程图。
图4是本发明实施例提供的信号采样放大电路的工作时序图。
附图标记说明：
1-栅极；2-梯度掺杂注入层；3-阈值调整注入层；4-源极；5-漏极；6-源极浅槽隔离区；7-漏极浅槽隔离区；8-衬底；9-沟道区域；Vin-电压输入信号或输入电压端；Vout-输出信号或输出电压或输出电压端；CK1～CK3-第一数字控制信号至第三数字控制信号(或时钟控制信号)；M1～M2-第一采样开关至第二采样开关；M3-控制开关；C1～C2-第一采样电容至第二采样电容；A-信号放大器；a～c-第一节点至第三节点；t-时间；t0-跳变时刻；Vin0-跳变时刻输入信号值。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图(图1-图4)，对本发明作进一步的详细说明。
参考图1所示，作为本发明的一个方面，提供一种采样开关，包括：衬底8、栅极1、源极4、漏极5、沟道区域9、梯度掺杂注入层2及阈值调整注入层3。
衬底8；
根据本发明的实施例，衬底材料可以为单晶硅。
栅极1，形成于衬底8的上表面；
源极4，形成于衬底8内，位于栅极1的一侧(例如左侧边)；
漏极5，形成于衬底8内，位于栅极1相对于源极4的另一侧(例如右侧边)；
沟道区域9，形成于正对栅极1的衬底8内，位于源极4和漏极5之间；
梯度掺杂注入层2，形成于源极4上，由源极4的远离栅极1的边界(例如源极4的左侧边)延伸至沟道区域9上；
阈值调整注入层3，形成于梯度掺杂注入层2的上表面，从源极4远离栅极1的边界(例如源极4的左侧边)延伸至漏极5远离栅极1的边界(例如漏极5的右侧边)。
根据本发明的实施例，通过对采样开关晶体管的沟道区域进行两次离子注入，分别形成梯度掺杂注入层和阈值调整注入层，进而形成具有掺杂梯度的晶体管沟道区域，且源极一侧掺杂浓度更高，纵向深度更深，能有效降低开关动作过程中产生的沟道区域向源极侧的电荷泄露。
根据本发明的其他实施例，还可以使用常规CMOS工艺中的MOS开关作为采样电路中的采样开关，该MOS开关具有完全对称结构，其沟道注入不做特殊梯度掺杂，源极和漏极电学特性完全相同。
但是，采用常规CMOS工艺中的MOS开关作为采样电路中的采样开关不能达到抑制源极电荷注入与抑制漏电的效果，会对开关电容采样精度造成影响。
根据本发明的实施例，参照图1，当漏极5的输入电压为0.6V的情况下，栅极1电压由3.3V降至0V，不具有阈值调整注入层3和梯度掺杂注入层2的采样开关的沟道区域9向源极4侧的泄露电压为24.2mV，而具有阈值调整注入层3和梯度掺杂注入层2的采样开关的沟道区域9向源极4侧的泄露电压为为4.6mV，从而证明具有阈值调整注入层3和梯度掺杂注入层2的采样开关具有良好的抑制沟道区域9向源极4侧的泄露电压的效果。
根据本发明的实施例，采样开关还包括源极浅槽隔离区6和漏极浅槽隔离区7。
源极浅槽隔离区6，形成于衬底8内，与源极4间隔设置。
漏极浅槽隔离区7，形成于衬底8内，与漏极5毗邻。
根据本发明的实施例，采样开关可以为非对称结构，具体而言，源极浅槽隔离区6形成于衬底8内，位于源极4的相对于沟道区域9的相对一边，并且与源极4间隔设置；漏极浅槽隔离区7形成于衬底8内，位于漏极5的相对于沟道区域9的相对一边，并且与漏极5紧邻。
根据本发明的实施例，通过将采样开关设置为非对称结构，使源极4和漏极5具有不同的电学特性，从而可以减小源极浅槽隔离区6的漏电流。
根据本发明的实施例，梯度掺杂注入层2从源极4靠近栅极1一侧的边界延伸至沟道区域9的长度占沟道区域长度的范围包括5％至95％。
根据本发明的实施例，由于阈值调整注入层3覆盖全部沟道区域9，而通过设置梯度掺杂注入层2由源极4靠近栅极1的边界延伸至沟道区域9的长度为沟道区域9长度的5％至95％，即并未完全覆盖沟道区域9，使沟道区域9存在掺杂浓度梯度，实现阻止在开关动作过程中沟道电荷向源极4侧泄露的技术效果。
根据本发明的实施例，梯度掺杂注入层包括通过离子注入方式注入的P型掺杂；其中，P型掺杂包括以下至少之一：硼、二氟化硼。
根据本发明的实施例，梯度掺杂注入层2通过离子注入方式注入的P型掺杂材料可以为二氟化硼，但不限于此，还可以为硼，或其他P型掺杂材料及其他P型掺杂材料的组合。
阈值调整注入层包括通过离子注入方式注入的P型掺杂；其中，P型掺杂包括以下至少之一：硼、二氟化硼。
根据本发明的实施例，阈值调整注入层3通过离子注入方式注入的P型掺杂材料可以为二氟化硼，但不限于此，还可以为硼，或其他P型掺杂材料及其他P型掺杂材料的组合。
根据本发明的实施例，通过改变阈值调整注入层3通过离子注入方式注入的P型掺杂的浓度，可以改变采样开关导通的阈值电压值。
根据本发明的实施例，参照图1，梯度掺杂注入层2通过离子注入方式注入的P型掺杂的能量大于阈值调整注入层3通过离子注入方式注入的P型掺杂的能量，从而使梯度掺杂注入层2沿y轴方向的深度大于阈值调整注入层3沿y轴方向的纵向深度。
根据本发明的实施例，通过离子注入方式形成梯度掺杂注入层2和通过离子注入方式形成阈值调整注入层3可以在时间上相邻进行。
根据本发明的实施例，源极包括通过离子注入方式注入的N型掺杂；其中，N型掺杂包括砷和磷的组合材料注入；漏极包括通过离子注入方式注入的N型掺杂；其中，N型掺杂包括砷和磷组合材料注入。
根据本发明的实施例，源极和漏极通过离子注入方式注入的N型掺杂材料可以为砷和磷组合材料注入，但不限于此，还可以为单独的砷注入、单独的磷注入，或其他N型掺杂材料及其他N型掺杂材料的组合。
根据本发明的实施例，源极4的沿x轴方向的长度可以为0.66微米；漏极5的沿x轴方向的长度可以为0.66微米。
根据本发明的实施例，采样开关沿z轴方向的的宽度可以为0.6微米。
作为本发明的另一方面，还提供一种采样开关，包括开关晶体管管体；其中，在开关晶体管管体中的沟道区域设置有梯度掺杂注入层和阈值调整注入层，阈值调整注入层位于梯度掺杂注入层的上方，梯度掺杂注入层和阈值调整注入层均向左延伸至邻接沟道区域左侧的源极内部，阈值调整注入层向右延伸至邻接沟道区域右侧的漏极内部。
根据本发明的实施例，梯度掺杂注入层和阈值调整注入层均通过离子注入方式注入包括硼和/或二氟化硼的P型掺杂材料，源极和漏极均通过离子注入方式注入包括砷和/或磷的N型掺杂材料。
作为本发明的另一个方面，还提供一种信号采样放大电路，包括采样电容控制电路、第一采样电容、积分放大电路和控制开关。
采样电容控制电路，包括第一采样开关和第二采样开关。
第一采样电容，第一采样电容的输入端与采样电容控制电路的输出端连接。
积分放大电路，包括并联的信号放大器和第二采样电容；信号放大器的反向输入端作为积分放大电路的输入端与第一采样电容的输出端连接；积分放大电路的输出端作为信号采样放大电路的输出端。
控制开关，与积分放大电路并联。
根据本发明的实施例，通过应用非对称结构且沟道区域9具有梯度掺杂的第一采样开关M1和第二采样开关M2，使信号采样放大电路在不需要额外消除电路的情况下，能降低在开关动作过程中产生的第一采样开关M1和第二采样开关M2的沟道电荷注入第一采样电容C1的现象，进而有效提高信号采样放大电路的采样精度。
根据本发明的实施例，第一采样开关的漏极接模拟电压输入信号；第一采样开关的源极与第二采样开关的源极连接后，作为采样电容控制电路的输出端，与第一采样电容的输入端连接。
根据本发明的实施例，由于第一采样开关M1和第二采样开关M2源极4侧的离子注入的掺杂浓度更高，纵向深度更深，且第一采样开关M1的源极4与第二采样开关M2的源极4连接后与第一采样电容C1的输入端相连，从而实现了抑制第一采样电容C1和第二采样电容C2的沟道电荷注入第一采样电容C1的技术效果，增加了信号采样放大电路的采样精度。
根据本发明的实施例，第一采样开关M1用于控制第一采样电容C1采集模拟电压输入信号Vin。
根据本发明的实施例，参照图1和图2，第一采样开关M1的漏极5连接模拟电压输入信号Vin，第一采样开关M1的栅极1连接时钟控制信号CK1，第一采样开关M1的源极4连接第一采样电容C1和第二采样开关M2的源极4于第一节点a。
根据本发明的实施例，第二采样开关M2用于控制第一采样电容C1输出采集到的模拟电压输入信号Vin。
根据本发明的实施例，参照图1和图2，第二采样开关M2的漏极5接地，第二采样开关M2的栅极1连接第二数字控制信号CK2。
根据本发明的实施例，控制开关M3可以为基于传输管沟道均匀掺杂的MOS(MOSFET，场效应管)晶体管实现。
根据本发明的实施例，参照图1和图2，控制开关M3的漏极5连接第一采样电容C1、第二采样电容C2和信号放大器A的反向输入端于第二节点b，控制开关M3的栅极1连接第三数字控制信号CK3，控制开关M3的源极4连接信号放大器A的输出端以及第二采样电容C2相对于连接第一采样电容C1的另一端于第三节点c。
根据本发明的实施例，第一数字控制信号CK1、第二数字控制信号CK2、第三数字控制信号CK3由外部时序电路(图未示)给出，使电路分别工作在采样周期和放大周期。外部时序电路可以置于采样开关M1和采样开关M2左侧，使用CIS工艺中的较低层金属作为互连线
根据本发明的实施例，信号放大器A的同相输入端接地，信号放大器A的输出端作为信号采样放大电路的输出端，输出输出信号Vout。
根据本发明的实施例，第一采样电容为金属-绝缘体-金属电容或多晶硅-绝缘层-多晶硅电容；第二采样电容为金属-绝缘体-金属电容或多晶硅-绝缘层-多晶硅电容。
根据本发明的实施例，信号放大器包括金属-氧化物半导体场效应晶体管。
根据本发明的实施例，信号采样放大电路可以将采样开关M1、采样开关M2、控制开关M3、采样电容C1、采样电容C2和信号放大器A集成在同一CIS硅片上；信号采样放大电路可以采用110nmCIS工艺。
作为本发明的另一个方面，参照图3，还提供一种信号采样放大控制方法，应用于信号采样放大电路，包括操作S301和S302。
S301、将第一采样开关和控制开关导通，将第二采样开关断开，以使信号采样放大电路处于采样周期。
S302、将第二采样开关导通，将第一采样开关和控制开关断开，以使信号采样放大电路处于放大周期。
根据本发明的实施例，第一采样电容C1有容值c1，第二采样电容C2有容值c2。
根据本发明的实施例，在采样周期中，第一采样开关M1用于控制第一采样电容C1采集输入模拟信号Vin，使第一采样电容C1两端的电压近似等于输入信号Vin，控制开关M3用于将第二采样电容C2短路，信号采样放大电路记录采样周期最后时刻的模拟电压输入信号Vin的电压值为Vin0，使信号采样放大电路实现采样。
根据本发明的实施例，在放大周期中，第二采样开关M2用于控制第一采样电容C1将采集到的模拟电压输入信号Vin输出到第二采样电容C2，第二采样电容C2将模拟电压输入信号Vin的电压值Vin0放大为Vin0*(c1/c2)，产生输出信号Vout并作为信号采样放大电路的输出电压，使信号采样放大电路实现放大。
根据本发明的实施例，参照图1、图2和4，信号采样放大电路的工作状态主要分为：采样周期和放大周期。第一数字控制信号CK1可以为第一采样开关M1的栅极1输入电压；第二数字控制信号CK2可以为第二采样开关M2的栅极1输入电压；第三数字控制信号CK3可以为控制开关M3的栅极1输入电压；Vin可以为第一采样开关M1的漏极5输入电压；Vout可以为信号放大器A输出端的输出电压。
根据本发明的实施例，参照图4，t＜t0时，电路工作在采样周期，采样周期中，第一数字控制信号CK1、第三数字控制信号CK3为高电平，第二数字控制信号CK2为低电平，Vout信号无输出；t0时刻，第一数字控制信号CK1、第二数字控制信号CK2和第三数字控制信号CK3发生电平跳变，即：第二数字控制信号CK2跳变为高电平，第一数字控制信号CK1、第三数字控制信号CK3跳变为低电平，该时刻Vin信号值为Vin0，电路实现采样功能；t＞t0时，电路工作在放大周期，第二数字控制信号CK2保持高电平，第一数字控制信号CK1、第三数字控制信号CK3保持低电平，Vout输出信号等于Vin0*(C1/C2)，电路实现放大功能。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种采样开关，其特征在于，包括：
衬底；
栅极，形成于所述衬底的上表面；
源极，形成于所述衬底内，位于所述栅极的一侧；
漏极，形成于所述衬底内，位于所述栅极相对于所述源极的另一侧；
沟道区域，形成于正对所述栅极的所述衬底内，位于所述源极和所述漏极之间；
梯度掺杂注入层，形成于所述源极上，由所述源极的远离所述栅极的边界延伸至所述沟道区域上；
阈值调整注入层，形成于所述梯度掺杂注入层的上表面，从所述源极远离所述栅极的边界延伸至所述漏极远离所述栅极的边界。
2.如权利要求1所述的采样开关，其特征在于，还包括：
源极浅槽隔离区，形成于所述衬底内，与所述源极间隔设置；
漏极浅槽隔离区，形成于所述衬底内，与所述漏极毗邻。
3.如权利要求1所述的采样开关，其特征在于，
所述梯度掺杂注入层从所述源极靠近所述栅极一侧的边界延伸至所述沟道区域的长度占所述沟道区域长度的范围包括5％至95％。
4.如权利要求1所述的采样开关，其特征在于，
所述梯度掺杂注入层包括通过离子注入方式注入的P型掺杂；
其中，所述P型掺杂包括以下至少之一：硼、二氟化硼；
所述阈值调整注入层包括通过离子注入方式注入的P型掺杂；
其中，所述P型掺杂包括以下至少之一：硼、二氟化硼。
5.如权利要求1所述的采样开关，其特征在于，
所述源极包括通过离子注入方式注入的N型掺杂；
其中，所述N型掺杂包括以下至少之一：砷、磷；
所述漏极包括通过离子注入方式注入的N型掺杂；
其中，所述N型掺杂包括以下至少之一：砷、磷。
6.一种采样开关，其特征在于，包括开关晶体管管体；其中，
在所述开关晶体管管体中的沟道区域设置有梯度掺杂注入层和阈值调整注入层，所述阈值调整注入层位于所述梯度掺杂注入层的上方，所述梯度掺杂注入层和所述阈值调整注入层均向左延伸至邻接所述沟道区域左侧的源极内部，所述阈值调整注入层向右延伸至邻接所述沟道区域右侧的漏极内部。
7.根据权利要求6所述的采样开关，其特征在于，所述开关晶体管管体包括源极和漏极；
所述梯度掺杂注入层和所述阈值调整注入层均通过离子注入方式注入包括硼和/或二氟化硼的P型掺杂材料；
所述源极和所述漏极均通过离子注入方式注入包括砷和/或磷的N型掺杂材料。
8.一种信号采样放大电路，其特征在于，包括：
采样电容控制电路，包括如权利要求1至5任一项或权利要求6至7任一项所述的第一采样开关，和如权利要求1至5任一项或权利要求6至7任一项所述的第二采样开关；
第一采样电容，所述第一采样电容的输入端与所述采样电容控制电路的输出端连接；
积分放大电路，包括并联的信号放大器和第二采样电容；所述信号放大器的反向输入端作为所述积分放大电路的输入端与所述第一采样电容的输出端连接；所述积分放大电路的输出端作为所述信号采样放大电路的输出端；
控制开关，与所述积分放大电路并联。
9.根据权利要求8所述的电路，其特征在于，
所述第一采样开关的漏极接模拟电压输入信号；
所述第一采样开关的源极与所述第二采样开关的源极连接后，作为所述采样电容控制电路的输出端，与所述第一采样电容的输入端连接；
所述第一采样电容为金属-绝缘体-金属电容或多晶硅-绝缘层-多晶硅电容；
所述第二采样电容为金属-绝缘体-金属电容或多晶硅-绝缘层-多晶硅电容；
所述信号放大器包括金属-氧化物半导体场效应晶体管。
10.一种信号采样放大控制方法，应用于如权利要求8至9任一项所述的信号采样放大电路，其特征在于，包括：
将第一采样开关和控制开关导通，将第二采样开关断开，以使所述信号采样放大电路处于采样周期；以及
将所述第二采样开关导通，将所述第一采样开关和所述控制开关断开，以使所述信号采样放大电路处于放大周期。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110311475.2A CN113078220B (zh) | 2021-03-23 | 2021-03-23 | 采样开关、应用其的信号采样放大电路及控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110311475.2A CN113078220B (zh) | 2021-03-23 | 2021-03-23 | 采样开关、应用其的信号采样放大电路及控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113078220A true CN113078220A (zh) | 2021-07-06 |
| CN113078220B CN113078220B (zh) | 2022-12-30 |
Family
ID=76613838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110311475.2A Active CN113078220B (zh) | 2021-03-23 | 2021-03-23 | 采样开关、应用其的信号采样放大电路及控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113078220B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810291A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
| CN104900708A (zh) * | 2015-05-28 | 2015-09-09 | 福州大学 | 一种改善漏极电流的薄膜晶体管 |
| CN106548943A (zh) * | 2015-09-23 | 2017-03-29 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN108962755A (zh) * | 2017-05-17 | 2018-12-07 | 恩智浦有限公司 | 制造半导体开关装置的方法 |
-
2021
- 2021-03-23 CN CN202110311475.2A patent/CN113078220B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810291A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
| CN104900708A (zh) * | 2015-05-28 | 2015-09-09 | 福州大学 | 一种改善漏极电流的薄膜晶体管 |
| CN106548943A (zh) * | 2015-09-23 | 2017-03-29 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN108962755A (zh) * | 2017-05-17 | 2018-12-07 | 恩智浦有限公司 | 制造半导体开关装置的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113078220B (zh) | 2022-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9397651B2 (en) | Dynamically driven deep n-well circuit | |
| KR101418347B1 (ko) | 고체 촬상 장치 및 고체 촬상 장치의 구동 방법 | |
| CN102110701B (zh) | 固态成像装置和成像系统 | |
| US7834797B2 (en) | Switched capacitor circuit, switched capacitor filter, and sigma-delta A/D converter | |
| CN108270408A (zh) | 低噪声线性霍尔传感器读出电路及其工作方法 | |
| Sequin et al. | Linearity of electrical charge injection into charge-coupled devices | |
| CN103813110A (zh) | 超低读出噪声架构 | |
| CN113078220B (zh) | 采样开关、应用其的信号采样放大电路及控制方法 | |
| CN105100657A (zh) | 一种带基线调整的可变增益相关双采样电路 | |
| CN108736843B (zh) | 具有顺向与逆向背栅极偏压的功率放大器渐变与功率控制 | |
| KR920001405B1 (ko) | 승압회로를 갖춘 전하전송장치 | |
| CN116978428A (zh) | 一种非线性忆阻器的等效电路 | |
| CN105960757B (zh) | 比较电路 | |
| US20080197385A1 (en) | Insulated gate field effect transistor and method of manufacturing same, and image pickup device and method of manufacturing same | |
| JP3253179B2 (ja) | 光電変換装置 | |
| CN112803895A (zh) | 一种基于开关电容的伪电阻矫正电路 | |
| US4627084A (en) | Differentiation and integration utilizing charge-coupled devices | |
| CN103633948A (zh) | 一种用于补偿非线性电容以尽量减小谐波失真的电路 | |
| KR930003573B1 (ko) | 고체촬상장치 | |
| CN204558470U (zh) | 源级大电容mos器件 | |
| JPH0575028A (ja) | 半導体集積回路及び製造方法 | |
| KYUNG | Charge-Coupled Analog-to-Digital | |
| EP1759526A2 (en) | Method and device using ccd-based low noise parametric amplifier | |
| RU1575850C (ru) | Интегральный К-МОП дифференциальный усилитель | |
| WO2022213471A1 (zh) | 电荷侦测电路、其侦测方法及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |