CN114038758A - 改善热载流子注入的nmos的形成方法 - Google Patents
改善热载流子注入的nmos的形成方法 Download PDFInfo
- Publication number
- CN114038758A CN114038758A CN202210012683.7A CN202210012683A CN114038758A CN 114038758 A CN114038758 A CN 114038758A CN 202210012683 A CN202210012683 A CN 202210012683A CN 114038758 A CN114038758 A CN 114038758A
- Authority
- CN
- China
- Prior art keywords
- region
- forming
- ldd
- type well
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000002347 injection Methods 0.000 title claims abstract description 39
- 239000007924 injection Substances 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 5
- 150000004706 metal oxides Chemical class 0.000 title abstract description 5
- 238000005468 ion implantation Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 150000002500 ions Chemical group 0.000 claims description 41
- 238000002513 implantation Methods 0.000 claims description 18
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 239000000969 carrier Substances 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 14
- 230000005684 electric field Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种改善热载流子注入的NMOS的形成方法，包括：提供衬底，在衬底内形成P型阱区；在P型阱区上形成栅极以及位于栅极两侧的侧墙；以侧墙为掩膜，向栅极的两侧的P型阱区内进行N型离子注入，以分别形成源区和漏区；以侧墙为掩膜，分别向源区和漏区下方的P型阱区进行N型离子注入，以形成LDD区；以侧墙为掩膜，向源区和LDD区之间的P型阱区以及在漏区和LDD区之间的P型阱区进行P型离子注入，以形成P型离子区。形成P型离子区可以缓冲源区或漏区到LDD的浓度梯度，以改善热载流子的注入，同时，本发明的LDD区可以选择使用源区和漏区的光罩跟着源区和漏区一起形成，减少了形成LDD区的光罩，节约成本。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种改善热载流子注入的NMOS的形成方法。
背景技术
热载流子是指能量比费米能级高数个kT的载流子。当热载流子与晶格不处于热平衡状态，当其能量达到或超过Si/SiO2界面势垒（电子注入势垒3.2eV,空穴注入势垒4.5eV）时，这些热载流子会从Si注入到SiO2中，产生界面态、氧化层缺陷或被氧化层缺陷俘获，使氧化层电荷不稳定，这就是热载流子注入（Hot Carrier Injection, HCI）效应。由于电子注入势垒比空穴低，所以热载流子效应通常是指热电子注入造成的效应。
对于MOS器件而言，热载流子的增加，注入氧化层造成的氧化层电荷增加，会使器件的平带电压、阈值电压发生漂移，跨导变小。由于热载流子多数是热电子，所以NMOS器件的热载流子注入效应比PMOS的明显，因此，需要改善NMOS器件的热载流子的注入。
发明内容
本发明的目的在于提供一种改善热载流子注入的NMOS的形成方法，可以缓冲源区或漏区到LDD的浓度梯度，以改善热载流子的注入，同时，可以减少形成LDD区的光罩，节约成本。
为了达到上述目的，本发明提供了一种改善热载流子注入的NMOS的形成方法，包括：
提供衬底，在所述衬底内形成P型阱区；
在所述P型阱区上形成栅极以及位于所述栅极两侧的侧墙；
以所述侧墙为掩膜，向所述栅极的两侧的P型阱区内进行N型离子注入，以分别形成源区和漏区；
以所述侧墙为掩膜，分别向所述源区和漏区下方的P型阱区进行N型离子注入，以形成LDD区；以及
以所述侧墙为掩膜，向所述源区和LDD区之间的P型阱区以及在所述漏区和LDD区之间的P型阱区进行P型离子注入，以形成P型离子区。
可选的，在所述的改善热载流子注入的NMOS的形成方法中，形成P型阱区的方法包括：向所述衬底内注入P型离子，注入的剂量为1e16cm-3~1e18cm-3。
可选的，在所述的改善热载流子注入的NMOS的形成方法中，形成所述栅极之前，还包括：在所述P型阱区上形成栅氧化层。
可选的，在所述的改善热载流子注入的NMOS的形成方法中，在形成栅极之后，还包括：在栅极的两侧形成ONO层。
可选的，在所述的改善热载流子注入的NMOS的形成方法中，向所述栅极的两侧的P型阱区进行一道或两道N型离子注入，以分别形成源区和漏区。
可选的，在所述的改善热载流子注入的NMOS的形成方法中，形成所述LDD区的离子的注入剂量和注入角度均小于形成所述源区和漏区的离子的注入剂量和注入角度。
可选的，在所述的改善热载流子注入的NMOS的形成方法中，形成所述P型离子区的离子的注入剂量和注入角度均小于形成所述源区和漏区的离子的注入剂量和注入角度。
可选的，在所述的改善热载流子注入的NMOS的形成方法中，形成所述P型离子区的离子的注入剂量和注入角度均大于形成所述LDD区的离子的注入剂量和注入角度。
可选的，在所述的改善热载流子注入的NMOS的形成方法中，所述LDD区延升至所述栅极的下方。
可选的，在所述的改善热载流子注入的NMOS的形成方法中，所述源区和所述漏区延升至所述侧墙的下方。
在本发明提供的改善热载流子注入的NMOS的形成方法中，形成的P型离子区可以缓冲源区到LDD的浓度梯度和漏区到LDD的浓度梯度，以改善热载流子的注入，同时，本发明的LDD区是在形成源区和漏区之后形成的，可以选择使用源区和漏区的光罩随着源区和漏区形成后形成，减少了形成LDD区的光罩，节约成本。
附图说明
图1是本发明实施例的改善热载流子注入的NMOS的形成方法的流程图；
图2是本发明实施例的形成栅极之后的NMOS的示意图；
图3是本发明实施例的形成P型离子区后的NMOS的示意图；
图中：110-衬底、120-栅氧化层、130-栅极、140-ONO层、150-侧墙、160-源区、170-漏区、180-LDD区、190-P型离子区。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图1，本发明提供了一种改善热载流子注入的NMOS的形成方法，包括：
S11：提供衬底，在所述衬底内形成P型阱区；
S12：在所述P型阱区上形成栅极以及位于所述栅极两侧的侧墙；
S13：以所述侧墙为掩膜，向所述栅极的两侧的P型阱区内进行N型离子注入，以分别形成源区和漏区；
S14：以所述侧墙为掩膜，分别向所述源区和漏区下方的P型阱区进行N型离子注入，以形成LDD区（轻掺杂结构）；以及
S15：以所述侧墙为掩膜，向所述源区和LDD区之间的P型阱区以及在所述漏区和LDD区之间的P型阱区进行P型离子注入，以形成P型离子区。
具体的形成方法，请参照图2，首先，提供一衬底110，衬底110可以是晶圆，接着，在衬底110内注入P型离子形成P型阱区，注入的离子的掺杂体浓度通常在1e17cm-3，P型阱区靠近衬底110的表面，本发明的其他实施例中还可以在P型阱区能形成隔开P型阱区的浅沟槽隔离结构。接着，在P型阱区上形成栅氧化层120，栅氧化层120的材料为二氧化硅，栅氧化层的形成方法为现有技术，在此不做赘述。接着，在栅氧化层120上形成栅极130，以及在栅极130的两侧形成ONO层140，在每个ONO层140远离栅极130的一侧上形成侧墙150。形成栅极130的方法可以是先在栅氧化层120上形成一层多晶硅层，再刻蚀多晶硅层形成栅极130。形成ONO层140的方法可以是沉积氧化硅层-氮化硅层-氧化硅层的方法。形成侧墙150的方法可以是形成氮化硅层以覆盖ONO层140的侧壁以及栅极130的顶部，再刻蚀氮化硅层露出栅极130的顶部，以形成覆盖ONO层130的侧壁的侧墙。形成栅极130、ONO层140和侧墙150的技术均为现有技术，在此不做赘述。
接着，请参照图3，从侧墙150外的衬底110的表面开始向P型阱区内进行多道离子注入，可以是三道也可以是四道，如果是三道离子注入，则第一道为N型离子，注入剂量为大于1e19每立方厘米，第一道离子注入形成分别位于栅极两侧的P型阱区内的源区160和漏区170，也就是说如图3，面向图纸时，栅极130的左侧的作为源区160，右侧作为漏区170。如果注入的是四道离子，则第一道离子注入和第二道离子注入均是用于形成源区160和漏区170。在形成源区160和漏区170之后，继续注入N型离子，注入的剂量为小于1e18每立方厘米，在源区160和漏区170外侧的P型阱区内均形成LDD区180。最后继续注入离子，但是注入的是P型离子，在源区160和LDD区180之间以及漏区170和LDD区180之间的P型阱区内形成P型离子区190，注入的离子剂量为1e18每立方厘米~1e19每立方厘米。P型离子区190注入的能量和注入离子的角度（与衬底的表面的夹角）都介于源区160或漏区170和LDD区180之间，所以形成的掺杂区域就在这两者之间。
如果将漏区170和LDD区180作为N+区域，P型离子区190为N-区域，现有技术中，形成抑制热载流子注入效应的第一种方法，是在P型阱区与漏极之间引入漏极LDD结构。以3.3V NMOS器件为例，P型阱区（P-Well）的掺杂体浓度通常在1e17cm-3，而源区和漏区（源区和漏区也叫N+区域）的掺杂体浓度均为1e20 cm-3，LDD的掺杂体浓度介于两者之间。这样LDD结构降低了P型阱区与源区和漏区之间的浓度梯度，起到浓度缓冲的作用。同时，在外加HCI电压条件下，LDD区域拉宽了P型离子区的电场，降低电场强度，并将场强峰值与电流密度峰值分开。这样发生碰撞电离的两个重要因素都被抑制，从而令HCI效应得到了有效抑制。但是此现有技术单纯的引入LDD结构，需要增加额外的光罩，这就会增加额外的生产成本，降低产品竞争力。第二种方法是，以不增加额外光罩为前提，以NMOS为例，其中最常用的方法是在源区/漏区（N+区域）注入工艺步骤中，额外增加一道高能量、低剂量（N-）、大角度的注入。这一道额外增加的离子注入，剂量介于P-well和N+区域之间，注入区域也在P-well和N+区域之间，即N-区域在P-well和N+区域之间。这样就实现了接近LDD结构的掺杂效果。但是这一道离子注入在工艺流程中是与源区/漏区（N+区域）注入合并进行，这时MOS管已经形成侧墙（Spacer）结构。这对大角度的离子注入有阻挡作用，使注入后形成的N-区域范围较小，在器件发生HCI时，形成的P型离子区也比带LDD结构的更小，抑制HCI的效果不理想。
相比于现有技术的两种方法，本发明实施例可以发现NMOS管在发生热载流子注入效应时，碰撞电离强度最高的位置是在漏端N型区和Gate-Poly的交叠部分，同时也是热载流子注入效应最强烈的地方。针对这个地方做（从沟道到漏端）横向切线，对比现有技术的两种方案和本发明实施例的方案，这3个NMOS的掺杂分布、HCI电场分布和碰撞电离分布，显示在NMOS的沟道至漏端位置，现有技术第二种方法形成的NMOS在N-区域至N+区域之间存在更大的浓度梯度。而本发明实施例形成的NMOS更加接近现有技术第一种方法形成的NMOS的掺杂分布，这个位置的浓度梯度都十分类似，但是两者的有效沟长 (Leff ) 不同，现有技术第一种方法形成的NMOS的有效沟道明显更短。由于本发明掺杂分布接近现有技术第一种方法形成的NMOS管结构，所以在外加电压时结构内部受电压降形成的电场分布也十分接近。在相同热载流子注入条件（Vd=5.5V, Vg@Isubmax）下本发明实施例形成的NMOS管和现有技术第一种方法形成的NMOS管的电场分布类似，电场占据更多的N-区域；而现有技术第二种方法形成的NMOS管电场分布更加靠近沟道，N-区域形成的电场强度也更高。因为P型离子区类似，所以本发明实施例形成的NMOS和现有技术第一种方法形成的NMOS在相同HCI条件下的碰撞电离强度也十分接近。因为本发明形成的NMOS和现有技术第一种方法形成的NMOS的有效沟长不同，所以在HCI条件下发生最强碰撞电离的位置不同；但因为电场分布接近，所以碰撞电离的强度也相近。而现有技术第二种方法形成的NMOS因为HCI条件下P型离子区（N-区域）电场分布集中且场强较大，所以这个结构的碰撞电离强度最高，HCI效应也最明显。
最后对比使用现有技术第一种方法形成的NMOS和使用现有技术第二种方法形成NMOS以及本发明实施例形成的NMOS在TCAD仿真软件中的器件电性，如表1所示。其中Ib/Id值的提取条件都是Vd=5.5V, Vg@Isubmax。现有技术第一种方法形成的5V NMOS管因为有效沟长更短，所以饱和电流最高。结合前面的掺杂分布对比，由于本发明实施例形成NMOS的有效沟长较长，因此本发明实施例形成的5V NMOS的阈值电压比现有技术第一种方法形成的5V NMOS的阈值电压更大；同时N-区域占据位置更多，所以饱和电流比不带LDD的要小。虽然牺牲了一定的电性，但是本发明的Ib/Id值最小，本发明的5V NMOS管结构对HCI效应抑制作用最好。
表1
由此可见，相比现有技术第一种方法形成的NMOS，本发明结构的器件电性稍差，但是HCI表现更优，并且节省了LDD光罩制造成本更低；相比现有技术第一种方法形成的NMOS，本发明结构的器件电性相近，而HCI表现大幅提升。因此本发明对于NMOS，尤其是电路中操作电压较高的IO类NMOS管的热载流子注入效应有非常好的抑制效果，并且不需要牺牲太多器件电性。
综上，在本发明实施例提供的改善热载流子注入的NMOS的形成方法中，形成的P型离子区可以缓冲源区到LDD的浓度梯度和漏区到LDD的浓度梯度，以改善热载流子的注入，同时，本发明的LDD区是在形成源区和漏区之后形成的，可以选择使用源区和漏区的光罩随着源区和漏区形成后形成，减少了形成LDD区的光罩，节约成本。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种改善热载流子注入的NMOS的形成方法，其特征在于，包括：
提供衬底，在所述衬底内形成P型阱区；
在所述P型阱区上形成栅极以及位于所述栅极两侧的侧墙；
以所述侧墙为掩膜，向所述栅极的两侧的P型阱区内进行N型离子注入，以分别形成源区和漏区；
以所述侧墙为掩膜，分别向所述源区和漏区下方的P型阱区进行N型离子注入，以形成LDD区；以及
以所述侧墙为掩膜，向所述源区和LDD区之间的P型阱区以及在所述漏区和LDD区之间的P型阱区进行P型离子注入，以形成P型离子区。
2.如权利要求1所述的形成方法，其特征在于，形成P型阱区的方法包括：向所述衬底内注入P型离子，注入的剂量为1e16cm-3~1e18cm-3。
3.如权利要求1所述的形成方法，其特征在于，形成所述栅极之前，还包括：在所述P型阱区上形成栅氧化层。
4.如权利要求1所述的形成方法，其特征在于，在形成栅极之后，还包括：在栅极的两侧形成ONO层。
5.如权利要求1所述的形成方法，其特征在于，向所述栅极的两侧的P型阱区进行一道或两道N型离子注入，以分别形成源区和漏区。
6.如权利要求5所述的形成方法，其特征在于，形成所述LDD区的离子的注入剂量和注入角度均小于形成所述源区和漏区的离子的注入剂量和注入角度。
7.如权利要求1所述的形成方法，其特征在于，形成所述P型离子区的离子的注入剂量和注入角度均小于形成所述源区和漏区的离子的注入剂量和注入角度。
8.如权利要求1所述的形成方法，其特征在于，形成所述P型离子区的离子的注入剂量和注入角度均大于形成所述LDD区的离子的注入剂量和注入角度。
9.如权利要求1所述的形成方法，其特征在于，所述LDD区延升至所述栅极的下方。
10.如权利要求1所述的形成方法，其特征在于，所述源区和所述漏区延升至所述侧墙的下方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210012683.7A CN114038758B (zh) | 2022-01-07 | 2022-01-07 | 改善热载流子注入的nmos的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210012683.7A CN114038758B (zh) | 2022-01-07 | 2022-01-07 | 改善热载流子注入的nmos的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114038758A true CN114038758A (zh) | 2022-02-11 |
| CN114038758B CN114038758B (zh) | 2022-04-15 |
Family
ID=80141395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210012683.7A Active CN114038758B (zh) | 2022-01-07 | 2022-01-07 | 改善热载流子注入的nmos的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114038758B (zh) |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0481559A2 (en) * | 1990-10-18 | 1992-04-22 | Koninklijke Philips Electronics N.V. | A method of fabricating a field-effect transistor |
| US5308780A (en) * | 1993-07-22 | 1994-05-03 | United Microelectronics Corporation | Surface counter-doped N-LDD for high hot carrier reliability |
| JPH06295990A (ja) * | 1993-12-27 | 1994-10-21 | Nippondenso Co Ltd | 相補形ｍｉｓトランジスタの製造方法 |
| EP0653786A2 (en) * | 1993-10-26 | 1995-05-17 | Fuji Electric Co. Ltd. | Method of manufacturing a semiconductor apparatus |
| GB0026736D0 (en) * | 1999-11-12 | 2000-12-20 | Lucent Technologies Inc | Halo structure for use in reduced feature size transistor |
| US6207995B1 (en) * | 1999-02-23 | 2001-03-27 | Advanced Micro Devices, Inc. | High K integration of gate dielectric with integrated spacer formation for high speed CMOS |
| US20070034944A1 (en) * | 2005-08-12 | 2007-02-15 | Shuming Xu | Power LDMOS transistor |
| CN101281870A (zh) * | 2007-04-03 | 2008-10-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| US20110108917A1 (en) * | 2009-11-09 | 2011-05-12 | Fujitsu Semiconductor Limited | Semiconductor device with high voltage transistor |
| CN102184958A (zh) * | 2011-04-22 | 2011-09-14 | 上海宏力半导体制造有限公司 | 垂直双扩散mos管及其制造方法 |
| CN102623341A (zh) * | 2011-01-28 | 2012-08-01 | 中芯国际集成电路制造(上海)有限公司 | 一种mos晶体管的制造方法 |
| CN104078359A (zh) * | 2013-03-28 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及其形成方法 |
| CN104681437A (zh) * | 2013-11-26 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 具有应变沟道的半导体器件及其制备方法 |
| CN104810291A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
| US20150372151A1 (en) * | 2007-02-01 | 2015-12-24 | Renesas Electronics Corporation | Semiconductor storage device and manufacturing method thereof |
| CN106328504A (zh) * | 2015-06-30 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113178419A (zh) * | 2021-06-30 | 2021-07-27 | 广州粤芯半导体技术有限公司 | 降低cmos器件漏电的方法 |
-
2022
- 2022-01-07 CN CN202210012683.7A patent/CN114038758B/zh active Active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0481559A2 (en) * | 1990-10-18 | 1992-04-22 | Koninklijke Philips Electronics N.V. | A method of fabricating a field-effect transistor |
| US5308780A (en) * | 1993-07-22 | 1994-05-03 | United Microelectronics Corporation | Surface counter-doped N-LDD for high hot carrier reliability |
| EP0653786A2 (en) * | 1993-10-26 | 1995-05-17 | Fuji Electric Co. Ltd. | Method of manufacturing a semiconductor apparatus |
| JPH06295990A (ja) * | 1993-12-27 | 1994-10-21 | Nippondenso Co Ltd | 相補形ｍｉｓトランジスタの製造方法 |
| US6207995B1 (en) * | 1999-02-23 | 2001-03-27 | Advanced Micro Devices, Inc. | High K integration of gate dielectric with integrated spacer formation for high speed CMOS |
| GB0026736D0 (en) * | 1999-11-12 | 2000-12-20 | Lucent Technologies Inc | Halo structure for use in reduced feature size transistor |
| US20070034944A1 (en) * | 2005-08-12 | 2007-02-15 | Shuming Xu | Power LDMOS transistor |
| US20150372151A1 (en) * | 2007-02-01 | 2015-12-24 | Renesas Electronics Corporation | Semiconductor storage device and manufacturing method thereof |
| CN101281870A (zh) * | 2007-04-03 | 2008-10-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| US20110108917A1 (en) * | 2009-11-09 | 2011-05-12 | Fujitsu Semiconductor Limited | Semiconductor device with high voltage transistor |
| CN102623341A (zh) * | 2011-01-28 | 2012-08-01 | 中芯国际集成电路制造(上海)有限公司 | 一种mos晶体管的制造方法 |
| CN102184958A (zh) * | 2011-04-22 | 2011-09-14 | 上海宏力半导体制造有限公司 | 垂直双扩散mos管及其制造方法 |
| CN104078359A (zh) * | 2013-03-28 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及其形成方法 |
| CN104681437A (zh) * | 2013-11-26 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 具有应变沟道的半导体器件及其制备方法 |
| CN104810291A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
| CN106328504A (zh) * | 2015-06-30 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113178419A (zh) * | 2021-06-30 | 2021-07-27 | 广州粤芯半导体技术有限公司 | 降低cmos器件漏电的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114038758B (zh) | 2022-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950001157B1 (ko) | 반도체장치의 제조방법 | |
| US20110291201A1 (en) | Multi-strained source/drain structures | |
| US9263585B2 (en) | Methods of forming enhanced mobility channel regions on 3D semiconductor devices, and devices comprising same | |
| US20120168860A1 (en) | Transistor and method for forming the same | |
| US20210336014A1 (en) | Semiconductor device and method for manufacturing same | |
| JPH0254537A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US10269972B2 (en) | Fin-FET devices and fabrication methods thereof | |
| CN114038758B (zh) | 改善热载流子注入的nmos的形成方法 | |
| KR20070013032A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| CN111129156A (zh) | Nmos器件的制作方法及以其制作的半导体器件 | |
| CN111463284A (zh) | N型fet及其制造方法 | |
| CN111463286B (zh) | N管io组件及其制造方法 | |
| CN104425271A (zh) | Mos晶体管及其形成方法 | |
| KR100772115B1 (ko) | 모스펫 소자의 제조방법 | |
| US20220028855A1 (en) | Semiconductor structure and fabrication method thereof | |
| KR100873816B1 (ko) | 트랜지스터 제조 방법 | |
| CN114792629A (zh) | 半导体结构的形成方法 | |
| KR101025923B1 (ko) | 셀프 얼라인드 매몰 ｌｄｄ 확장형 고전압 트랜지스터 및그 제조 방법 | |
| KR100561977B1 (ko) | 반도체 소자 제조 방법 | |
| KR100973091B1 (ko) | Ｍｏｓ 트랜지스터 제조 방법 | |
| KR100520170B1 (ko) | 기생 프로그램 방지를 위한 반도체 장치의 제조 방법 | |
| CN115985779A (zh) | 一种改善器件hci效应的方法 | |
| KR100943133B1 (ko) | 반도체 소자의 트랜지스터 및 그 형성 방법 | |
| KR100600253B1 (ko) | 반도체 소자 제조 방법 | |
| KR100572212B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: No. 28, Fenghuang 5th Road, Zhongxin knowledge city, Huangpu District, Guangzhou, Guangdong 510000 Patentee after: Yuexin Semiconductor Technology Co.,Ltd. Address before: No. 28, Fenghuang 5th Road, Zhongxin knowledge city, Huangpu District, Guangzhou, Guangdong 510000 Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |