JP2703720B2 - 高周波ｃ−ｖ特性測定方法及び測定装置 - Google Patents
高周波ｃ−ｖ特性測定方法及び測定装置Info
- Publication number
- JP2703720B2 JP2703720B2 JP5348054A JP34805493A JP2703720B2 JP 2703720 B2 JP2703720 B2 JP 2703720B2 JP 5348054 A JP5348054 A JP 5348054A JP 34805493 A JP34805493 A JP 34805493A JP 2703720 B2 JP2703720 B2 JP 2703720B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- wavelength
- mis
- semiconductor device
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＭＩＳ（Metal Insula
tor Semiconductor ）型半導体装置のＭＩＳ容量−ゲー
ト電圧特性（以下「高周波Ｃ−Ｖ特性」という）測定技
術、詳しくは、ＭＩＳ型半導体装置の高周波Ｃ−Ｖ特性
を精度良く、かつ効率的に測定することができる高周波
Ｃ−Ｖ特性測定技術に関する。
tor Semiconductor ）型半導体装置のＭＩＳ容量−ゲー
ト電圧特性（以下「高周波Ｃ−Ｖ特性」という）測定技
術、詳しくは、ＭＩＳ型半導体装置の高周波Ｃ−Ｖ特性
を精度良く、かつ効率的に測定することができる高周波
Ｃ−Ｖ特性測定技術に関する。
【０００２】
【従来技術】半導体ウェーハに形成されたＭＩＳ型半導
体装置の諸物性値、例えば、Ｎｓｕｂ（半導体基板のキ
ャリア濃度）、Ｖｆｂ（フラットバンド電圧、半導体基
板表面のエネルギーバンドの形が平坦になるのに必要な
電圧）、Ｖｔｈ（しきい値電圧）、Ｑｓｓ（絶縁膜と半
導体との界面の電荷密度）を求めるにあたり、ゲート絶
縁膜部分の容量（絶縁膜容量）と半導体基板表面の空乏
層容量との直列容量（以下「ＭＩＳ容量」という）とゲ
ート電圧との特性、つまり高周波Ｃ−Ｖ特性を求めるこ
とが行われている。
体装置の諸物性値、例えば、Ｎｓｕｂ（半導体基板のキ
ャリア濃度）、Ｖｆｂ（フラットバンド電圧、半導体基
板表面のエネルギーバンドの形が平坦になるのに必要な
電圧）、Ｖｔｈ（しきい値電圧）、Ｑｓｓ（絶縁膜と半
導体との界面の電荷密度）を求めるにあたり、ゲート絶
縁膜部分の容量（絶縁膜容量）と半導体基板表面の空乏
層容量との直列容量（以下「ＭＩＳ容量」という）とゲ
ート電圧との特性、つまり高周波Ｃ−Ｖ特性を求めるこ
とが行われている。
【０００３】この高周波Ｃ−Ｖ特性の測定では、ＭＩＳ
型半導体装置（例えば、ＭＩＳキャパシタ）のゲート電
極に電圧を印加し、その印加電圧の掃引方向を蓄積状態
から反転状態にした時、または反転状態から蓄積状態に
した時のＭＩＳ容量の電圧応答を測定している。
型半導体装置（例えば、ＭＩＳキャパシタ）のゲート電
極に電圧を印加し、その印加電圧の掃引方向を蓄積状態
から反転状態にした時、または反転状態から蓄積状態に
した時のＭＩＳ容量の電圧応答を測定している。
【０００４】ところで、ＭＩＳ型半導体装置の１つであ
るＭＯＳ（Metal Oxide Semiconductor ）型半導体装置
を白熱電球や蛍光灯等の通常光源に晒した状態でＭＯＳ
容量の電圧応答を測定すると、正確な測定をすることが
できなくなってしまうことが確認された。図６に、蛍光
灯の光をＭＯＳキャパシタの表面に照射して測定した高
周波Ｃ−Ｖ特性の実測曲線を実線で、理論計算により求
めた高周波Ｃ−Ｖ特性曲線（以下、「理論曲線」とい
い、詳しくは、ＴＨＥ ＢＥＬＬ ＳＹＳＴＥＭＴＥＣ
ＨＮＩＣＡＬ ＪＯＵＲＮＡＬ，Ｓｅｐ．１９６６，ｐ
ｐ１０９７ー１１２２参照）を破線で示す。実線で示す
高周波Ｃ−Ｖ特性曲線の反転層領域をみると、本来容量
が一定であるべき平衡状態部分のＭＯＳ容量がどんどん
増加しており、破線で示す理論曲線とは大きく相違して
いることが判る。これは、蛍光灯の光エネルギーによっ
て、半導体基板の表面において少数キャリアが過剰に発
生することに起因している。したがって、正確なＭＯＳ
容量の測定をすることができない。この少数キャリアの
過剰発生の問題は、ゲート絶縁膜の種類や厚さに起因す
るものでなく、半導体特有の問題であり、ＭＯＳ型半導
体装置に限られず、同一方法によって高周波Ｃ−Ｖ特性
を測定するＭＩＳ型半導体装置一般に生じるものであ
る。
るＭＯＳ（Metal Oxide Semiconductor ）型半導体装置
を白熱電球や蛍光灯等の通常光源に晒した状態でＭＯＳ
容量の電圧応答を測定すると、正確な測定をすることが
できなくなってしまうことが確認された。図６に、蛍光
灯の光をＭＯＳキャパシタの表面に照射して測定した高
周波Ｃ−Ｖ特性の実測曲線を実線で、理論計算により求
めた高周波Ｃ−Ｖ特性曲線（以下、「理論曲線」とい
い、詳しくは、ＴＨＥ ＢＥＬＬ ＳＹＳＴＥＭＴＥＣ
ＨＮＩＣＡＬ ＪＯＵＲＮＡＬ，Ｓｅｐ．１９６６，ｐ
ｐ１０９７ー１１２２参照）を破線で示す。実線で示す
高周波Ｃ−Ｖ特性曲線の反転層領域をみると、本来容量
が一定であるべき平衡状態部分のＭＯＳ容量がどんどん
増加しており、破線で示す理論曲線とは大きく相違して
いることが判る。これは、蛍光灯の光エネルギーによっ
て、半導体基板の表面において少数キャリアが過剰に発
生することに起因している。したがって、正確なＭＯＳ
容量の測定をすることができない。この少数キャリアの
過剰発生の問題は、ゲート絶縁膜の種類や厚さに起因す
るものでなく、半導体特有の問題であり、ＭＯＳ型半導
体装置に限られず、同一方法によって高周波Ｃ−Ｖ特性
を測定するＭＩＳ型半導体装置一般に生じるものであ
る。
【０００５】そのため、従来、高周波Ｃ−Ｖ特性の測定
にあたっては、遮光シールドボックスを用い、この遮光
シールドボックス内で半導体装置の高周波Ｃ−Ｖ特性の
測定を行っていた。
にあたっては、遮光シールドボックスを用い、この遮光
シールドボックス内で半導体装置の高周波Ｃ−Ｖ特性の
測定を行っていた。
【０００６】
【発明が解決しようとする課題】しかし、遮光シールド
ボックス内で高周波Ｃ−Ｖ特性を測定する場合以下のよ
うな問題点があった。
ボックス内で高周波Ｃ−Ｖ特性を測定する場合以下のよ
うな問題点があった。
【０００７】図７には、遮光シールドボックスを用いた
高周波Ｃ−Ｖ特性測定方法により、ＭＯＳキャパシタを
被測定試料として測定した場合の高周波Ｃ−Ｖ特性の実
測曲線を実線で、理論曲線を破線で示す。この実測曲線
によると、高周波Ｃ−Ｖ特性曲線の反転層領域では、本
来容量が一定であるべき平衡状態部分のＭＯＳ容量が徐
々に小さくなってしまい、理論曲線とは大きく相違して
いる。これは、少数キャリアの発生が印加電圧の掃引速
度に追従せず、空乏層幅が印加電圧に対応して拡がって
いくので、平衡状態に到達することができないためであ
る。そのため、正確なＭＯＳ容量を測定することができ
なかった。この少数キャリアの発生が印加電圧の掃引速
度に追従しないという点については、ＭＯＳ型半導体装
置以外の他のＭＩＳ型半導体装置の場合にも同様であ
る。
高周波Ｃ−Ｖ特性測定方法により、ＭＯＳキャパシタを
被測定試料として測定した場合の高周波Ｃ−Ｖ特性の実
測曲線を実線で、理論曲線を破線で示す。この実測曲線
によると、高周波Ｃ−Ｖ特性曲線の反転層領域では、本
来容量が一定であるべき平衡状態部分のＭＯＳ容量が徐
々に小さくなってしまい、理論曲線とは大きく相違して
いる。これは、少数キャリアの発生が印加電圧の掃引速
度に追従せず、空乏層幅が印加電圧に対応して拡がって
いくので、平衡状態に到達することができないためであ
る。そのため、正確なＭＯＳ容量を測定することができ
なかった。この少数キャリアの発生が印加電圧の掃引速
度に追従しないという点については、ＭＯＳ型半導体装
置以外の他のＭＩＳ型半導体装置の場合にも同様であ
る。
【０００８】この高周波Ｃ−Ｖ特性測定方法による欠点
は以下の理由によって生じるものと考えられる。つま
り、半導体基板がＰ型シリコンであり、ゲート電圧の掃
引方向が蓄積状態から反転状態に移行する場合を考えれ
ば、まず、多数キャリアはゲート電極に印加した負電圧
の大きさに応じた電界によって半導体基板表面に引き寄
せられる。この時の状態を蓄積状態といい、ＭＩＳ容量
は絶縁膜の容量のみとなって最大値を示す。次にゲート
印加電圧を高くすると、多数キャリアは次第に排斥さ
れ、キャリアの存在しない領域、すなわち空乏層が形成
される。この時の状態を空乏状態といい、ＭＩＳ容量は
絶縁膜容量と半導体基板表面の空乏層容量とを直列に接
続した容量となる。このＭＩＳ容量は、空乏層の拡がり
に対応しており、空乏層の拡がりが大きくなると小さく
なり、さらにゲート電極に印加した正電圧を高くする
と、ついには、少数キャリアが誘起されて半導体基板表
面に反転した層が形成される。この時の状態を反転状態
という。この少数キャリアを半導体基板の表面に誘起さ
せるためのエネルギーは少なくともバンドギャップエネ
ルギーに相当する量が必要となるが、光を遮光した場
合、ゲート印加電圧によるエネルギーは小さく、少数キ
ャリアを誘起させることができない。したがって、ゲー
ト電圧印加時間内に反転層が形成されず、平衡状態に達
することができない。
は以下の理由によって生じるものと考えられる。つま
り、半導体基板がＰ型シリコンであり、ゲート電圧の掃
引方向が蓄積状態から反転状態に移行する場合を考えれ
ば、まず、多数キャリアはゲート電極に印加した負電圧
の大きさに応じた電界によって半導体基板表面に引き寄
せられる。この時の状態を蓄積状態といい、ＭＩＳ容量
は絶縁膜の容量のみとなって最大値を示す。次にゲート
印加電圧を高くすると、多数キャリアは次第に排斥さ
れ、キャリアの存在しない領域、すなわち空乏層が形成
される。この時の状態を空乏状態といい、ＭＩＳ容量は
絶縁膜容量と半導体基板表面の空乏層容量とを直列に接
続した容量となる。このＭＩＳ容量は、空乏層の拡がり
に対応しており、空乏層の拡がりが大きくなると小さく
なり、さらにゲート電極に印加した正電圧を高くする
と、ついには、少数キャリアが誘起されて半導体基板表
面に反転した層が形成される。この時の状態を反転状態
という。この少数キャリアを半導体基板の表面に誘起さ
せるためのエネルギーは少なくともバンドギャップエネ
ルギーに相当する量が必要となるが、光を遮光した場
合、ゲート印加電圧によるエネルギーは小さく、少数キ
ャリアを誘起させることができない。したがって、ゲー
ト電圧印加時間内に反転層が形成されず、平衡状態に達
することができない。
【０００９】なお、少数キャリアを半導体基板の表面に
誘起させるだけのエネルギーを得るために、ゲート電圧
の掃引速度を低下させることも考えられるが、その場合
には、平衡状態に達するまでに必要な測定時間が、例え
ば、長いもので１測定ポイント当たり１時間程度を必要
となり、測定効率が極めて低くなってしまう。
誘起させるだけのエネルギーを得るために、ゲート電圧
の掃引速度を低下させることも考えられるが、その場合
には、平衡状態に達するまでに必要な測定時間が、例え
ば、長いもので１測定ポイント当たり１時間程度を必要
となり、測定効率が極めて低くなってしまう。
【００１０】以上、光を遮光した場合や白熱電球等の光
を照射した場合、反転領域の容量値が理論曲線と大きく
相違するため、共に正確なＭＩＳ容量を求めることが不
可能である。したがって、いずれの測定技術を用いて
も、ＭＩＳ型半導体装置の正確なキャリア濃度等の諸物
性値を求めることが困難であった。
を照射した場合、反転領域の容量値が理論曲線と大きく
相違するため、共に正確なＭＩＳ容量を求めることが不
可能である。したがって、いずれの測定技術を用いて
も、ＭＩＳ型半導体装置の正確なキャリア濃度等の諸物
性値を求めることが困難であった。
【００１１】本発明はこのような問題点に鑑みなされた
ものであり、半導体基板内部において少数キャリアの発
生を促進させ、半導体基板表面に反転層をすばやく形成
して平衡状態にすると共に、その平衡状態を安定的に維
持して、ゲート印加電圧に対するＭＩＳ容量の測定を高
精度で行い得る高周波Ｃ−Ｖ特性測定方法及び高周波Ｃ
−Ｖ特性測定装置を提供することを目的とする。
ものであり、半導体基板内部において少数キャリアの発
生を促進させ、半導体基板表面に反転層をすばやく形成
して平衡状態にすると共に、その平衡状態を安定的に維
持して、ゲート印加電圧に対するＭＩＳ容量の測定を高
精度で行い得る高周波Ｃ−Ｖ特性測定方法及び高周波Ｃ
−Ｖ特性測定装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】請求項１に係る発明は、
ＭＩＳ型半導体装置のゲート電極に印加する電圧を変化
させてＭＩＳ容量を測定する高周波Ｃ−Ｖ特性測定方法
において、ＭＩＳ型半導体装置表面における過剰なキャ
リアの発生を防止できる範囲の波長の光をＭＩＳ型半導
体装置の表面へ照射してＭＩＳ容量を測定することを特
徴とする。
ＭＩＳ型半導体装置のゲート電極に印加する電圧を変化
させてＭＩＳ容量を測定する高周波Ｃ−Ｖ特性測定方法
において、ＭＩＳ型半導体装置表面における過剰なキャ
リアの発生を防止できる範囲の波長の光をＭＩＳ型半導
体装置の表面へ照射してＭＩＳ容量を測定することを特
徴とする。
【００１３】請求項２に係る発明は、ＭＩＳ型シリコン
半導体装置のゲート電極に印加する電圧を変化させてＭ
ＩＳ容量を測定する高周波Ｃ−Ｖ特性測定方法におい
て、５００ｎｍ以上の波長の光で、７００ｎｍ以下の波
長の光を含む光を、ＭＩＳ型シリコン半導体装置の表面
へ照射してＭＩＳ容量を測定することを特徴とする。
半導体装置のゲート電極に印加する電圧を変化させてＭ
ＩＳ容量を測定する高周波Ｃ−Ｖ特性測定方法におい
て、５００ｎｍ以上の波長の光で、７００ｎｍ以下の波
長の光を含む光を、ＭＩＳ型シリコン半導体装置の表面
へ照射してＭＩＳ容量を測定することを特徴とする。
【００１４】請求項３に係る発明は、遮光シールドボッ
クス内に設置したＭＩＳ型シリコン半導体装置のゲート
電極に印加する電圧を変化させてＭＩＳ容量を測定する
高周波Ｃ−Ｖ特性測定装置において、遮光シールドボッ
クス内に、５００ｎｍ以上の波長の光で、７００ｎｍ以
下の波長の光を含む光をＭＩＳ型シリコン半導体装置の
表面に対して照射する光照射手段を備えたことを特徴と
する。
クス内に設置したＭＩＳ型シリコン半導体装置のゲート
電極に印加する電圧を変化させてＭＩＳ容量を測定する
高周波Ｃ−Ｖ特性測定装置において、遮光シールドボッ
クス内に、５００ｎｍ以上の波長の光で、７００ｎｍ以
下の波長の光を含む光をＭＩＳ型シリコン半導体装置の
表面に対して照射する光照射手段を備えたことを特徴と
する。
【００１５】請求項４に係る発明は、請求項３記載の発
明において、光照射手段は、５００ｎｍ〜７００ｎｍの
範囲内の波長の光を発する光源、または、通常光源と５
００ｎｍ〜７００ｎｍの範囲の波長の光を透過させる波
長選択フィルタとから構成されている光源、を用いるこ
とを特徴とする。
明において、光照射手段は、５００ｎｍ〜７００ｎｍの
範囲内の波長の光を発する光源、または、通常光源と５
００ｎｍ〜７００ｎｍの範囲の波長の光を透過させる波
長選択フィルタとから構成されている光源、を用いるこ
とを特徴とする。
【００１６】以上の請求項２〜４において、ＭＩＳ型シ
リコン半導体装置の表面へ照射する光を５００ｎｍ以上
の波長の光で、７００ｎｍ以下の波長の光を含む光に限
定したのは、波長が５００ｎｍより短い光の場合、シリ
コン半導体材料の吸収係数が大きく、少数キャリアはＭ
ＩＳ型シリコン半導体基板の表面のみに過剰に発生す
る。一方、シリコン半導体のエネルギーギャップは、Ｅ
ｇ＝１．１２ｅＶなので、波長が１１００ｎｍを越える
光の場合、吸収されず、少数キャリアはほとんど発生せ
ず、実験結果より、７００ｎｍ以下の波長で十分効果が
あったためである。
リコン半導体装置の表面へ照射する光を５００ｎｍ以上
の波長の光で、７００ｎｍ以下の波長の光を含む光に限
定したのは、波長が５００ｎｍより短い光の場合、シリ
コン半導体材料の吸収係数が大きく、少数キャリアはＭ
ＩＳ型シリコン半導体基板の表面のみに過剰に発生す
る。一方、シリコン半導体のエネルギーギャップは、Ｅ
ｇ＝１．１２ｅＶなので、波長が１１００ｎｍを越える
光の場合、吸収されず、少数キャリアはほとんど発生せ
ず、実験結果より、７００ｎｍ以下の波長で十分効果が
あったためである。
【００１７】
【作用】請求項１記載の発明によれば、ＭＩＳ型半導体
装置表面における過剰なキャリアの発生を防止できる範
囲の波長の光をＭＩＳ型半導体装置の表面へ照射するの
で、光のエネルギーは半導体基板のある程度の深さにま
で注入され、内部の正孔−電子対ひいては内部少数キャ
リアの発生が促進される。この内部少数キャリアが発生
した状態でゲート電極に印加する電圧を変化させると、
少数キャリアはゲート電圧による電界に引きつけられ
て、半導体基板表面へ容易に移動する。したがって、ゲ
ート電圧の速い掃引速度に少数キャリアの発生、移動が
追従することができるので、高周波Ｃ−Ｖ特性の測定に
かける時間を短縮することができる。加えて、半導体基
板の表面における過剰キャリアの発生が防止され、過剰
な少数キャリアの発生による不都合も回避できる。この
結果、ＭＩＳ型半導体装置のＭＩＳ容量を迅速、かつ、
高い精度で測定することができる。そして、この測定結
果を用いて、諸物性値（Ｎｓｕｂ、Ｖｆｂ、Ｖｔｈ、Ｑ
ｓｓ等）を精度よく求めることができる。
装置表面における過剰なキャリアの発生を防止できる範
囲の波長の光をＭＩＳ型半導体装置の表面へ照射するの
で、光のエネルギーは半導体基板のある程度の深さにま
で注入され、内部の正孔−電子対ひいては内部少数キャ
リアの発生が促進される。この内部少数キャリアが発生
した状態でゲート電極に印加する電圧を変化させると、
少数キャリアはゲート電圧による電界に引きつけられ
て、半導体基板表面へ容易に移動する。したがって、ゲ
ート電圧の速い掃引速度に少数キャリアの発生、移動が
追従することができるので、高周波Ｃ−Ｖ特性の測定に
かける時間を短縮することができる。加えて、半導体基
板の表面における過剰キャリアの発生が防止され、過剰
な少数キャリアの発生による不都合も回避できる。この
結果、ＭＩＳ型半導体装置のＭＩＳ容量を迅速、かつ、
高い精度で測定することができる。そして、この測定結
果を用いて、諸物性値（Ｎｓｕｂ、Ｖｆｂ、Ｖｔｈ、Ｑ
ｓｓ等）を精度よく求めることができる。
【００１８】また、請求項２から４に記載の発明によれ
ば、５００ｎｍ以上の波長の光で、７００ｎｍ以下の波
長の光を含む光をＭＩＳ型シリコン半導体装置の表面へ
照射するので、ＭＩＳ型シリコン半導体のバンドギャッ
プエネルギーを越えるエネルギーが半導体基板のある程
度の深さにまで注入され、その結果、請求項１に記載の
発明と同様な作用が行われる。
ば、５００ｎｍ以上の波長の光で、７００ｎｍ以下の波
長の光を含む光をＭＩＳ型シリコン半導体装置の表面へ
照射するので、ＭＩＳ型シリコン半導体のバンドギャッ
プエネルギーを越えるエネルギーが半導体基板のある程
度の深さにまで注入され、その結果、請求項１に記載の
発明と同様な作用が行われる。
【００１９】
【実施例】図１において符号２は、被測定試料である半
導体ウェーハを示し、この半導体ウェーハ２には、ＭＩ
Ｓ型半導体装置として、ＭＯＳキャパシタが形成されて
いる。このＭＯＳキャパシタは、図２に示すように、例
えばＰ型半導体基板１１上に酸化膜１２を形成し、この
酸化膜１２上の一部にポリシリコンやアルミニウム等か
らなるゲート電極１３を形成した構造になっている。
導体ウェーハを示し、この半導体ウェーハ２には、ＭＩ
Ｓ型半導体装置として、ＭＯＳキャパシタが形成されて
いる。このＭＯＳキャパシタは、図２に示すように、例
えばＰ型半導体基板１１上に酸化膜１２を形成し、この
酸化膜１２上の一部にポリシリコンやアルミニウム等か
らなるゲート電極１３を形成した構造になっている。
【００２０】また、図１に示す符号１は高周波Ｃ−Ｖ特
性測定装置を示し、この高周波Ｃ−Ｖ特性測定装置１
は、自然光、白熱電球及び蛍光灯等の通常照明に用いら
れる光を遮光するための遮光シールドボックス３を有す
る。この遮光シールドボックス３は、特に限定されない
がステンレス製となっている。そして、この遮光シール
ドボックス３内には、半導体ウェーハ２を設置するウェ
ーハステージ４と、ウェーハステージ４を保持するとと
もに半導体ウェーハ２をウェーハステージ４に吸着固定
するための真空吸着装置を内蔵するウェーハステージ台
５と、特定範囲の波長の光を照射する光照射手段６が設
けられている。
性測定装置を示し、この高周波Ｃ−Ｖ特性測定装置１
は、自然光、白熱電球及び蛍光灯等の通常照明に用いら
れる光を遮光するための遮光シールドボックス３を有す
る。この遮光シールドボックス３は、特に限定されない
がステンレス製となっている。そして、この遮光シール
ドボックス３内には、半導体ウェーハ２を設置するウェ
ーハステージ４と、ウェーハステージ４を保持するとと
もに半導体ウェーハ２をウェーハステージ４に吸着固定
するための真空吸着装置を内蔵するウェーハステージ台
５と、特定範囲の波長の光を照射する光照射手段６が設
けられている。
【００２１】ここで、この光照射手段６は、図３に示す
ように、５００ｎｍ〜１１００ｎｍの波長の光（より好
ましくは５００ｎｍ〜７００ｎｍの波長の光、すなわち
黄色光）を発するような光源により構成され、半導体ウ
ェーハ２の表面を均一に照射するように遮光シールドボ
ックス３の天井に取り付けられている。この光照射手段
６は高周波Ｃ−Ｖ特性の測定時に図示しない制御装置に
よって自動的に照射するよう制御されるが、手動により
照射を開始するようにしても良い。また、１図の二点鎖
線で示すように、Ｃ−Ｖメータ７のプローブをゲート電
極に取り付ける際に確認するための顕微鏡８の顕微鏡ラ
ンプ９として５００ｎｍ〜７００ｎｍの波長の光を発光
する光源を用い、この顕微鏡ランプ９の光をＭＯＳ型半
導体装置の表面に照射するようにしても良い。更に、光
照射手段６または顕微鏡ランプ９を、白熱電球からなる
光源と図４に示すような少なくとも５００ｎｍ未満の波
長の光を遮光して、波長が６００ｎｍ以上の光の光線透
過率が少なくとも６０％以上の波長選択フィルタとから
なる光源で構成し、この白色電球の光を波長選択フィル
タを介して半導体ウェーハ２の表面に照射するようにし
ても良い。
ように、５００ｎｍ〜１１００ｎｍの波長の光（より好
ましくは５００ｎｍ〜７００ｎｍの波長の光、すなわち
黄色光）を発するような光源により構成され、半導体ウ
ェーハ２の表面を均一に照射するように遮光シールドボ
ックス３の天井に取り付けられている。この光照射手段
６は高周波Ｃ−Ｖ特性の測定時に図示しない制御装置に
よって自動的に照射するよう制御されるが、手動により
照射を開始するようにしても良い。また、１図の二点鎖
線で示すように、Ｃ−Ｖメータ７のプローブをゲート電
極に取り付ける際に確認するための顕微鏡８の顕微鏡ラ
ンプ９として５００ｎｍ〜７００ｎｍの波長の光を発光
する光源を用い、この顕微鏡ランプ９の光をＭＯＳ型半
導体装置の表面に照射するようにしても良い。更に、光
照射手段６または顕微鏡ランプ９を、白熱電球からなる
光源と図４に示すような少なくとも５００ｎｍ未満の波
長の光を遮光して、波長が６００ｎｍ以上の光の光線透
過率が少なくとも６０％以上の波長選択フィルタとから
なる光源で構成し、この白色電球の光を波長選択フィル
タを介して半導体ウェーハ２の表面に照射するようにし
ても良い。
【００２２】また、高周波Ｃ−Ｖ特性測定装置１は、半
導体ウェーハ２のゲート電極１３と半導体基板１１の底
部との間のＭＯＳ容量を測定するＣ−Ｖメータ７を備
え、このＣ−Ｖメータ７の本体は、シールドボックス２
の外部に設置されており、このＣ−Ｖメータ７の測定プ
ローブは遮光シールドボックス３内に配線され、その測
定プローブの先端の触針の一方はゲート電極１３に、も
う一方はＭＯＳ型半導体装置の裏面にそれぞれ接続され
る。このＣ−Ｖメータ７は、測定信号として、例えば周
波数が１ＭＨｚで掃引幅３Ｖのパルス電圧をゲート電極
１３に印加し、ＭＯＳ容量の両端に生じるベクトル電圧
とＭＯＳ容量を流れるベクトル電流とをピックアップす
ることにより、ＭＯＳ容量を測定するように構成されて
いる。
導体ウェーハ２のゲート電極１３と半導体基板１１の底
部との間のＭＯＳ容量を測定するＣ−Ｖメータ７を備
え、このＣ−Ｖメータ７の本体は、シールドボックス２
の外部に設置されており、このＣ−Ｖメータ７の測定プ
ローブは遮光シールドボックス３内に配線され、その測
定プローブの先端の触針の一方はゲート電極１３に、も
う一方はＭＯＳ型半導体装置の裏面にそれぞれ接続され
る。このＣ−Ｖメータ７は、測定信号として、例えば周
波数が１ＭＨｚで掃引幅３Ｖのパルス電圧をゲート電極
１３に印加し、ＭＯＳ容量の両端に生じるベクトル電圧
とＭＯＳ容量を流れるベクトル電流とをピックアップす
ることにより、ＭＯＳ容量を測定するように構成されて
いる。
【００２３】以上の構成による高周波Ｃ−Ｖ特性の測定
方法は、以下の手順で行う。まず、ウェーハステージ４
に半導体ウェーハ２を設置し、Ｃ−Ｖメータ７の触針を
ゲート電極１３及びＭＯＳ型半導体装置の裏面にそれぞ
れ接続する。次に、光照射手段６を点灯させ、Ｃ−Ｖメ
ータ７から所定のパルス電圧を出力して、そのときのベ
クトル電圧及びベクトル電流を測定する。これにより、
ＭＯＳ容量を測定することができる。
方法は、以下の手順で行う。まず、ウェーハステージ４
に半導体ウェーハ２を設置し、Ｃ−Ｖメータ７の触針を
ゲート電極１３及びＭＯＳ型半導体装置の裏面にそれぞ
れ接続する。次に、光照射手段６を点灯させ、Ｃ−Ｖメ
ータ７から所定のパルス電圧を出力して、そのときのベ
クトル電圧及びベクトル電流を測定する。これにより、
ＭＯＳ容量を測定することができる。
【００２４】次に、以上の構成の高周波Ｃ−Ｖ特性測定
装置によってＭＯＳキャパシタを測定した結果について
図５を用いて説明する。同図において破線で示す曲線は
理論曲線を示し、実線で示す曲線は、印加電圧の掃引方
向を蓄積状態から反転状態とし、さらに引き続き反転状
態から蓄積状態へと反復させて測定した高周波Ｃ−Ｖ特
性の実測曲線である。この測定結果によると、実際に測
定して得た高周波Ｃ−Ｖ特性曲線は理論曲線の形状に一
致しており、高い精度の高周波Ｃ−Ｖ特性測定が行われ
ていることが判る。特に、従来技術では正確に測定を行
うことが困難であった反転層領域における高周波Ｃ−Ｖ
特性曲線は、理論曲線とほぼ一致しており、照射した光
により半導体基板１１の表面における反転層形成のため
に適量に発生した少数キャリアが、ゲート印加電圧の掃
引速度に追従し、しかも、半導体基板１１の表面におけ
る過剰少数キャリアの発生が防止されて反転層の平衡状
態が維持されていることが判る。なお、酸化膜の厚さを
変えた場合でも、同様な測定結果が得られることは勿論
である。過剰キャリアの発生は、酸化膜の厚さには無関
係であり、半導体固有の問題だからである。
装置によってＭＯＳキャパシタを測定した結果について
図５を用いて説明する。同図において破線で示す曲線は
理論曲線を示し、実線で示す曲線は、印加電圧の掃引方
向を蓄積状態から反転状態とし、さらに引き続き反転状
態から蓄積状態へと反復させて測定した高周波Ｃ−Ｖ特
性の実測曲線である。この測定結果によると、実際に測
定して得た高周波Ｃ−Ｖ特性曲線は理論曲線の形状に一
致しており、高い精度の高周波Ｃ−Ｖ特性測定が行われ
ていることが判る。特に、従来技術では正確に測定を行
うことが困難であった反転層領域における高周波Ｃ−Ｖ
特性曲線は、理論曲線とほぼ一致しており、照射した光
により半導体基板１１の表面における反転層形成のため
に適量に発生した少数キャリアが、ゲート印加電圧の掃
引速度に追従し、しかも、半導体基板１１の表面におけ
る過剰少数キャリアの発生が防止されて反転層の平衡状
態が維持されていることが判る。なお、酸化膜の厚さを
変えた場合でも、同様な測定結果が得られることは勿論
である。過剰キャリアの発生は、酸化膜の厚さには無関
係であり、半導体固有の問題だからである。
【００２５】また、空乏層領域においてゲート電圧軸に
対する測定結果と理論曲線との相互にずれが発生してい
るが、そのずれはゲート電極１３と半導体ウェーハ２の
仕事関数との差の分と酸化膜１２中の電荷量（詳しく
は、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．：ＳＯＬＤ
ＳＴＡＴＥ ＳＣＩＥＮＣＥ，Ｖｏｌ．１１４，Ｎ
ｏ．３，Ｍａｒ．１９６７，ｐｐ２６６ー２７３参照）
とに起因したものである。
対する測定結果と理論曲線との相互にずれが発生してい
るが、そのずれはゲート電極１３と半導体ウェーハ２の
仕事関数との差の分と酸化膜１２中の電荷量（詳しく
は、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．：ＳＯＬＤ
ＳＴＡＴＥ ＳＣＩＥＮＣＥ，Ｖｏｌ．１１４，Ｎ
ｏ．３，Ｍａｒ．１９６７，ｐｐ２６６ー２７３参照）
とに起因したものである。
【００２６】なお、本発明は上記実施例に限定されるも
のではなく、例えば、遮光シールドボックス３を使用せ
ずに、遮光性の高い測定室を使用し、測定室内の光源と
して５００ｎｍ〜７００ｎｍの範囲の光を用いて、その
光を半導体ウェーハ２に照射するようにしても良い。こ
の場合、光源に白色光を用い、波長選択フィルタを介し
て半導体ウェーハ２に照射しても良いのは勿論である。
のではなく、例えば、遮光シールドボックス３を使用せ
ずに、遮光性の高い測定室を使用し、測定室内の光源と
して５００ｎｍ〜７００ｎｍの範囲の光を用いて、その
光を半導体ウェーハ２に照射するようにしても良い。こ
の場合、光源に白色光を用い、波長選択フィルタを介し
て半導体ウェーハ２に照射しても良いのは勿論である。
【００２７】また、本実施例においては、高周波Ｃ−Ｖ
装置の被測定物としてＭＯＳ型半導体装置を例に挙げて
説明したが、同じような問題を有するＭＩＳ型半導体装
置、例えば、アルミナ絶縁膜を用いたＭＡＳ型半導体、
アルミナと酸化シリコンとの二層構造の絶縁膜を用いた
ＭＡＯＳ型半導体、酸化絶縁膜と窒化絶縁膜とを用いた
ＭＮＯＳ型半導体、および窒化シリコン絶縁膜を用いた
ＭＮＳ型半導体装置などに適用可能であることは勿論で
ある。その適用の場合、ＭＯＳ型半導体装置とほぼ同様
な結果が得られることは明かであり、事実、同様の結果
が得られている。なぜなら、過剰キャリアの発生問題
や、少数キャリアが印加電圧に追従しないという問題
は、半導体基板特有の問題であるからである。勿論、ゲ
ート電極についても、アルミニウム、モリブデンのよう
に高い伝導率を有する材質を使用した場合は勿論のこ
と、高濃度拡散をした多結晶シリコンのような金属に近
いものを使用した場合であっても適用可能である。
装置の被測定物としてＭＯＳ型半導体装置を例に挙げて
説明したが、同じような問題を有するＭＩＳ型半導体装
置、例えば、アルミナ絶縁膜を用いたＭＡＳ型半導体、
アルミナと酸化シリコンとの二層構造の絶縁膜を用いた
ＭＡＯＳ型半導体、酸化絶縁膜と窒化絶縁膜とを用いた
ＭＮＯＳ型半導体、および窒化シリコン絶縁膜を用いた
ＭＮＳ型半導体装置などに適用可能であることは勿論で
ある。その適用の場合、ＭＯＳ型半導体装置とほぼ同様
な結果が得られることは明かであり、事実、同様の結果
が得られている。なぜなら、過剰キャリアの発生問題
や、少数キャリアが印加電圧に追従しないという問題
は、半導体基板特有の問題であるからである。勿論、ゲ
ート電極についても、アルミニウム、モリブデンのよう
に高い伝導率を有する材質を使用した場合は勿論のこ
と、高濃度拡散をした多結晶シリコンのような金属に近
いものを使用した場合であっても適用可能である。
【００２８】また、本実施例においては、半導体基板が
シリコン半導体で、波長が５００ｎｍ〜７００ｎｍの範
囲の光を使用する場合を説明したが、ゲルマニウム半導
体の場合は１２００ｎｍ以上の波長の光を、ガリウム砒
素化合物半導体の場合は８００ｎｍ以上の波長の光を、
また、インジウム燐化合物半導体の場合は８５０ｎｍ以
上の波長の光をそれぞれ使用する。
シリコン半導体で、波長が５００ｎｍ〜７００ｎｍの範
囲の光を使用する場合を説明したが、ゲルマニウム半導
体の場合は１２００ｎｍ以上の波長の光を、ガリウム砒
素化合物半導体の場合は８００ｎｍ以上の波長の光を、
また、インジウム燐化合物半導体の場合は８５０ｎｍ以
上の波長の光をそれぞれ使用する。
【００２９】
【発明の効果】以上のように、本発明によれば、ＭＩＳ
型半導体基板内部において少数キャリアの発生を促進さ
せ、反転層をすばやく形成して平衡状態にすると共に、
その平衡状態を安定的に維持することができるので、ゲ
ート印加電圧に対するＭＩＳ容量の測定を高精度で行う
ことができ、その結果、半導体装置の諸パラメータ（Ｎ
ｓｕｂ、Ｖｔｈ、Ｖｆｂ、Ｑｓｓ等）も、より精度良く
求めることが可能となる。
型半導体基板内部において少数キャリアの発生を促進さ
せ、反転層をすばやく形成して平衡状態にすると共に、
その平衡状態を安定的に維持することができるので、ゲ
ート印加電圧に対するＭＩＳ容量の測定を高精度で行う
ことができ、その結果、半導体装置の諸パラメータ（Ｎ
ｓｕｂ、Ｖｔｈ、Ｖｆｂ、Ｑｓｓ等）も、より精度良く
求めることが可能となる。
【図１】本発明に係る高周波Ｃ−Ｖ特性測定装置の構成
を示す図である。
を示す図である。
【図２】本発明に係る高周波Ｃ−Ｖ特性測定の対象であ
るＭＯＳ型半導体装置の断面図である。
るＭＯＳ型半導体装置の断面図である。
【図３】本発明に係る高周波Ｃ−Ｖ特性の測定に用いる
光の分光エネルギー分布を示す図である。
光の分光エネルギー分布を示す図である。
【図４】５００ｎｍ未満の波長の光をカットできる波長
選択フィルタの光透過率を示す図である。
選択フィルタの光透過率を示す図である。
【図５】実施例において実測された高周波Ｃ−Ｖ特性曲
線と理論曲線とを示す図である。
線と理論曲線とを示す図である。
【図６】蛍光灯の光を照射して実測した高周波Ｃ−Ｖ特
性曲線と理論曲線とを示す図である。
性曲線と理論曲線とを示す図である。
【図７】光を遮光して実測した高周波Ｃ−Ｖ特性曲線と
理論曲線とを示す図である。
理論曲線とを示す図である。
１ 高周波Ｃ−Ｖ特性測定装置 ２ 半導体ウェーハ ３ 遮光シールドボックス ４ ウェーハステージ ５ ウェーハステージ台 ６ 光照射手段 ７ Ｃ−Ｖメータ ８ 顕微鏡 ９ 顕微鏡ランプ １１ 半導体基板 １２ 酸化膜 １３ ゲート電極
Claims (4)
- 【請求項１】 ＭＩＳ型半導体装置のゲート電極に印加
する電圧を変化させてＭＩＳ容量を測定する高周波Ｃ−
Ｖ特性測定方法において、ＭＩＳ型半導体装置の基板表
面における過剰なキャリアの発生を防止できる範囲の波
長の光をＭＩＳ型半導体装置の表面へ照射して前記ＭＩ
Ｓ容量を測定することを特徴とする高周波Ｃ−Ｖ特性測
定方法。 - 【請求項２】 ＭＩＳ型シリコン半導体装置のゲート電
極に印加する電圧を変化させてＭＩＳ容量を測定する高
周波Ｃ−Ｖ特性測定方法において、５００ｎｍ以上の波
長の光で、７００ｎｍ以下の波長の光を含む光を、ＭＩ
Ｓ型シリコン半導体装置の表面へ照射して前記ＭＩＳ容
量を測定することを特徴とする高周波Ｃ−Ｖ特性測定方
法。 - 【請求項３】 遮光シールドボックス内に設置したＭＩ
Ｓ型シリコン半導体装置のゲート電極に印加する電圧を
変化させてＭＩＳ容量を測定する高周波Ｃ−Ｖ特性測定
装置において、遮光シールドボックス内に、５００ｎｍ
以上の波長の光で、７００ｎｍ以下の波長の光を含む光
を前記ＭＩＳ型シリコン半導体装置の表面に対して照射
する光照射手段を備えたことを特徴とする高周波Ｃ−Ｖ
特性測定装置。 - 【請求項４】 前記光照射手段は、５００ｎｍ〜７００
ｎｍの範囲内の波長の光を発する光源、または、通常光
源と５００ｎｍ〜７００ｎｍの範囲の波長の光を透過さ
せる波長選択フィルタとから構成されている光源、を用
いることを特徴とする請求項３記載の高周波Ｃ−Ｖ特性
測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348054A JP2703720B2 (ja) | 1992-12-24 | 1993-12-24 | 高周波ｃ−ｖ特性測定方法及び測定装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35758692 | 1992-12-24 | ||
| JP4-357586 | 1992-12-24 | ||
| JP5348054A JP2703720B2 (ja) | 1992-12-24 | 1993-12-24 | 高周波ｃ−ｖ特性測定方法及び測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244260A JPH06244260A (ja) | 1994-09-02 |
| JP2703720B2 true JP2703720B2 (ja) | 1998-01-26 |
Family
ID=26578667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5348054A Expired - Lifetime JP2703720B2 (ja) | 1992-12-24 | 1993-12-24 | 高周波ｃ−ｖ特性測定方法及び測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2703720B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6972582B2 (en) * | 2003-02-10 | 2005-12-06 | Solid State Measurements, Inc. | Apparatus and method for measuring semiconductor wafer electrical properties |
-
1993
- 1993-12-24 JP JP5348054A patent/JP2703720B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244260A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Anderson et al. | Evidence for surface asperity mechanism of conductivity in oxide grown on polycrystalline silicon | |
| US6734696B2 (en) | Non-contact hysteresis measurements of insulating films | |
| US7103484B1 (en) | Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films | |
| US7504838B1 (en) | Methods of determining characteristics of doped regions on device wafers, and system for accomplishing same | |
| US7397254B1 (en) | Methods for imperfect insulating film electrical thickness/capacitance measurement | |
| Lenahan et al. | The nature of the dominant deep trap in amorphous silicon nitride films: Evidence for a negative correlation energy | |
| Krick et al. | Stable photoinduced paramagnetic defects in hydrogenated amorphous silicon nitride | |
| US7741833B1 (en) | Non contact method and apparatus for measurement of sheet resistance of p-n junctions | |
| US7687286B2 (en) | Method and apparatus for determining the thickness of a dielectric layer | |
| JP2703720B2 (ja) | 高周波ｃ−ｖ特性測定方法及び測定装置 | |
| US7064565B1 (en) | Methods and systems for determining an electrical property of an insulating film | |
| CN109085486B (zh) | 一种半导体-绝缘体界面态密度和俘获截面的测试方法 | |
| Tavkhelidze et al. | Low-frequency noise in single electron tunneling transistor | |
| US5442302A (en) | Method and apparatus for measuring high-frequency C-V characteristics of MIS device | |
| JP3736749B2 (ja) | 半導体ウェーハの抵抗率測定方法 | |
| US7405580B2 (en) | Self-calibration in non-contact surface photovoltage measurement of depletion capacitance and dopant concentration | |
| JPH077060A (ja) | 半導体装置の評価方法及び装置 | |
| JP3098680B2 (ja) | 半導体ウェーハの内部欠陥の測定方法およびこれを用いた熱酸化炉の管理方法 | |
| US9780006B2 (en) | Method for evaluating SOI substrate | |
| JPH05183036A (ja) | Ｃ−ｖ特性の測定方法 | |
| JPH0982768A (ja) | 半導体ウエハの評価方法 | |
| JPH07174800A (ja) | 表面計測装置 | |
| JP2977172B2 (ja) | 半導体の特性測定方法 | |
| JP4894104B2 (ja) | シリコンエピタキシャル層のキャリア濃度測定方法 | |
| JPH10270517A (ja) | ｐ型シリコンエピタキシャル層のキャリア濃度測定方法 |