JPH077060A - 半導体装置の評価方法及び装置 - Google Patents
半導体装置の評価方法及び装置Info
- Publication number
- JPH077060A JPH077060A JP14786193A JP14786193A JPH077060A JP H077060 A JPH077060 A JP H077060A JP 14786193 A JP14786193 A JP 14786193A JP 14786193 A JP14786193 A JP 14786193A JP H077060 A JPH077060 A JP H077060A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor device
- minority carriers
- substrate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体基板の内部欠陥に起因する少数キャリ
アの減衰と、半導体基板と薄膜との界面準位に起因する
少数キャリアの減衰とを区別して評価することができる
半導体装置の評価方法及び装置を提供する。 【構成】 半導体基板表面に薄膜が形成された半導体装
置を評価する半導体装置の評価方法である。半導体基板
表面の薄膜に所定の電圧を印加しながら、半導体基板表
面から光を照射して少数キャリアを発生させ、マイクロ
波の反射波の強度変化に基づいて、発生した少数キャリ
アの再結合ライフタイムを測定することにより、半導体
装置の特性を評価する。
アの減衰と、半導体基板と薄膜との界面準位に起因する
少数キャリアの減衰とを区別して評価することができる
半導体装置の評価方法及び装置を提供する。 【構成】 半導体基板表面に薄膜が形成された半導体装
置を評価する半導体装置の評価方法である。半導体基板
表面の薄膜に所定の電圧を印加しながら、半導体基板表
面から光を照射して少数キャリアを発生させ、マイクロ
波の反射波の強度変化に基づいて、発生した少数キャリ
アの再結合ライフタイムを測定することにより、半導体
装置の特性を評価する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板を有する半
導体装置を評価する半導体装置の評価方法及び装置に関
する。
導体装置を評価する半導体装置の評価方法及び装置に関
する。
【０００２】
【従来の技術】近年の半導体デバイスの微細化、高集積
化に伴い、微量な汚染の評価や、プラズマ処理やイオン
注入によるダメージの評価の重要性が増大している。こ
のような半導体デバイスの評価方法として、μ−ＰＣＤ
（Photo Conductive Decay）法が知られている。
化に伴い、微量な汚染の評価や、プラズマ処理やイオン
注入によるダメージの評価の重要性が増大している。こ
のような半導体デバイスの評価方法として、μ−ＰＣＤ
（Photo Conductive Decay）法が知られている。
【０００３】μ−ＰＣＤ法は、測定される半導体デバイ
スにレーザ光を照射して少数キャリアを発生させ、半導
体デバイスにマイクロ波を照射し、反射されたマイクロ
波の強度の減衰状態に基づいて、発生した少数キャリア
の再結合ライフタイムを測定することにより、半導体基
板の内部欠陥の状態を測定し、半導体装置の特性を評価
する方法である。
スにレーザ光を照射して少数キャリアを発生させ、半導
体デバイスにマイクロ波を照射し、反射されたマイクロ
波の強度の減衰状態に基づいて、発生した少数キャリア
の再結合ライフタイムを測定することにより、半導体基
板の内部欠陥の状態を測定し、半導体装置の特性を評価
する方法である。
【０００４】
【発明が解決しようとする課題】しかしながら、半導体
基板に薄膜が形成された半導体デバイスの場合、従来の
方法では、測定結果には、半導体基板の内部欠陥に起因
する少数キャリアの減衰の他に、半導体基板と薄膜との
界面準位に起因する少数キャリアの減衰が含まれ、これ
らを区別して評価することができないという問題があっ
た。
基板に薄膜が形成された半導体デバイスの場合、従来の
方法では、測定結果には、半導体基板の内部欠陥に起因
する少数キャリアの減衰の他に、半導体基板と薄膜との
界面準位に起因する少数キャリアの減衰が含まれ、これ
らを区別して評価することができないという問題があっ
た。
【０００５】また、薄膜が酸化膜等の絶縁膜の場合、薄
膜内に電荷が蓄積され、この蓄積された電荷により少数
キャリアの減衰状態が影響されるので、従来の方法で
は、測定結果から半導体装置の特性を正しく評価するこ
とが困難であるという問題があった。更に、従来の方法
では、半導体基板全体の内部欠陥について評価すること
は可能であるが、半導体基板の特定の領域内の内部欠陥
だけを分離して評価することが困難であるという問題が
あった。
膜内に電荷が蓄積され、この蓄積された電荷により少数
キャリアの減衰状態が影響されるので、従来の方法で
は、測定結果から半導体装置の特性を正しく評価するこ
とが困難であるという問題があった。更に、従来の方法
では、半導体基板全体の内部欠陥について評価すること
は可能であるが、半導体基板の特定の領域内の内部欠陥
だけを分離して評価することが困難であるという問題が
あった。
【０００６】本発明の目的は、半導体基板の内部欠陥に
起因する少数キャリアの減衰と、半導体基板と薄膜との
界面準位に起因する少数キャリアの減衰とを区別して評
価することができる半導体装置の評価方法及び装置を提
供することにある。本発明の他の目的は、測定結果から
半導体基板表面の薄膜に蓄積された電荷の影響を分離し
て評価することができる半導体装置の評価方法及び装置
を提供することにある。
起因する少数キャリアの減衰と、半導体基板と薄膜との
界面準位に起因する少数キャリアの減衰とを区別して評
価することができる半導体装置の評価方法及び装置を提
供することにある。本発明の他の目的は、測定結果から
半導体基板表面の薄膜に蓄積された電荷の影響を分離し
て評価することができる半導体装置の評価方法及び装置
を提供することにある。
【０００７】本発明の更に他の目的は、半導体基板の特
定の領域内の内部欠陥だけを分離して評価することがで
きる半導体装置の評価方法及び装置を提供することにあ
る。
定の領域内の内部欠陥だけを分離して評価することがで
きる半導体装置の評価方法及び装置を提供することにあ
る。
【０００８】
【課題を解決するための手段】上記目的は、半導体基板
表面に薄膜が形成された半導体装置を評価する半導体装
置の評価方法において、前記半導体基板表面の薄膜に所
定の電圧を印加しながら、前記半導体基板表面から光を
照射して少数キャリアを発生させ、マイクロ波の反射波
の強度変化に基づいて、発生した少数キャリアの再結合
ライフタイムを測定することにより、前記半導体装置の
特性を評価することを特徴とする半導体装置の評価方法
によって達成される。
表面に薄膜が形成された半導体装置を評価する半導体装
置の評価方法において、前記半導体基板表面の薄膜に所
定の電圧を印加しながら、前記半導体基板表面から光を
照射して少数キャリアを発生させ、マイクロ波の反射波
の強度変化に基づいて、発生した少数キャリアの再結合
ライフタイムを測定することにより、前記半導体装置の
特性を評価することを特徴とする半導体装置の評価方法
によって達成される。
【０００９】また、上記目的は、半導体基板を有する半
導体装置を評価する半導体装置の評価方法において、前
記半導体基板裏面に所定の電圧を印加することにより、
前記半導体基板内部に少数キャリアが拡散する領域を制
御しながら、前記半導体基板表面から光を照射して少数
キャリアを発生させ、マイクロ波の反射波の強度変化に
基づいて、発生した少数キャリアの再結合ライフタイム
を測定することにより、前記半導体装置の特性を評価す
ることを特徴とする半導体装置の評価方法によって達成
される。
導体装置を評価する半導体装置の評価方法において、前
記半導体基板裏面に所定の電圧を印加することにより、
前記半導体基板内部に少数キャリアが拡散する領域を制
御しながら、前記半導体基板表面から光を照射して少数
キャリアを発生させ、マイクロ波の反射波の強度変化に
基づいて、発生した少数キャリアの再結合ライフタイム
を測定することにより、前記半導体装置の特性を評価す
ることを特徴とする半導体装置の評価方法によって達成
される。
【００１０】更に、上記目的は、半導体基板を有する半
導体装置を評価する半導体装置の評価装置において、前
記半導体基板に電圧を印加する電圧印加手段と、前記半
導体基板に光を照射して少数キャリアを発生させる光照
射手段と、前記半導体基板にマイクロ波を照射し、反射
されたマイクロ波を検出するマイクロ波検出手段とを有
し、前記マイクロ波検出手段により測定された少数キャ
リアの再結合ライフタイムに基づいて、前記半導体装置
の特性を評価することを特徴とする半導体装置の評価装
置によって達成される。
導体装置を評価する半導体装置の評価装置において、前
記半導体基板に電圧を印加する電圧印加手段と、前記半
導体基板に光を照射して少数キャリアを発生させる光照
射手段と、前記半導体基板にマイクロ波を照射し、反射
されたマイクロ波を検出するマイクロ波検出手段とを有
し、前記マイクロ波検出手段により測定された少数キャ
リアの再結合ライフタイムに基づいて、前記半導体装置
の特性を評価することを特徴とする半導体装置の評価装
置によって達成される。
【００１１】
【作用】本発明によれば、半導体基板表面の薄膜に所定
の電圧を印加しながら、半導体基板表面から光を照射し
て少数キャリアを発生させ、マイクロ波の反射波の強度
変化に基づいて、発生した少数キャリアの再結合ライフ
タイムを測定するようにしたので、半導体基板の内部欠
陥に起因する少数キャリアの減衰と、半導体基板と薄膜
との界面準位に起因する少数キャリアの減衰とを区別し
て評価したり、半導体基板表面の薄膜に蓄積された電荷
の影響を分離して評価したり、半導体基板の特定の領域
内の内部欠陥だけを分離して評価したりすることができ
る。
の電圧を印加しながら、半導体基板表面から光を照射し
て少数キャリアを発生させ、マイクロ波の反射波の強度
変化に基づいて、発生した少数キャリアの再結合ライフ
タイムを測定するようにしたので、半導体基板の内部欠
陥に起因する少数キャリアの減衰と、半導体基板と薄膜
との界面準位に起因する少数キャリアの減衰とを区別し
て評価したり、半導体基板表面の薄膜に蓄積された電荷
の影響を分離して評価したり、半導体基板の特定の領域
内の内部欠陥だけを分離して評価したりすることができ
る。
【００１２】
【実施例】本発明の第１の実施例による半導体装置の評
価装置を図１を用いて説明する。本実施例では、ｐ型シ
リコン基板１２上にシリコン酸化膜１４が形成された半
導体装置１０を評価対象としている。本実施例の半導体
装置の評価装置には、ｐ型シリコン基板１２表面のシリ
コン酸化膜１４上からレーザ光を照射するレーザ光照射
手段と、ｐ型シリコン基板１２表面のシリコン酸化膜１
４上からマイクロ波を照射し、反射されたマイクロ波を
検出するマイクロ波検出手段とを有する測定部２０が設
けられている。更に、本実施例の半導体装置の評価装置
には、ｐ型シリコン基板１２表面のシリコン酸化膜１４
に所定の電圧を印加する電圧印加手段として電極２２が
測定部２０周囲に設けられている。なお、半導体装置１
０のｐ型シリコン基板１２は裏面で接地されている。
価装置を図１を用いて説明する。本実施例では、ｐ型シ
リコン基板１２上にシリコン酸化膜１４が形成された半
導体装置１０を評価対象としている。本実施例の半導体
装置の評価装置には、ｐ型シリコン基板１２表面のシリ
コン酸化膜１４上からレーザ光を照射するレーザ光照射
手段と、ｐ型シリコン基板１２表面のシリコン酸化膜１
４上からマイクロ波を照射し、反射されたマイクロ波を
検出するマイクロ波検出手段とを有する測定部２０が設
けられている。更に、本実施例の半導体装置の評価装置
には、ｐ型シリコン基板１２表面のシリコン酸化膜１４
に所定の電圧を印加する電圧印加手段として電極２２が
測定部２０周囲に設けられている。なお、半導体装置１
０のｐ型シリコン基板１２は裏面で接地されている。
【００１３】ｐ型シリコン基板１２表面にシリコン酸化
膜１４が形成された半導体装置１０の場合、シリコン酸
化膜１４に蓄積された電荷量によりｐ型シリコン基板１
２との界面におけるエネルギバンドの曲りが異なり、発
生した少数キャリアの減衰状態に影響する。図２（Ａ）
（サンプルＡ）は、シリコン酸化膜１４に電荷量Ｑox
(A) が蓄積された半導体装置１０のエネルギバンド図で
あり、図２（Ｂ）（サンプルＢ）は、シリコン酸化膜１
４に電荷量Ｑox(B) （＜Ｑox(A) ）が蓄積された半導体
装置１０のエネルギバンド図である。蓄積電荷量が多い
場合には、図２（Ａ）に示すように、価電子帯のホール
が界面近傍で少なくなるため、界面準位を介しての電子
とホールの再結合が少なくなる。逆に、蓄積電荷量が少
ない場合には、図２（Ｂ）に示すように、価電子帯のホ
ールが界面近傍でも存在し、界面準位を介して電子とホ
ールが再結合される。
膜１４が形成された半導体装置１０の場合、シリコン酸
化膜１４に蓄積された電荷量によりｐ型シリコン基板１
２との界面におけるエネルギバンドの曲りが異なり、発
生した少数キャリアの減衰状態に影響する。図２（Ａ）
（サンプルＡ）は、シリコン酸化膜１４に電荷量Ｑox
(A) が蓄積された半導体装置１０のエネルギバンド図で
あり、図２（Ｂ）（サンプルＢ）は、シリコン酸化膜１
４に電荷量Ｑox(B) （＜Ｑox(A) ）が蓄積された半導体
装置１０のエネルギバンド図である。蓄積電荷量が多い
場合には、図２（Ａ）に示すように、価電子帯のホール
が界面近傍で少なくなるため、界面準位を介しての電子
とホールの再結合が少なくなる。逆に、蓄積電荷量が少
ない場合には、図２（Ｂ）に示すように、価電子帯のホ
ールが界面近傍でも存在し、界面準位を介して電子とホ
ールが再結合される。
【００１４】シリコン酸化膜１４に蓄積された電荷量Ｑ
oxによるエネルギバンドの曲りへの影響を測定するた
め、サンプルＡとサンプルＢに対して、ｐ型シリコン基
板１０の裏面とシリコン酸化膜１４の表面の間に印加す
る電圧Ｖを変化させて全体の容量Ｃを測定した。測定結
果を図３に示す。印加電圧Ｖの値によってシリコン酸化
膜１４の容量Ｃoxは変化しないが、ｐ型シリコン基板１
０の容量Ｃｄは変化するので、全体の容量Ｃ（＝Ｃox・
Ｃｄ／（Ｃox＋Ｃｄ））は、図３に示すように変化す
る。
oxによるエネルギバンドの曲りへの影響を測定するた
め、サンプルＡとサンプルＢに対して、ｐ型シリコン基
板１０の裏面とシリコン酸化膜１４の表面の間に印加す
る電圧Ｖを変化させて全体の容量Ｃを測定した。測定結
果を図３に示す。印加電圧Ｖの値によってシリコン酸化
膜１４の容量Ｃoxは変化しないが、ｐ型シリコン基板１
０の容量Ｃｄは変化するので、全体の容量Ｃ（＝Ｃox・
Ｃｄ／（Ｃox＋Ｃｄ））は、図３に示すように変化す
る。
【００１５】ｐ型シリコン基板１０のエネルギバンドの
形状が平らになれば、サンプルＡとサンプルＢの蓄積電
荷量以外の条件が同じである限り、同じ容量ＣFB（フラ
ットバンド容量）になる。図４（Ａ）は、サンプルＡに
フラットバンド電圧ＶFB(A)を印加した場合のエネルギ
バンド図であり、図４（Ｂ）は、サンプルＢにフラット
バンド電圧ＶFB(B) を印加した場合のエネルギバンド図
である。
形状が平らになれば、サンプルＡとサンプルＢの蓄積電
荷量以外の条件が同じである限り、同じ容量ＣFB（フラ
ットバンド容量）になる。図４（Ａ）は、サンプルＡに
フラットバンド電圧ＶFB(A)を印加した場合のエネルギ
バンド図であり、図４（Ｂ）は、サンプルＢにフラット
バンド電圧ＶFB(B) を印加した場合のエネルギバンド図
である。
【００１６】本実施例による半導体装置の評価方法は、
ｐ型シリコン基板１２表面のシリコン酸化膜１４に所定
の電圧を印加することにより、シリコン酸化膜１４の蓄
積電荷量によるエネルギバンドの曲りに対する影響を制
御しようとするものである。サンプルＡに、これらフラ
ットバンド電圧ＶFB(A) 、ＶFB(B) の差の電圧−ΔＶFB
（＝ＶFB(A) −ＶFB(B) ）をシリコン酸化膜１４に印加
すれば、図５に示すように、エネルギバンドの曲りをサ
ンプルＢと同じ形状にすることができる。
ｐ型シリコン基板１２表面のシリコン酸化膜１４に所定
の電圧を印加することにより、シリコン酸化膜１４の蓄
積電荷量によるエネルギバンドの曲りに対する影響を制
御しようとするものである。サンプルＡに、これらフラ
ットバンド電圧ＶFB(A) 、ＶFB(B) の差の電圧−ΔＶFB
（＝ＶFB(A) −ＶFB(B) ）をシリコン酸化膜１４に印加
すれば、図５に示すように、エネルギバンドの曲りをサ
ンプルＢと同じ形状にすることができる。
【００１７】サンプルＡに電圧−ΔＶFBのを印加した場
合（破線）と電圧を印加しない場合（実線）の反射マイ
クロ波の減衰曲線を図６に示す。これら実線と破線で異
なる時間領域が主として界面準位に起因する少数キャリ
アの減衰部分であり、実線と破線が同一の時間領域が主
としてシリコン基板の内部欠陥に起因する少数キャリア
の減衰部分である。したがって、実線と破線の差である
斜線部分からサンプルＡの界面準位について評価するこ
とができる。
合（破線）と電圧を印加しない場合（実線）の反射マイ
クロ波の減衰曲線を図６に示す。これら実線と破線で異
なる時間領域が主として界面準位に起因する少数キャリ
アの減衰部分であり、実線と破線が同一の時間領域が主
としてシリコン基板の内部欠陥に起因する少数キャリア
の減衰部分である。したがって、実線と破線の差である
斜線部分からサンプルＡの界面準位について評価するこ
とができる。
【００１８】反対に、サンプルＢに、フラットバンド電
圧ＶFB(A) 、ＶFB(B) の差の電圧ΔＶFB（＝ＶFB(B) −
ＶFB(A) ）をシリコン酸化膜１４に印加すれば、図７に
示すように、エネルギバンドの曲りをサンプルＡと同じ
形状にすることができる。サンプルＢに電圧ΔＶFBのを
印加した場合（破線）と電圧を印加しない場合（実線）
の反射マイクロ波の減衰曲線を図８に示す。これら実線
と破線で異なる時間領域が主として界面準位に起因する
少数キャリアの減衰部分であり、実線と破線が同一の時
間領域が主としてシリコン基板の内部欠陥に起因する少
数キャリアの減衰部分である。したがって、実線と破線
の差である斜線部分からサンプルＢの界面準位について
評価することができる。
圧ＶFB(A) 、ＶFB(B) の差の電圧ΔＶFB（＝ＶFB(B) −
ＶFB(A) ）をシリコン酸化膜１４に印加すれば、図７に
示すように、エネルギバンドの曲りをサンプルＡと同じ
形状にすることができる。サンプルＢに電圧ΔＶFBのを
印加した場合（破線）と電圧を印加しない場合（実線）
の反射マイクロ波の減衰曲線を図８に示す。これら実線
と破線で異なる時間領域が主として界面準位に起因する
少数キャリアの減衰部分であり、実線と破線が同一の時
間領域が主としてシリコン基板の内部欠陥に起因する少
数キャリアの減衰部分である。したがって、実線と破線
の差である斜線部分からサンプルＢの界面準位について
評価することができる。
【００１９】また、図６のグラフの破線曲線と図８のグ
ラフの実線曲線を比較することにより、サンプルＡとサ
ンプルＢの界面準位とシリコン基板の内部欠陥とを比較
して評価することができる。なお、図４に示すように、
サンプルＡとサンプルＢをフラットバンド形状にした状
態で、反射マイクロ波の減衰曲線を測定すれば、シリコ
ン酸化膜１４に蓄積された電荷量に影響されることな
く、界面準位とシリコン基板の内部欠陥について評価す
ることが可能である。
ラフの実線曲線を比較することにより、サンプルＡとサ
ンプルＢの界面準位とシリコン基板の内部欠陥とを比較
して評価することができる。なお、図４に示すように、
サンプルＡとサンプルＢをフラットバンド形状にした状
態で、反射マイクロ波の減衰曲線を測定すれば、シリコ
ン酸化膜１４に蓄積された電荷量に影響されることな
く、界面準位とシリコン基板の内部欠陥について評価す
ることが可能である。
【００２０】次に、任意のサンプルに対して印加する電
圧を変化させることにより、界面準位に起因する少数キ
ャリアの減衰部分とシリコン基板の内部欠陥に起因する
少数キャリアの減衰部分とを分離することができる。す
なわち、図９に示すように、界面準位において電子とホ
ールが再結合しやすくなるような電圧、例えばフラット
バンド電圧ＶFBを印加した場合の減衰曲線（破線）と，
界面準位において電子とホールが再結合しないようなバ
ンドの曲りが大きくなるような電圧ＶMGを印加した場合
の減衰曲線（実線）とを比較することにより、界面準位
に起因する少数キャリアの減衰部分をシリコン基板の内
部欠陥に起因する少数キャリアの減衰部分から分離する
ことができる。
圧を変化させることにより、界面準位に起因する少数キ
ャリアの減衰部分とシリコン基板の内部欠陥に起因する
少数キャリアの減衰部分とを分離することができる。す
なわち、図９に示すように、界面準位において電子とホ
ールが再結合しやすくなるような電圧、例えばフラット
バンド電圧ＶFBを印加した場合の減衰曲線（破線）と，
界面準位において電子とホールが再結合しないようなバ
ンドの曲りが大きくなるような電圧ＶMGを印加した場合
の減衰曲線（実線）とを比較することにより、界面準位
に起因する少数キャリアの減衰部分をシリコン基板の内
部欠陥に起因する少数キャリアの減衰部分から分離する
ことができる。
【００２１】このように本実施例によれば、シリコン酸
化膜に蓄積された電荷量、シリコン基板とシリコン酸化
膜の界面準位、シリコン基板の内部欠陥について、半導
体装置の特性を独立に評価することができる。本発明の
第２の実施例による半導体装置の評価装置を図１０を用
いて説明する。 本実施例では、ｐ型シリコン基板１２
表面にシリコン酸化膜１４が形成され、裏面にシリコン
酸化膜１６が形成された半導体装置１０を評価対象とし
ている。本実施例の半導体装置の評価装置には、ｐ型シ
リコン基板１２表面のシリコン酸化膜１４上からレーザ
光を照射するレーザ光照射手段と、ｐ型シリコン基板１
２表面のシリコン酸化膜１４上からマイクロ波を照射
し、反射されたマイクロ波を検出するマイクロ波検出手
段とを有する測定部２０が設けられている。更に、本実
施例の半導体装置の評価装置には、ｐ型シリコン基板１
２裏面のシリコン酸化膜１６に所定の電圧を印加する電
圧印加手段として電極２４が設けられている。なお、半
導体装置１０のｐ型シリコン基板１２は縁部で接地され
ている。
化膜に蓄積された電荷量、シリコン基板とシリコン酸化
膜の界面準位、シリコン基板の内部欠陥について、半導
体装置の特性を独立に評価することができる。本発明の
第２の実施例による半導体装置の評価装置を図１０を用
いて説明する。 本実施例では、ｐ型シリコン基板１２
表面にシリコン酸化膜１４が形成され、裏面にシリコン
酸化膜１６が形成された半導体装置１０を評価対象とし
ている。本実施例の半導体装置の評価装置には、ｐ型シ
リコン基板１２表面のシリコン酸化膜１４上からレーザ
光を照射するレーザ光照射手段と、ｐ型シリコン基板１
２表面のシリコン酸化膜１４上からマイクロ波を照射
し、反射されたマイクロ波を検出するマイクロ波検出手
段とを有する測定部２０が設けられている。更に、本実
施例の半導体装置の評価装置には、ｐ型シリコン基板１
２裏面のシリコン酸化膜１６に所定の電圧を印加する電
圧印加手段として電極２４が設けられている。なお、半
導体装置１０のｐ型シリコン基板１２は縁部で接地され
ている。
【００２２】電極２４から所定の電圧が印加された場合
の半導体装置の状態を図１１に示す。図１１（Ａ）はエ
ネルギバンド図であり、図１１（Ｂ）は少数キャリアの
拡散状態を示す図である。ｐ型シリコン基板１２裏面の
シリコン酸化膜１６から電極２４により負の電圧を印加
すると、発生した少数キャリア（電子）の拡散が電極２
４からの負電圧により抑制される。
の半導体装置の状態を図１１に示す。図１１（Ａ）はエ
ネルギバンド図であり、図１１（Ｂ）は少数キャリアの
拡散状態を示す図である。ｐ型シリコン基板１２裏面の
シリコン酸化膜１６から電極２４により負の電圧を印加
すると、発生した少数キャリア（電子）の拡散が電極２
４からの負電圧により抑制される。
【００２３】すなわち、図１１（Ｂ）に示すように、照
射されたレーザ光によりｐ型シリコン基板１２に少数キ
ャリアが発生し、発生した少数キャリアはｐ型シリコン
基板１２内部に拡散していくが、ｐ型シリコン基板１２
裏面側からの負の電圧により、電極２４から一定距離の
範囲内の領域には少数キャリアである電子が拡散されな
くなる。このような電圧を印加した状態で測定したマイ
クロ波の減衰曲線には、この領域の内部欠陥が全く寄与
していないことになる。
射されたレーザ光によりｐ型シリコン基板１２に少数キ
ャリアが発生し、発生した少数キャリアはｐ型シリコン
基板１２内部に拡散していくが、ｐ型シリコン基板１２
裏面側からの負の電圧により、電極２４から一定距離の
範囲内の領域には少数キャリアである電子が拡散されな
くなる。このような電圧を印加した状態で測定したマイ
クロ波の減衰曲線には、この領域の内部欠陥が全く寄与
していないことになる。
【００２４】図１２に、電極２４に電圧Ｖ１を印加した
場合の減衰曲線（破線）と電極２４に電圧Ｖ２を印加し
た場合の減衰曲線（実線）を示す。これら減衰曲線の差
である斜線部分は、図１０に示すように、電圧Ｖ２によ
る少数キャリア抑制領域から電圧Ｖ１による少数キャリ
ア抑制領域を差し引いた領域（図１０の斜線領域）にお
ける内部欠陥の多少を反映していることになる。
場合の減衰曲線（破線）と電極２４に電圧Ｖ２を印加し
た場合の減衰曲線（実線）を示す。これら減衰曲線の差
である斜線部分は、図１０に示すように、電圧Ｖ２によ
る少数キャリア抑制領域から電圧Ｖ１による少数キャリ
ア抑制領域を差し引いた領域（図１０の斜線領域）にお
ける内部欠陥の多少を反映していることになる。
【００２５】したがって、電極２４に印加する電圧を種
々変化させることにより、ｐ型シリコン基板１２の任意
の領域の内部欠陥について評価できる。このように本実
施例によればｐ型シリコン基板内の内部欠陥の分布につ
いて評価することができる。本発明は上記実施例に限ら
ず種々の変形が可能である。
々変化させることにより、ｐ型シリコン基板１２の任意
の領域の内部欠陥について評価できる。このように本実
施例によればｐ型シリコン基板内の内部欠陥の分布につ
いて評価することができる。本発明は上記実施例に限ら
ず種々の変形が可能である。
【００２６】例えば、上記実施例では、ｐ型シリコン基
板表面にシリコン酸化膜が形成された半導体装置に対し
て評価したが、他の構成の半導体装置を評価する場合で
も有効である。例えば、シリコン酸化膜の代わりに他の
絶縁膜が形成された半導体装置でもよいし、シリコン基
板上にエピタキシャル層が形成されている半導体装置で
もよいし、これらの層が積層された半導体装置でもよ
い。また、ｐ型シリコン基板の代わりにｎ型シリコン基
板でもよいし、ＧａＡｓ基板等の他の半導体基板でもよ
い。更に、シリコン基板に自然酸化膜が形成されただけ
の半導体装置でもよい。
板表面にシリコン酸化膜が形成された半導体装置に対し
て評価したが、他の構成の半導体装置を評価する場合で
も有効である。例えば、シリコン酸化膜の代わりに他の
絶縁膜が形成された半導体装置でもよいし、シリコン基
板上にエピタキシャル層が形成されている半導体装置で
もよいし、これらの層が積層された半導体装置でもよ
い。また、ｐ型シリコン基板の代わりにｎ型シリコン基
板でもよいし、ＧａＡｓ基板等の他の半導体基板でもよ
い。更に、シリコン基板に自然酸化膜が形成されただけ
の半導体装置でもよい。
【００２７】
【発明の効果】以上の通り、本発明によれば、半導体基
板表面の薄膜に所定の電圧を印加しながら、半導体基板
表面から光を照射して少数キャリアを発生させ、マイク
ロ波の反射波の強度変化に基づいて、発生した少数キャ
リアの再結合ライフタイムを測定するようにしたので、
半導体基板の内部欠陥に起因する少数キャリアの減衰
と、半導体基板と薄膜との界面準位に起因する少数キャ
リアの減衰とを区別して評価したり、半導体基板表面の
薄膜に蓄積された電荷の影響を分離して評価したり、半
導体基板の特定の領域内の内部欠陥だけを分離して評価
したりすることができる。
板表面の薄膜に所定の電圧を印加しながら、半導体基板
表面から光を照射して少数キャリアを発生させ、マイク
ロ波の反射波の強度変化に基づいて、発生した少数キャ
リアの再結合ライフタイムを測定するようにしたので、
半導体基板の内部欠陥に起因する少数キャリアの減衰
と、半導体基板と薄膜との界面準位に起因する少数キャ
リアの減衰とを区別して評価したり、半導体基板表面の
薄膜に蓄積された電荷の影響を分離して評価したり、半
導体基板の特定の領域内の内部欠陥だけを分離して評価
したりすることができる。
【図１】本発明の第１の実施例による半導体装置の評価
装置を示す図である。
装置を示す図である。
【図２】ｐ型シリコン基板表面にシリコン酸化膜が形成
されたサンプルＡとサンプルＢのエネルギバンド図であ
る。
されたサンプルＡとサンプルＢのエネルギバンド図であ
る。
【図３】図２のサンプルＡとサンプルＢに対するＣＶ曲
線を示すグラフである。
線を示すグラフである。
【図４】図２のサンプルＡとサンプルＢをフラットバン
ドにした状態のエネルギバンド図である。
ドにした状態のエネルギバンド図である。
【図５】図２のサンプルＡに電圧−ΔＶFBを印加した場
合のエネルギバンド図である。
合のエネルギバンド図である。
【図６】図２のサンプルＡに対するマイクロ波の減衰曲
線を示すグラフである。
線を示すグラフである。
【図７】図２のサンプルＢに電圧ΔＶFBを印加した場合
のエネルギバンド図である。
のエネルギバンド図である。
【図８】図２のサンプルＢに対するマイクロ波の減衰曲
線を示すグラフである。
線を示すグラフである。
【図９】半導体装置に対して種々の電圧を印加した場合
のマイクロ波の減衰曲線を示すグラフである。
のマイクロ波の減衰曲線を示すグラフである。
【図１０】本発明の第２の実施例による半導体装置の評
価装置を示す図である。
価装置を示す図である。
【図１１】ｐ型シリコン基板の裏面から所定の電圧が印
加された場合の半導体装置の状態を示す図である。
加された場合の半導体装置の状態を示す図である。
【図１２】ｐ型シリコン基板の裏面から種々の電圧が印
加された場合のマイクロ波の減衰曲線を示すグラフであ
る。
加された場合のマイクロ波の減衰曲線を示すグラフであ
る。
１０…半導体装置 １２…ｐ型シリコン基板 １４…シリコン酸化膜 １６…シリコン酸化膜 ２０…測定部 ２２…電極 ２４…電極
Claims (8)
- 【請求項１】 半導体基板表面に薄膜が形成された半導
体装置を評価する半導体装置の評価方法において、 前記半導体基板表面の薄膜に所定の電圧を印加しなが
ら、前記半導体基板表面から光を照射して少数キャリア
を発生させ、マイクロ波の反射波の強度変化に基づい
て、発生した少数キャリアの再結合ライフタイムを測定
することにより、前記半導体装置の特性を評価すること
を特徴とする半導体装置の評価方法。 - 【請求項２】 請求項１記載の半導体装置の評価方法に
おいて、 前記薄膜は、電荷が蓄積され得る絶縁層であり、 前記半導体基板表面の前記絶縁膜に、前記絶縁膜内に蓄
積された電荷の影響を除去するような所定の電圧を印加
することにより、前記再結合ライフタイムの測定結果か
ら、前記絶縁膜内に蓄積された電荷の影響部分を分離す
ることを特徴とする半導体装置の評価方法。 - 【請求項３】 請求項１記載の半導体装置の評価方法に
おいて、 前記半導体基板表面の薄膜に前記所定の電圧を印加しな
がら、発生した少数キャリアの再結合ライフタイムを測
定して第１の測定結果を得、 前記半導体基板裏面の薄膜に前記所定の電圧を印加する
ことなく、発生した少数キャリアの再結合ライフタイム
を測定して第２の測定結果を得、 前記第１の測定結果と前記第２の測定結果に基づいて、
前記薄膜の内部欠陥による部分と、前記半導体基板と薄
膜の界面準位による部分と、前記半導体基板内部の内部
欠陥による部分とを分離して評価することを特徴とする
半導体装置の評価装置。 - 【請求項４】 半導体基板を有する半導体装置を評価す
る半導体装置の評価方法において、 前記半導体基板裏面に所定の電圧を印加することによ
り、前記半導体基板内部に少数キャリアが拡散する領域
を制御しながら、前記半導体基板表面から光を照射して
少数キャリアを発生させ、マイクロ波の反射波の強度変
化に基づいて、発生した少数キャリアの再結合ライフタ
イムを測定することにより、前記半導体装置の特性を評
価することを特徴とする半導体装置の評価方法。 - 【請求項５】 請求項４記載の半導体装置の評価方法に
おいて、 前記半導体基板裏面に第１の電圧を印加しながら、発生
した少数キャリアの再結合ライフタイムを測定して第１
の測定結果を得、 前記半導体基板裏面に第２の電圧を印加しながら、発生
した少数キャリアの再結合ライフタイムを測定して第２
の測定結果を得、 前記第１の測定結果と前記第２の測定結果の差に基づい
て、前記半導体基板内部の所定の領域中の内部欠陥を評
価することを特徴とする半導体装置の評価装置。 - 【請求項６】 半導体基板を有する半導体装置を評価す
る半導体装置の評価装置において、 前記半導体基板に電圧を印加する電圧印加手段と、 前記半導体基板に光を照射して少数キャリアを発生させ
る光照射手段と、 前記半導体基板にマイクロ波を照射し、反射されたマイ
クロ波を検出するマイクロ波検出手段とを有し、 前記マイクロ波検出手段により測定された少数キャリア
の再結合ライフタイムに基づいて、前記半導体装置の特
性を評価することを特徴とする半導体装置の評価装置。 - 【請求項７】 請求項６記載の半導体装置の評価装置に
おいて、 前記半導体装置は、前記半導体基板表面に薄膜が形成さ
れており、 前記電圧印加手段は、前記半導体基板表面の薄膜に電圧
を印加し、 前記光照射手段は、前記半導体基板表面に光を照射して
少数キャリアを発生させ、 前記マイクロ波検出手段は、前記半導体基板表面にマイ
クロ波を照射し、反射されたマイクロ波を検出すること
を特徴とする半導体装置の評価装置。 - 【請求項８】 請求項６記載の半導体装置の評価装置に
おいて、 前記電圧印加手段は、前記半導体基板裏面に電圧を印加
し、 前記光照射手段は、前記半導体基板表面に光を照射して
少数キャリアを発生させ、 前記マイクロ波検出手段は、前記半導体基板表面にマイ
クロ波を照射し、反射されたマイクロ波を検出すること
を特徴とする半導体装置の評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14786193A JPH077060A (ja) | 1993-06-18 | 1993-06-18 | 半導体装置の評価方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14786193A JPH077060A (ja) | 1993-06-18 | 1993-06-18 | 半導体装置の評価方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077060A true JPH077060A (ja) | 1995-01-10 |
Family
ID=15439913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14786193A Withdrawn JPH077060A (ja) | 1993-06-18 | 1993-06-18 | 半導体装置の評価方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077060A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000180385A (ja) * | 1998-12-10 | 2000-06-30 | Miyagi Oki Denki Kk | 再結合ライフタイム測定方法及び再結合ライフタイム測定装置 |
| KR100386688B1 (ko) * | 2000-12-22 | 2003-06-02 | 주식회사 실트론 | 단결정 실리콘 웨이퍼 검사 방법 |
| US6734446B1 (en) | 1996-05-15 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus and method for doping |
| KR100489994B1 (ko) * | 2002-09-24 | 2005-05-17 | 주식회사 실트론 | 반도체 소자의 불량 검출 방법 |
| JP2007333640A (ja) * | 2006-06-16 | 2007-12-27 | Sharp Corp | 半導体電気特性の測定装置と測定方法 |
| JP2010539678A (ja) * | 2007-09-11 | 2010-12-16 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 電荷キャリアの寿命を測定するための方法及び装置 |
| EP3716315A1 (en) * | 2017-11-22 | 2020-09-30 | Shin-Etsu Handotai Co., Ltd. | Method of selecting silicon single crystalline substrate and silicon single crystalline substrate |
| EP3790040A4 (en) * | 2018-04-25 | 2021-08-18 | Shin-Etsu Handotai Co., Ltd. | MONOCRISTALLINE SILICON SUBSTRATE SELECTION PROCESS |
-
1993
- 1993-06-18 JP JP14786193A patent/JPH077060A/ja not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8003958B2 (en) | 1996-05-15 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus and method for doping |
| US7315035B2 (en) | 1996-05-15 | 2008-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus and method for doping |
| US6734446B1 (en) | 1996-05-15 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus and method for doping |
| US8344336B2 (en) | 1996-05-15 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus and method for doping |
| US7118996B1 (en) | 1996-05-15 | 2006-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus and method for doping |
| US7521699B2 (en) | 1996-05-15 | 2009-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus and method for doping |
| JP2000180385A (ja) * | 1998-12-10 | 2000-06-30 | Miyagi Oki Denki Kk | 再結合ライフタイム測定方法及び再結合ライフタイム測定装置 |
| KR100386688B1 (ko) * | 2000-12-22 | 2003-06-02 | 주식회사 실트론 | 단결정 실리콘 웨이퍼 검사 방법 |
| KR100489994B1 (ko) * | 2002-09-24 | 2005-05-17 | 주식회사 실트론 | 반도체 소자의 불량 검출 방법 |
| JP2007333640A (ja) * | 2006-06-16 | 2007-12-27 | Sharp Corp | 半導体電気特性の測定装置と測定方法 |
| JP2010539678A (ja) * | 2007-09-11 | 2010-12-16 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 電荷キャリアの寿命を測定するための方法及び装置 |
| EP3716315A1 (en) * | 2017-11-22 | 2020-09-30 | Shin-Etsu Handotai Co., Ltd. | Method of selecting silicon single crystalline substrate and silicon single crystalline substrate |
| EP3716315A4 (en) * | 2017-11-22 | 2021-08-18 | Shin-Etsu Handotai Co., Ltd. | PROCESS FOR SELECTING A MONOCCRYSTALLINE SILICON SUBSTRATE AND MONOCRYSTALLINE SILICON SUBSTRATE |
| EP3790040A4 (en) * | 2018-04-25 | 2021-08-18 | Shin-Etsu Handotai Co., Ltd. | MONOCRISTALLINE SILICON SUBSTRATE SELECTION PROCESS |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907764A (en) | In-line detection and assessment of net charge in PECVD silicon dioxide (oxide) layers | |
| US6753524B2 (en) | Inspection system and inspection process for wafer with circuit using charged-particle beam | |
| JP2002257765A (ja) | 基板表面の汚染評価方法及び汚染評価装置と半導体装置の製造方法 | |
| JPH077060A (ja) | 半導体装置の評価方法及び装置 | |
| CN105849577B (zh) | 用于非接触式测量p-n结的薄层电阻及分流电阻的方法及设备 | |
| US5475319A (en) | Method of measuring electric charge of semiconductor wafer | |
| KR100327337B1 (ko) | 반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별장치 | |
| JPH0794771A (ja) | 荷電粒子検出装置及び荷電粒子照射装置 | |
| US5612539A (en) | Method of evaluating lifetime related quality of semiconductor surface | |
| JPH0697252A (ja) | ポリシリコン／シリコン界面酸化物膜の厚さを決定するための方法及び装置。 | |
| JPH07240450A (ja) | 担体寿命測定方法 | |
| JP2004006756A (ja) | 半導体キャリアの寿命測定装置，その方法 | |
| JP3650917B2 (ja) | 表面光電圧による半導体表面評価方法及び装置 | |
| JPH113923A (ja) | 半導体のサブミクロンシリコン表面層の金属汚染物質の検出方法 | |
| JPH0883828A (ja) | 半導体ウェーハの内部欠陥の測定方法およびこれを用いた熱酸化炉の管理方法 | |
| JPH10270516A (ja) | 半導体ウエハの評価方法及びその装置 | |
| JP7493047B2 (ja) | 検査システム | |
| US20080182347A1 (en) | Methods for monitoring ion implant process in bond and cleave, silicon-on-insulator (SOI) wafer manufacturing | |
| JP2000055841A (ja) | Ｘ線分析方法 | |
| JP3661334B2 (ja) | 少数キャリアのライフタイムの測定法及び半導体装置の製造方法 | |
| KR200207691Y1 (ko) | 웨이퍼 검사 시스템 | |
| JP2845014B2 (ja) | 少数担体再結合寿命測定装置 | |
| JPH0233947A (ja) | 赤外光散乱を用いたイオン注入量測定方法 | |
| JPH04139852A (ja) | 半導体基板の検査方法 | |
| JP2703720B2 (ja) | 高周波ｃ−ｖ特性測定方法及び測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |