CN109085486B - 一种半导体-绝缘体界面态密度和俘获截面的测试方法 - Google Patents

一种半导体-绝缘体界面态密度和俘获截面的测试方法 Download PDF

Info

Publication number
CN109085486B
CN109085486B CN201810857477.XA CN201810857477A CN109085486B CN 109085486 B CN109085486 B CN 109085486B CN 201810857477 A CN201810857477 A CN 201810857477A CN 109085486 B CN109085486 B CN 109085486B
Authority
CN
China
Prior art keywords
semiconductor
insulator
charge
density
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810857477.XA
Other languages
English (en)
Other versions
CN109085486A (zh
Inventor
余学功
胡泽晨
董鹏
杨德仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201810857477.XA priority Critical patent/CN109085486B/zh
Publication of CN109085486A publication Critical patent/CN109085486A/zh
Application granted granted Critical
Publication of CN109085486B publication Critical patent/CN109085486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种半导体‑绝缘体界面态密度和俘获截面的测试方法,包括以下步骤:(1)在半导体薄片表面生长绝缘体薄膜,接着在绝缘体薄膜表面生长金属薄膜,进而制得金属‑绝缘体‑半导体结构的MIS器件;(2)对上述MIS器件在不同测试温度T下进行电容瞬态测试,获得电容在载流子发射过程中的变化,经过转化变为电荷Nit的瞬态电容;(3)对上述电荷Nit关于时间t求导,求得在不同测试温度下电荷的发射速率ep;(4)在不同的电荷密度下,作ln(ep/T2)关于1/T的函数,由斜率和截距分别求得界面态密度和俘获截面随能级的分布。利用本发明,可以获取俘获截面与界面态密度随能级位置的分布,应用广泛。

Description

一种半导体-绝缘体界面态密度和俘获截面的测试方法
技术领域
本发明属于半导体技术领域,尤其是涉及一种半导体-绝缘体界面态密度和俘获截面的测试方法。
背景技术
随着器件线宽的逐年降低,半导体器件中的界面缺陷对于器件宏观电学性能的影响将日益加剧。硅与氧化硅界面、硅与氧化铝界面缺陷就是工业生产器件中常见的缺陷类型,这主要是因为氧化硅常被用作栅氧或者埋氧而广泛地应用于集成电路中,而市场主流的PERC电池中背场钝化采用的氧化铝介质膜的钝化作用导致其成为重点关注对象。界面缺陷会作为载流子的复合中心,导致漏电流的增加,从而在半导体器件中增加了硅基器件低频下的噪声信号。在双极型晶体管中的埋氧-硅界面缺陷则会导致基级漏电流的增加,进而降低增益系数,最终使得集成电路的失效。而在光伏器件中,界面缺陷会成为深能级中心并俘获载流子,极大地影响了电池效率。因此,充分有效的检测界面态与绝缘层中电荷就变得更加重要,对于器件性能的分析、预测与工艺的改进都具有着重要的学术与实际生产意义。
众所周知,很多半导体界面缺陷,包括但不仅限于硅-氧化硅界面、硅-氧化铝界面等,都会在硅的禁带中会引入一系列连续分布的能级,并且各能级上对应的界面态密度与俘获截面而发生数个数量级的变化。然而,目前广泛使用的相关测量技术,包括高-低频C/V测试、深能级瞬态谱测试都不能获取俘获截面随能级位置分布的变化,而是采用了恒定的俘获截面。显然,这与实际情形不符。而这将进一步地影响到界面态密度随能级分布测试结果的准确性。因此,目前需要寻找一种新的有效的测试方法,实现半导体-绝缘体界面态密度和俘获截面随能级分布的测试方法,这对于理解与调制半导体元器件的性能有着重要的意义。
发明内容
本发明的目的在于提供一种新型的测试方法,实现半导体-绝缘体界面态密度和俘获截面随能级分布的测试。
本发明采用如下技术方案:一种半导体-绝缘体界面态密度和俘获截面的测试方法,包括以下步骤:
(1)在半导体(如硅、锗等)薄片表面生长绝缘体(如氧化硅、氧化铝、氮化硅等)薄膜,接着在绝缘体薄膜表面生长金属(如金、铝等)薄膜,进而制得金属-绝缘体-半导体结构的MIS器件;
(2)对上述MIS器件在不同测试温度T下进行电容瞬态测试,获得电容在载流子发射过程中的变化,经过转化变为电荷Nit的瞬态电荷;
(3)对步骤(2)中所述的电荷Nit关于时间t求导,求得在不同测试温度下电荷的发射速率ep
(4)在不同的电荷密度下,作ln(ep/T2)关于1/T的函数,由斜率和截距分别求得界面态密度NT和俘获截面σ随能级的分布。
步骤(1)的主要作用是:制得计算界面态密度NT和俘获截面σ所需的MIS器件。
作为优选,步骤(1)中,所述的半导体薄片的电阻率介于0.01–50Ω.cm之间,导电类型为n型或者p型。
作为优选,步骤(1)中,半导体薄片上的绝缘体薄膜的生长方法包括但不局限于干氧氧化、湿氧氧化、化学溅射法、原子层沉积法、等离子增强化学气相沉积法;绝缘体薄膜的厚度为10–500nm。
作为优选,步骤(1)中,MIS器件的金属薄膜类型包括但不局限于金、铝,其厚度介于50-150nm之间;金属薄膜的生长方法包括但不局限于磁控溅射法、电子束蒸发、热蒸发。
作为优选,步骤(2)中瞬态电容测试的温度和步骤(3)中电荷的发射速率所处的温度需保持一致,为100-450K。
步骤(3)中,表面电荷Nit由以下公式求得:
Figure BDA0001748884470000031
Figure BDA0001748884470000032
Figure BDA0001748884470000033
其中,A是金属薄膜的面积,C是测得的结构电容,q是元电荷,V1和V2是分别是氧化层和半导体衬底的电压,Na为半导体中掺杂浓度,Nfix代表氧化层中的电荷数,ε1和ε2分别为氧化层和半导体的介电常数,d1和dR分别为氧化层和耗尽层的厚度。
步骤(4)中,界面态密度NT和俘获截面σp的关系由以下公式求得:
Figure BDA0001748884470000034
Nit=Nit0+NT(EF0-ET)
Figure BDA0001748884470000035
其中,T是温度,ep为电荷发射速率,γ为俘获常数,k为玻尔兹曼常数,ET是界面态的能级,Nit0和EF0是零偏压下的电荷密度和费米能级。
本发明提出基于变温瞬态电容谱的测试技术,实现了半导体-绝缘体界面态密度和俘获截面随能级分布的测试,可用于器件性能的分析、预测以及工艺的改进。相较于常用的高-低C/V测试、深能级瞬态谱测试技术测试结果更为准确,而且对于设备的操作要求较低,便于科学和产业界推广使用。
附图说明
图1是实施例1的MIS器件能带图;
图2是实施例1的MIS器件瞬态电容和表面电荷随时间变化的函数图;
图3是实施例1的界面缺陷态密度与俘获截面随能级分布的变化图;
图4是实施例2的MIS器件瞬态电容和表面电荷随时间变化的函数图;
图5是实施例2的界面缺陷态密度与俘获截面随能级分布的变化图。
具体实施方式
下面将结合说明书附图与具体实施方式对本发明做进一步详细的描述。
实施例1
(1)利用原子层沉积(ALD)的方法,在电阻率为2Ω.cm的p型硅片表面生长100nm厚的Al2O3薄膜;随后,利用热蒸发的方法在Al2O3薄膜表面生长面积为1mm2,厚度为100nm的铝薄膜,进而制得铝-氧化铝-硅结构的MIS器件。相应的MIS器件的能带图如图1所示。
(2)用DLTS进行不同温度下瞬态电容的测试,得到MIS器件电容和界面电荷随释放时间的变化,相应的曲线如图2所示,横坐标是释放时间,左纵坐标是电容瞬态变化值,右纵坐标是界面电荷密度。
(3)进一步地,计算得到表面电荷Nit,具体公式如下:
Figure BDA0001748884470000052
Figure BDA0001748884470000053
A是金属薄膜的面积,C是测得的结构电容,q是元电荷,V1和V2是分别是Al2O3氧化层和Si衬底的电压,Na为硅中掺杂浓度,Nfix代表氧化层中的电荷数,εAl2O3和εSi分别为Al2O3氧化层和Si的介电常数,d1和dR分别为氧化层和耗尽层的厚度。由上述三个公式计算求得电荷密度Nit
(4)将步骤(3)中求得的Nit作关于释放时间t的偏导数,根据以下公式求得MIS结构的界面态密度NT和俘获截面σp
Figure BDA0001748884470000054
Nit=Nit0+NT(EF0-ET)
T是温度,ep为电荷发射速率,γ为俘获常数,k为玻尔兹曼常数,ET是界面态的能级,Nit0和EF0是零偏压下的电荷密度和费米能级。
由上述三个公式求得界面态密度NT和俘获截面σp随能级分布的变化,如图3所示。
实施例2
本实施例制备铝-氧化硅-硅结构的MIS器件,其它步骤与实施例1相同。
利用干氧氧化的方法,在电阻率为2Ω.cm的p型硅片表面生长100nm厚的SiO2薄膜;随后,利用热蒸发的方法在SiO2表面生长面积为1mm2,厚度为100nm的铝薄膜,进而制得铝-氧化硅-硅结构的MIS器件。
用DLTS进行不同温度下瞬态电容的测试,得到MIS器件电容和界面电荷随释放时间的变化,相应曲线如图4所示,横坐标是测试时间,左纵坐标是瞬态界面电荷密度,右纵坐标是瞬态电容值。最终求得界面态密度和俘获截面随能级分布的变化,如图5所示。
本发明得到的界面态密度和俘获截面随能级分布测试结果的准确性大大提高,可用于进行器件性能的分析、预测研究以及工艺的改进。
以上所述仅为本发明的优先实施例,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改,均在本发明的保护范围之内。

Claims (7)

1.一种半导体-绝缘体界面态密度和俘获截面的测试方法,其特征在于,包括以下步骤:
(1)在半导体薄片表面生长绝缘体薄膜,接着在绝缘体薄膜表面生长金属薄膜,进而制得金属-绝缘体-半导体结构的MIS器件;
(2)对上述MIS器件在不同测试温度T下进行电容瞬态测试,获得电容在载流子发射过程中的变化,经过转化变为电荷Nit的瞬态电荷;
(3)对上述电荷Nit关于时间t求导,求得在不同测试温度下电荷的发射速率ep
(4)在不同的电荷密度下,作ln(ep/T2)关于1/T的函数,由斜率和截距分别求得界面态密度和俘获截面随能级的分布;具体的公式如下:
NR=Nit0+NT(EF0-ET)
其中,NT为界面态密度,σp为俘获截面,T是温度,ep为电荷发射速率,γ为俘获常数,k为玻尔兹曼常数,ET是界面态的能级,Nit0和EF0是零偏压下的电荷密度和费米能级;
电荷Nit由以下公式求得:
Figure FDA0002220624170000013
Figure FDA0002220624170000015
其中,A是金属薄膜的面积,C是测得的结构电容,q是元电荷,V1和V2是分别是氧化层和半导体衬底的电压,Na为半导体中掺杂浓度,Nfix代表氧化层中的电荷数,ε1和ε2分别为氧化层和半导体的介电常数,d1和dR分别为氧化层和耗尽层的厚度。
2.根据权利要求1所述的半导体-绝缘体界面态密度和俘获截面的测试方法,其特征在于,步骤(1)中,所述半导体薄片的类型包括但不局限于硅或锗,其电阻率介于0.01–50Ω.cm之间,导电类型为n型或者p型。
3.根据权利要求1所述的半导体-绝缘体界面态密度和俘获截面的测试方法,其特征在于,步骤(1)中,所述绝缘体薄膜的类型包括但不局限于氧化硅、氮化硅或氧化铝,绝缘体薄膜的厚度为10-500nm。
4.根据权利要求1所述的半导体-绝缘体界面态密度和俘获截面的测试方法,其特征在于,步骤(1)中,绝缘体薄膜的生长方法包括但不局限于干氧氧化、湿氧氧化、化学溅射法、原子层沉积法或等离子增强化学气相沉积法。
5.根据权利要求1所述的半导体-绝缘体界面态密度和俘获截面的测试方法,其特征在于,步骤(1)中,所述金属薄膜的类型包括但不局限于金或铝,金属薄膜的厚度为50-150nm。
6.根据权利要求1所述的半导体-绝缘体界面态密度和俘获截面的测试方法,其特征在于,步骤(1)中,金属薄膜的生长方法包括但不局限于磁控溅射法、电子束蒸发或热蒸发。
7.根据权利要求1所述的半导体-绝缘体界面态密度和俘获截面的测试方法,其特征在于,步骤(2)中所述的测试温度T的范围介于100–450K之间。
CN201810857477.XA 2018-07-31 2018-07-31 一种半导体-绝缘体界面态密度和俘获截面的测试方法 Active CN109085486B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810857477.XA CN109085486B (zh) 2018-07-31 2018-07-31 一种半导体-绝缘体界面态密度和俘获截面的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810857477.XA CN109085486B (zh) 2018-07-31 2018-07-31 一种半导体-绝缘体界面态密度和俘获截面的测试方法

Publications (2)

Publication Number Publication Date
CN109085486A CN109085486A (zh) 2018-12-25
CN109085486B true CN109085486B (zh) 2020-02-21

Family

ID=64831082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810857477.XA Active CN109085486B (zh) 2018-07-31 2018-07-31 一种半导体-绝缘体界面态密度和俘获截面的测试方法

Country Status (1)

Country Link
CN (1) CN109085486B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111884588A (zh) * 2020-07-28 2020-11-03 上海大学 硅基特定光伏器件界面态的测量方法
CN114216939B (zh) * 2021-12-14 2024-01-30 浙江大学杭州国际科创中心 碳化硅表面缺陷态能量分布测量方法、系统及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734277A (zh) * 2005-08-31 2006-02-15 中国科学院上海微系统与信息技术研究所 一种绝缘体上硅的埋层氧化物电荷密度的快速表征方法
CN106684012A (zh) * 2017-01-17 2017-05-17 中国工程物理研究院电子工程研究所 SiO2中电荷与SiO2/Si界面态的分离测试方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734277A (zh) * 2005-08-31 2006-02-15 中国科学院上海微系统与信息技术研究所 一种绝缘体上硅的埋层氧化物电荷密度的快速表征方法
CN106684012A (zh) * 2017-01-17 2017-05-17 中国工程物理研究院电子工程研究所 SiO2中电荷与SiO2/Si界面态的分离测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
用新方法测量Si-SiO_2界面态电子俘获截面与温度及能量的关系;陈开茅;《中国科学(A辑)》;19930228;第23卷(第2期);摘要,第147页第2.2节-第151页 *

Also Published As

Publication number Publication date
CN109085486A (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
Herberholz et al. Distinction between bulk and interface states in CuInSe 2/CdS/ZnO by space charge spectroscopy
US6734696B2 (en) Non-contact hysteresis measurements of insulating films
Avasthi et al. Silicon surface passivation by an organic overlayer of 9, 10-phenanthrenequinone
CN109116209A (zh) 一种氧化硅-硅界面态密度和俘获界面的测试方法
Kovchavtsev et al. Mercury cadmium telluride surface passivation by the thin alumina film atomic-layer deposition
Alptekin et al. Determination of surface states energy density distributions and relaxation times for a metal-polymer-semiconductor structure
CN109085486B (zh) 一种半导体-绝缘体界面态密度和俘获截面的测试方法
Hiraiwa et al. Time-dependent dielectric breakdown of atomic-layer-deposited Al2O3 films on GaN
CN106684012B (zh) SiO2中电荷与SiO2/Si界面态的分离测试方法
Brown et al. The p-channel refractory metal self-registered MOSFET
CN109061430A (zh) 一种半导体间界面态密度和俘获截面的测试方法
Voitsekhovskii et al. Differential Resistance of Space Charge Region in MIS Structures Based on Graded-Gap MBE n-Hg 1–x Cd x Te (x= 0.23) in a Wide Temperature Range
Pascu et al. A reliable technology for advanced SiC-MOS devices based on fabrication of high quality silicon oxide layers by converting a-Si
Maiti et al. Experimental and simulation study of charge transport mechanism in HfTiO x high-k gate dielectric on SiGe heterolayers
Alarabi et al. Comparison of p-n and p-i-n vertical diodes based on p-PMItz/n-Si, p-PMItz/n-4HSiC and p-PMItz/i-SiO2/n-Si heterojunctions
Irokawa Interface states in metal-insulator-semiconductor Pt-GaN diode hydrogen sensors
Chen et al. Study of gamma-ray radiation effects on the passivation properties of atomic layer deposited Al 2 O 3 on silicon using deep-level transient spectroscopy
Andreev et al. Increasing the charge stability of gate dielectric films of MIS structures by doping them with phosphorus
Yoshikawa et al. Depth profile of trapped charges in oxide layer of 6H‐SiC metal–oxide–semiconductor structures
Voitsekhovskii et al. Special Features of Admittance in Mis Structures Based on Graded-Gap MBE n-Hg 1–x Cd x Te (x= 0.31–0.32) in a Temperature Range OF 8–300 K
Joel Characterization of Al2O3 as CIGS surface passivation layer in high-efficiency CIGS solar cells
Kim Interface Properties of InSb MIS Structure
Voitsekhovskii et al. Admittance in MIS Structures Based on Graded-GAP MBE p-Hg 1–х Cd х Te (x= 0.22–0.23) in the Strong Inversion Mode
Passmore et al. Modified three terminal charge pumping technique applied to vertical transistor structures
CN114371194B (zh) 使用电导法确定mos器件中半导体掺杂杂质分布的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant