JP2012227216A - ウェーハの電気特性測定方法 - Google Patents

ウェーハの電気特性測定方法 Download PDF

Info

Publication number
JP2012227216A
JP2012227216A JP2011091127A JP2011091127A JP2012227216A JP 2012227216 A JP2012227216 A JP 2012227216A JP 2011091127 A JP2011091127 A JP 2011091127A JP 2011091127 A JP2011091127 A JP 2011091127A JP 2012227216 A JP2012227216 A JP 2012227216A
Authority
JP
Japan
Prior art keywords
wafer
silicon wafer
polysilicon film
measuring
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011091127A
Other languages
English (en)
Other versions
JP5556731B2 (ja
Inventor
Yuji Arai
祐司 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2011091127A priority Critical patent/JP5556731B2/ja
Publication of JP2012227216A publication Critical patent/JP2012227216A/ja
Application granted granted Critical
Publication of JP5556731B2 publication Critical patent/JP5556731B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】裏面側にポリバックシールとしてポリシリコン膜が形成されたウェーハの表面側のC−Vプロファイルのばらつきを効果的に抑制しながら、正確かつ容易にシリコンウェーハの電気特性を測定することができる電気特性測定方法を提供する。
【解決手段】裏面側にポリシリコン膜2を形成したシリコンウェーハ1の電気特性測定方法において、前記シリコンウェーハ1の表面側には、陽極となる金属を蒸着させ、裏面側には、前記ポリシリコン膜の表面上に金属ペースト5を塗布した後に、該金属ペースト5を乾燥させ、該乾燥させた金属ペースト5を介して陰極4に接触させ、前記陽極及び陰極4の間に電圧をかけることによりC−V特性を測定する。
【選択図】図1

Description

本発明は、シリコンウェーハの電気特性測定方法に関し、具体的には、裏面側にポリシリコン膜を形成したシリコンウェーハの電気特性測定方法に関する。
半導体ウェーハの電気特性を測定する方法のうち、C−V(Capacitance−Voltage)法あるいはI−V(Current−Voltage)法などにおいては、半導体ウェーハの表面上に金属電極を形成し、この金属電極を用いて、半導体ウェーハの抵抗率あるいは不純物濃度、I−V特性などを測定する。この場合、蒸着などによって半導体ウェーハの表面上に金やアルミニウムなどの金属を付着させて、陽極となる前記金属電極を形成し、前記半導体ウェーハ裏面を陰極に接触させ、前記陽極及び陰極の間に電圧をかけることにより、半導体ウェーハの電気特性を測定している。
例えば特許文献1には、シリコン基板と同じ導電型を有するエピタキシャル層のドーパント濃度をC−V法により測定する方法であって、エピタキシャル層上に形成された直径1.5mm以下の電極を用いてC−V特性を求めてドーパント濃度を測定する方法が記載されている。
また特許文献2には、ウェーハ主表面の空乏層容量リアクタンスが直列抵抗の15倍以上になる条件で、C−V法によってウェーハのC−V特性を測定する方法が記載されている。
ここで、C−V法について具体的に説明をする。C−V法とは、測定対象であるウェーハの表面に、ショットキー電極を形成し、これによって生じる接合容量の電圧依存性を、逆バイアス電圧をかけて測定することにより、前記測定対象であるウェーハの抵抗率分布や不純物密度分布を測定する電気特性測定方法である。
一方、EG(Extrinsic Gettering、外部ゲッタリング)目的として、シリコンウェーハ裏面にポリバックシール(PBS)が形成されることがある。
このポリバックシールとは、650℃程度のCVD法でシリコンウェーハ裏面に形成される、厚さ0.1μm〜2.0μm程度のポリシリコン膜のことであり、該ポリシリコン膜中のポリシリコンの粒界、またはシリコンウェーハとポリシリコン膜との界面等に、前記シリコンウェーハ中の各種重金属不純物をゲッタリングさせるためのゲッタリングシンクとなるものである。
このようなポリバックシールは、シリコンウェーハの裏面に、小さな粒子あるいは突起物等で機械的に傷または圧痕をつけ、これによって生じる機械的な歪をゲッタリングシンクとして利用するBSD(Backside Damage)に比べ、ゲッタリング能力が長持ちし、さらにウェーハにダメージを与えたり汚染させたりすることが無いため、それ自体がLSIの性能や信頼性に悪影響を及ぼすことが少ないという利点があることが知られている。
特開2008−211113号公報 特開2010−267760号公報
半導体ウェーハの抵抗率測定には、上記のようなC−V法による電気特性測定方法が広く用いられている。しかし、本発明者が鋭意研究を重ねた結果、裏面側にポリバックシールとしてポリシリコン膜が形成されたシリコンウェーハでは、該ポリシリコン膜の影響により、シリコンウェーハの表面側で抵抗率が上がってしまうことがあり、C−Vプロファイルがばらついてしまうことがわかった。
このため、裏面側にポリシリコン膜が形成されたシリコンウェーハを用いて、同一条件でエピタキシャルシリコンウェーハの製造を行っていても、C−Vプロファイルのばらつきによって、製造されるエピタキシャルシリコンウェーハの抵抗率の測定値が安定しない等の問題があった。
本発明は、上記問題点に鑑みてなされたものであって、裏面側にポリバックシールとしてポリシリコン膜が形成されたウェーハの表面側のC−Vプロファイルのばらつきを効果的に抑制しながら、正確かつ容易にシリコンウェーハの電気特性を測定することができる電気特性測定方法を提供することを目的とする。
上記目的を達成するために、本発明は、裏面側にポリシリコン膜を形成したシリコンウェーハの電気特性測定方法において、前記シリコンウェーハの表面側には、陽極となる金属を蒸着させ、裏面側には、前記ポリシリコン膜の表面上に金属ペーストを塗布した後に、該金属ペーストを乾燥させ、該乾燥させた金属ペーストを介して陰極に接触させ、前記陽極及び陰極の間に電圧をかけることによりC−V特性を測定することを特徴とするウェーハの電気特性測定方法を提供する。
このように電気特性を測定することによって、金属ペーストによって導電性を向上させ、測定結果として得られるウェーハ表面側のC−Vプロファイルのばらつきを効果的に抑制しながら、正確にシリコンウェーハの電気特性を測定することができる。
また、通常のC−V法による電気特性測定を行う準備段階として、ウェーハの裏面側に形成されたポリシリコン膜の表面上に金属ペーストを塗布するだけで良いため、非常に容易に実施でき、その効果を得ることができる。
またこのとき、前記シリコンウェーハとして、表面にエピタキシャル層を形成したエピタキシャルシリコンウェーハとすることができる。
このように、本発明はエピタキシャルシリコンウェーハにも適用可能である。また、裏面側にポリシリコン膜が形成されたエピタキシャルシリコンウェーハは、その表面側における抵抗率が不安定となりやすいため、本発明が好適である。
またこのとき、前記金属ペーストを銀ペーストとすることが好ましい。
このように、銀ペーストは導電性が高く安価であり、耐湿性に優れるため、本発明において、ポリシリコン膜の表面上に形成する金属ペーストとしては好適である。
以上のように、本発明によれば、ウェーハ表面側のC−Vプロファイルのばらつきを効果的に抑制しながら、正確にシリコンウェーハの電気特性を測定することができる。
また、通常のC−V法による電気特性測定を行う準備段階として、ポリシリコン膜の表面上に金属ペーストを塗布するだけで良いため、非常に容易に実施することができ、その効果を得ることができる。
本発明の電気特性測定方法における実施形態の一例を示した概略図である。 実施例及び比較例において、Agペーストが塗布されたウェーハと塗布されていないウェーハの抵抗率における、ウェーハ表面側からの深さ分布のグラフを示した図である。 実施例及び比較例において、Agペーストが塗布されたウェーハと塗布されていないウェーハの、ウェーハ表面側から1.0μmの位置における抵抗率面内分布のグラフを示した図である。 本発明において用いられるC−V特性測定装置の一例を示した概略図である。
以下、本発明の実施形態の一例として、図面を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
まず、本発明において用いられる一般的なC−V特性測定装置について簡単に説明する。図4に、C−V特性測定装置の模式図の一例を示す。
一般的なC−V特性測定装置10は、裏面電極となり、かつ測定対象のウェーハ11を載置するためのステージ13に、真空ポンプ19に接続された真空吸着穴20が形成されており、ウェーハ11は真空吸着穴20に真空吸着されることにより固定される。測定対象ウェーハ11としては鏡面ウェーハ、エピタキシャルウェーハなどいずれであってもよく、ここでは通常の鏡面ウェーハを測定対象ウェーハとした場合を示している。ウェーハ11の表面には、例えばショットキー電極12が形成されている。
ショットキー電極12は、一般に市販されている真空蒸着装置を用いて、例えば金を真空蒸着することにより形成される。尚、測定装置10は、測定中における電気的ノイズの発生を防止するために、被測定物がグランド電位になるように設定したシールドボックス18内に、測定対象ウェーハ11や金属製ステージ13が設置されている。
測定の際には、ウェーハ11の表面に形成されたショットキー電極12に、測定用プローブ14が接触される。
プローブ14にはキャパシタンスメータ15とパルス電圧発生器16が接続されており、キャパシタンスメータ15とパルス電圧発生器16は制御用コンピュータ17に接続されている。そしてパルス電圧発生器16で階段状に変化する電圧を発生させて、電圧をショットキー電極12に接触するプローブ14を通してウェーハ11に印加することにより、キャパシタンスメータ15で空乏層容量(キャパシタンス)を測定することができる。
本発明においては、上記のような一般的なC−V特性測定装置を用いることができる。以下に、本発明の電気特性測定方法の一例を示すが、本発明はこれに限定されるものではない。
まず、図1(a)に示したように、ポリバックシールとして裏面側にポリシリコン膜2が形成されたシリコンウェーハ1をフッ酸処理し、ウェーハ表面上の酸化膜等を除去する。その後、シリコンウェーハ1の表面側に、例えば一般に市販されている真空蒸着装置を用いて、蒸着法により陽極となる金属電極3を蒸着させる。これによってシリコンウェーハ1と金属電極3とがショットキー接合され、これらの間には空乏層が形成される。
このとき、前記シリコンウェーハ1としては特には限定されず、例えばエピタキシャルシリコンウェーハとすることができる。また、金属電極3の材質としては、金やアルミニウム等を用いることができる。
次に、図1(b)に示したように、ポリシリコン膜2の表面上に金属ペースト5を厚さ5.0〜15.0μm程度で塗布し、その後該金属ペースト5を乾燥させる。この金属ペースト5としては、特には限定されないが、導電性が高く安価であり、耐湿性に優れる銀ペーストを用いることが好ましい。また金属ペースト5の乾燥方法としては、室温で自然乾燥させても良いし、70℃〜150℃程度で加熱乾燥させても良い。加熱乾燥させた場合には、自然乾燥に比べ乾燥時間を短縮させることができるため、測定効率を向上させることができる。
その後、図1(c)に示したように、シリコンウェーハ1を、金属ペースト5が塗布されている面を下にして、金属製のステージ4上に載置する。これによって、金属ペースト5とステージ4とは、電気的に接続される。そして、陽極を前記金属電極3とし、陰極を前記ステージ4として、これらをパルス電圧発生器(不図示)等に接続して電圧をかけ、キャパシタンスメータ(不図示)等によって、前記シリコンウェーハ1と金属電極3との間の空乏層容量を測定することにより、前記シリコンウェーハ1のC−V特性を測定する。
このように、前記ポリシリコン膜2の表面上に金属ペースト5を塗布することにより、ウェーハ表面側のC−Vプロファイルのばらつきを抑制できる。金属ペーストを塗布することによって、ばらつきを抑制できるのは、金属ペースト中の金属がポリシリコン膜中の結晶粒界を通して、ポリシリコン膜と単結晶シリコンウェーハの界面まで達していることが確認されており、これによりポリシリコン膜の電気伝導率が高くなったためであると解される。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
直径が200mmであって、裏面側に、ポリバックシールとして厚さ1.0μmのポリシリコン膜が形成されたエピタキシャルシリコンウェーハ(エピ膜厚:5μm、エピ抵抗率:0.78Ωcm)を用意した。そして、ポリシリコン膜の表面上に厚さ10μmの金属ペースト(Agペースト)を塗布し、その後室温で60分間自然乾燥させた。このようにして、ウェーハ裏面側に形成されたポリシリコン膜の表面上にAgペーストが塗布されたエピタキシャルシリコンウェーハをフッ酸(HF)処理し、ウェーハ表面上の酸化膜等を除去した後、前記エピタキシャルシリコンウェーハの表面側に金(Au)を蒸着させて、金属電極を形成した。
この状態で、図4に示したような一般的なC−V特性測定装置を用いて前記エピタキシャルシリコンウェーハの抵抗率測定を実施した。1回測定を行った後は、ウェーハを一度ステージ上から取り外し、再度ステージ上に載置して測定を行い、これを繰り返すことによって計10回の測定を行った。
このときのC−Vプロファイル結果を図2(a)に示す。図2(a)より、ウェーハ表面側の抵抗率は高くなることなく、C−Vプロファイルも安定していることが確認された。
(比較例)
エピタキシャルシリコンウェーハの裏面側に形成されたポリシリコン膜の表面上に金属ペーストを塗布しなかったこと以外は実施例と同様にして、エピタキシャルシリコンウェーハの抵抗率測定を計10回実施した。
このときのC−Vプロファイル結果を図2(b)に示す。図2(b)より、ウェーハ表面側の抵抗率が高くなっており、C−Vプロファイルがばらついてしまっていることが確認された。
また、上記測定結果において、ウェーハ表面側からの深さが1.0μmのときの抵抗率面内分布を比較したグラフを図3に示す。ここで、抵抗率面内分布とは、ウェーハ面内9点の抵抗率を測定し、その最大値と最小値から、以下の式で求めている。

(最大値−最小値)/(最大値+最小値)×100[%]
その結果、抵抗率面内分布の平均値が、図3(a)のAgペースト塗布有のウェーハでは1.107%であるのに対し、図3(b)のAgペースト塗布無のウェーハでは1.503%となっており、面内分布に改善傾向がみられることがわかった。
以上の結果より、シリコンウェーハ裏面側に、ポリバックシールとして形成されたポリシリコン膜の表面上に金属ペースト(Agペースト)を塗布してからシリコンウェーハの電気特性を測定することによって、シリコンウェーハの抵抗率の測定結果のバラツキが低減され、これによって正確にシリコンウェーハの電気特性を測定できることがわかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…シリコンウェーハ、 2…ポリシリコン膜、 3…金属電極、 4…ステージ、
5…金属ペースト、 10…C−V特性測定装置、 11…測定対象ウェーハ、
12…ショットキー電極、 13…ステージ、 14…プローブ、
15…キャパシタンスメータ、 16…パルス電圧発生器、
17…制御用コンピュータ、 18…シールドボックス、 19…真空ポンプ、
20…真空吸着穴。

Claims (3)

  1. 裏面側にポリシリコン膜を形成したシリコンウェーハの電気特性測定方法において、前記シリコンウェーハの表面側には、陽極となる金属を蒸着させ、裏面側には、前記ポリシリコン膜の表面上に金属ペーストを塗布した後に、該金属ペーストを乾燥させ、該乾燥させた金属ペーストを介して陰極に接触させ、前記陽極及び陰極の間に電圧をかけることによりC−V特性を測定することを特徴とするウェーハの電気特性測定方法。
  2. 前記シリコンウェーハとして、表面にエピタキシャル層を形成したエピタキシャルシリコンウェーハとすることを特徴とする請求項1に記載のウェーハの電気特性測定方法。
  3. 前記金属ペーストを銀ペーストとすることを特徴とする請求項1または請求項2に記載のウェーハの電気特性測定方法。
JP2011091127A 2011-04-15 2011-04-15 ウェーハの電気特性測定方法 Active JP5556731B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011091127A JP5556731B2 (ja) 2011-04-15 2011-04-15 ウェーハの電気特性測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011091127A JP5556731B2 (ja) 2011-04-15 2011-04-15 ウェーハの電気特性測定方法

Publications (2)

Publication Number Publication Date
JP2012227216A true JP2012227216A (ja) 2012-11-15
JP5556731B2 JP5556731B2 (ja) 2014-07-23

Family

ID=47277082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011091127A Active JP5556731B2 (ja) 2011-04-15 2011-04-15 ウェーハの電気特性測定方法

Country Status (1)

Country Link
JP (1) JP5556731B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076662A (ja) * 2014-10-08 2016-05-12 信越半導体株式会社 シリコン単結晶ウェーハの評価方法
CN107256837A (zh) * 2017-07-19 2017-10-17 河北普兴电子科技股份有限公司 基于超级背封衬底的外延片电阻率的测量方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183036A (ja) * 1991-12-26 1993-07-23 Mitsubishi Materials Corp C−v特性の測定方法
JPH1012903A (ja) * 1996-06-26 1998-01-16 Kyocera Corp 光電変換装置
JP2001196433A (ja) * 2000-01-17 2001-07-19 Mitsubishi Materials Silicon Corp シリコンウェーハのCu濃度測定方法
JP2004319802A (ja) * 2003-04-17 2004-11-11 Sharp Corp 太陽電池の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183036A (ja) * 1991-12-26 1993-07-23 Mitsubishi Materials Corp C−v特性の測定方法
JPH1012903A (ja) * 1996-06-26 1998-01-16 Kyocera Corp 光電変換装置
JP2001196433A (ja) * 2000-01-17 2001-07-19 Mitsubishi Materials Silicon Corp シリコンウェーハのCu濃度測定方法
JP2004319802A (ja) * 2003-04-17 2004-11-11 Sharp Corp 太陽電池の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076662A (ja) * 2014-10-08 2016-05-12 信越半導体株式会社 シリコン単結晶ウェーハの評価方法
CN107256837A (zh) * 2017-07-19 2017-10-17 河北普兴电子科技股份有限公司 基于超级背封衬底的外延片电阻率的测量方法
CN107256837B (zh) * 2017-07-19 2020-01-07 河北普兴电子科技股份有限公司 基于超级背封衬底的外延片电阻率的测量方法

Also Published As

Publication number Publication date
JP5556731B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
US8716130B2 (en) Method of manufacturing semiconductor device
Gökçen et al. Frequency and voltage dependence of negative capacitance in Au/SiO2/n-GaAs structures
Bengi et al. Electrical and dielectric properties of Al/HfO2/p-Si MOS device at high temperatures
Voitsekhovskii et al. Hysteresis phenomena in MIS structures based on graded-gap MBE HgCdTe with a two-layer plasma-chemical insulator SiO 2/Si 3 N 4
Ataseven et al. Temperature-dependent dielectric properties of Au/Si3N4/n-Si (metal—insulator—semiconductor) structures
JP5556731B2 (ja) ウェーハの電気特性測定方法
TW201623927A (zh) 石墨烯光電能量感測器及使用其之光電能量感測方法
Parkhomenko et al. Electrical properties of p-NiO/n-Si heterostructures based on nanostructured silicon
KR20130035876A (ko) 광전 변환 장치
Stetsyura et al. Electrical passivation of silicon surface by a polyelectrolyte coating
JP6451881B1 (ja) シリコン層の評価方法およびシリコンエピタキシャルウェーハの製造方法
Sağlam et al. Temperature dependence of current–voltage characteristics of the Cd/CdS/n-GaAs/In sandwich structure
JP7056609B2 (ja) Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法
Yıldırım et al. Controlling the electrical characteristics of Au/n-Si structures by interfacial insulator layer
JP6256285B2 (ja) シリコン単結晶ウェーハの評価方法
Bilge Ocak et al. Gaussian Distribution on Electrical characteristics of Al SiO2 p Si Structures
CN106952811B (zh) 制造半导体装置的方法
JP2011119712A (ja) 酸化物半導体の評価方法、半導体装置の作製方法
Güzeldir et al. Laterally inhomogeneous barrier analysis of identically prepared Cd/CdS/n-Si/Au–Sb structures by SILAR method
RU2392693C1 (ru) Полупроводниковый датчик ультрафиолетового излучения на основе нитрида алюминия и способ его изготовления
Gong et al. Study of silicon-silicon nitride interface properties on planar (1 0 0), planar (1 1 1) and textured surfaces using deep-level transient spectroscopy
JP6714867B2 (ja) 抵抗率測定方法
Bengi et al. Annealing effect on the electrical properties of HfO2 based Schottky barrier diodes
JP2014116510A (ja) 半導体評価方法
JP2011243726A (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140520

R150 Certificate of patent or registration of utility model

Ref document number: 5556731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250