JP2016076662A - シリコン単結晶ウェーハの評価方法 - Google Patents

シリコン単結晶ウェーハの評価方法 Download PDF

Info

Publication number
JP2016076662A
JP2016076662A JP2014207533A JP2014207533A JP2016076662A JP 2016076662 A JP2016076662 A JP 2016076662A JP 2014207533 A JP2014207533 A JP 2014207533A JP 2014207533 A JP2014207533 A JP 2014207533A JP 2016076662 A JP2016076662 A JP 2016076662A
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
crystal wafer
wafer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014207533A
Other languages
English (en)
Other versions
JP6256285B2 (ja
Inventor
史高 久米
Fumitaka Kume
史高 久米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2014207533A priority Critical patent/JP6256285B2/ja
Publication of JP2016076662A publication Critical patent/JP2016076662A/ja
Application granted granted Critical
Publication of JP6256285B2 publication Critical patent/JP6256285B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】C−Vプロファイルのばらつきを抑制可能なシリコン単結晶ウェーハのC−V特性測定方法を提供する。
【解決手段】シリコン単結晶ウェーハ3をC−V特性測定装置10のウェーハステージ6上に載置してC−V特性を測定するシリコン単結晶ウェーハ3の評価方法であって、シリコン単結晶ウェーハ3の主表面に電極4を形成する工程と、シリコン単結晶ウェーハ3の主裏面に導電性ペースト5を塗布する工程と、ウェーハステージ6上に導電性クッション7を載置し、導電性クッション7上に導電性ペースト5面を密着させ、導電性クッション7と導電性ペースト5を介してシリコン単結晶ウェーハ3とウェーハステージ6とを導通させる工程と、電極4を介してシリコン単結晶ウェーハ3にバイアス電圧を印加させながらC−V特性を測定する工程とを有する。
【選択図】図1

Description

本発明はシリコン単結晶ウェーハの評価方法に関し、より詳しくは、C−V特性を用いるシリコン単結晶ウェーハの抵抗率評価方法に関する。
従来、シリコン単結晶ウェーハの抵抗率を測定する方法として、C−V(capacitance−voltage)特性を測定する方法が知られている。C−V特性を測定するには、先ず試料となるシリコン単結晶ウェーハの表面に、例えば金電極を用いてショットキー接合を形成し、次に試料をC−V特性測定装置のウェーハステージに固定し、そして電極に逆バイアス電圧を連続的に変化させながら印加することにより、シリコン単結晶ウェーハの内部に空乏層を拡げて容量を変化させる。
精度の高いC−V特性を得るためには、試料とウェーハステージとの接触抵抗を低く保つ必要がある。例えば特許文献1には、裏面側にポリシリコン膜(PBS)の形成された試料のPBS上に導電性ペーストを塗布することにより、C−Vプロファイルのばらつきを抑制する方法が開示されている。
特開2012−227216号公報
特許文献1に記載の測定方法は、裏面側にポリシリコン膜の形成された試料のC−V特性の測定に用いることができる。しかしながら、この測定方法では、試料の裏面に塗布した導電性ペーストに凹凸があると、試料とウェーハステージとの間に間隙が形成されるので、試料とウェーハステージとの接触抵抗が高くなってしまい、C−Vプロファイルのばらつきがかえって大きくなるという問題がある。
本発明は、上記問題点に鑑みてなされたものであって、試料の裏面に導電性ペーストを塗布しても、C−Vプロファイルのばらつきを抑制可能なシリコン単結晶ウェーハの評価方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコン単結晶ウェーハをC−V特性測定装置のウェーハステージ上に載置して前記シリコン単結晶ウェーハのC−V特性を測定するシリコン単結晶ウェーハの評価方法であって、
前記シリコン単結晶ウェーハの主表面に電極を形成する工程と、
前記シリコン単結晶ウェーハの主裏面に導電性ペーストを塗布する工程と、
前記ウェーハステージ上に導電性クッションを載置し、該導電性クッション上に前記シリコン単結晶ウェーハの導電性ペースト面を密着させ、前記導電性クッションと前記導電性ペーストを介して前記シリコン単結晶ウェーハと前記ウェーハステージとを導通させる工程と、
前記電極を介して前記シリコン単結晶ウェーハにバイアス電圧を印加させながらC−V特性を測定する工程と、
を有することを特徴とするシリコン単結晶ウェーハの評価方法を提供する。
このように、ウェーハステージ上に導電性クッションを載置し、導電性クッション上にシリコン単結晶ウェーハの導電性ペースト面を密着させ、導電性クッションと導電性ペーストを介してシリコン単結晶ウェーハとウェーハステージとを導通させることにより、導電性ペーストと導電性クッションとの間に間隙が形成されないようにすることができ、精度の高いC−V特性が得られる。これにより、C−Vプロファイルのばらつきを従来よりも抑制することができる。
このとき、前記測定されたC−V特性から、前記シリコン単結晶ウェーハの抵抗率を求める工程を有することが好ましい。
このような精度の高いC−V特性からシリコン単結晶ウェーハの抵抗率を求めることにより、ばらつきを従来よりも抑制したC−Vプロファイルを得ることができる。
このとき、前記シリコン単結晶ウェーハは、シリコンエピタキシャル層とシリコン単結晶基板を有するシリコンエピタキシャルウェーハであり、前記導電性クッションの抵抗率が前記シリコン単結晶基板の抵抗率以下であることが好ましい。
このような導電性クッションの抵抗率とすることにより、ウェーハステージと導電性ペーストの間に導電性クッションを挟んでも、導電性クッションの抵抗の影響がC−V特性へ現れることを防ぎ、シリコンエピタキシャルウェーハの精度の高いC−V特性を得ることができる。
このとき、前記導電性クッションとして、抵抗率が0.01[Ω・cm]以下のものを用いることが好ましい。
このような抵抗率の導電性クッションを用いることにより、導電性クッションの抵抗の影響がC−V特性へ現れることを確実に防ぎ、精度の高いC−V特性を得ることができる。
このとき、前記導電性クッションとして、シリコーンゴムを主成分とするものを用いることが好ましい。
このようにシリコーンゴムを主成分とする導電性クッションを用いることにより、導電性ペーストと導電性クッションの間に間隙ができることを防ぎ、導電性ペーストと導電性クッションの間の接触抵抗を低く保つことができ、精度の高いC−V特性が得られ、C−Vプロファイルのばらつきを従来よりも抑制することができる。
このとき、前記導電性ペーストとして、銀ペーストを用いることが好ましい。
このように銀ペーストを用いることにより、容易に導電性ペーストの膜を形成でき、導電性クッションと併せて用いることにより、精度の高いC−V特性が得られ、C−Vプロファイルのばらつきを従来よりも抑制することができる。
以上のように、本発明によれば、精度の高いC−V特性が得られ、C−Vプロファイルのばらつきを従来よりも抑制することができる。
本発明のシリコン単結晶ウェーハの評価方法に用いるC−V特性測定装置と装置に載置されたシリコン単結晶ウェーハを示す概略図である。 本発明の実施例におけるシリコン単結晶ウェーハの表面からの深さと抵抗率の関係を表すC−Vプロファイルである。 比較例におけるシリコン単結晶ウェーハの表面からの深さと抵抗率の関係を表すC−Vプロファイルである。
以下、本発明をより詳細に説明する。
上記のように、シリコン単結晶ウェーハのC−V特性を測定するシリコン単結晶ウェーハの評価方法において、シリコン単結晶ウェーハの裏面に塗布された導電性ペーストと、C−V特性測定装置のウェーハステージとの接触抵抗を低く保ち、精度の高いC−V特性を得ることができ、それによりC−Vプロファイルのばらつきを抑制することができるシリコン単結晶ウェーハの抵抗率評価方法が求められている。
本発明者は、上記目的を達成するために鋭意検討を行った結果、シリコン単結晶ウェーハをC−V特性測定装置のウェーハステージ上に載置して前記シリコン単結晶ウェーハのC−V特性を測定するシリコン単結晶ウェーハの評価方法であって、
前記シリコン単結晶ウェーハの主表面に電極を形成する工程と、
前記シリコン単結晶ウェーハの主裏面に導電性ペーストを塗布する工程と、
前記ウェーハステージ上に導電性クッションを載置し、該導電性クッション上に前記シリコン単結晶ウェーハの導電性ペースト面を密着させ、前記導電性クッションと前記導電性ペーストを介して前記シリコン単結晶ウェーハと前記ウェーハステージとを導通させる工程と、
前記電極を介して前記シリコン単結晶ウェーハにバイアス電圧を印加させながらC−V特性を測定する工程と、
を有するシリコン単結晶ウェーハの評価方法が、上記課題を解決できることを見出し、本発明を完成させた。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図1は、本発明のシリコン単結晶ウェーハの抵抗率評価方法に用いるC−V特性測定装置10と装置に載置されたシリコン単結晶ウェーハを示す概略図である。先ず、シリコン単結晶基板1上にシリコンエピタキシャル層2を気相成長したシリコン単結晶ウェーハ(シリコンエピタキシャルウェーハ)3を準備する。シリコン単結晶ウェーハ3は、円盤状のものに限らず、所望の大きさに劈開して短冊状もしくはチップ状にしたものでもよい。
次に、シリコン単結晶ウェーハ3の表面に形成された酸化膜を除去するために、フッ酸(HF)処理、リンス及び乾燥を行う。そして、シリコンエピタキシャル層2の主表面に、例えば金(Au)を蒸着させて電極4を形成する(電極形成工程)。
続いて、シリコン単結晶ウェーハ3の主裏面に導電性ペースト5を塗布する(塗布工程)。導電性ペーストとは、アクリル系の樹脂をベースとして銀粒子、ニッケル粒子、あるいはカーボンブラック等を分散し、トルエンやキシレン等の有機溶剤又は水を加えて希釈したものである。
導電性ペースト5を塗布すると、塗布された導電性ペースト5の表面に凹凸8が形成されるので、シリコン単結晶基板1の主裏面とウェーハステージ6との間に間隙が形成され、かえってシリコン単結晶基板1とウェーハステージ6との間の接触抵抗に対応する抵抗が高くなってしまうことがあり、C−Vプロファイルのばらつきが大きくなる。
そこで、導電性クッション7をシリコン単結晶ウェーハ3よりも広くウェーハステージ6上に載置し、導電性クッション7にシリコン単結晶ウェーハ3を密着させる。導電性クッション7は、シリコン単結晶基板1の抵抗率以下であること、具体的には0.01[Ω・cm]以下であることが好ましい。また、導電性クッション7は、銀やカーボンを練りこんだシリコーンゴムを主成分とするものを用いると、適度なクッション性を確保でき好ましい。その厚さは0.2[mm]以上0.75[mm]以下であることが好ましい。
シリコーンゴムを主成分とする導電性クッション7の厚さが0.2[mm]よりも薄い場合、導電性ペースト5の表面に形成される凹凸8を十分に吸収することができなくなる。逆に0.75[mm]よりも厚くなると、導電性クッション7の抵抗が無視できないほど大きくなり、C−V特性を測定して得られるシリコン単結晶ウェーハ3の抵抗率に影響を与えるので、好ましくない。
導電性クッション7上に、導電性ペースト5を塗布したシリコン単結晶ウェーハ3を載置して密着させると、導電性ペースト5の表面に凹凸8が形成されていても、導電性クッション7が変形して導電性ペースト5の表面に形成された凹凸8を埋めるので、導電性ペースト5と導電性クッション7を介して、シリコン単結晶ウェーハ3とウェーハステージ6との間の接触抵抗に対応する抵抗を十分に低く保ちながら導通させることができる。
そして、電極4を介してシリコン単結晶ウェーハ3にバイアス電圧を印加させると、電極4直下のシリコン単結晶ウェーハ3内に空乏層が拡がる。電極4にバイアス電圧Vを連続的に変化させながら印加し、シリコン単結晶ウェーハ3の内部に空乏層を拡げて容量Cを変化させつつ計測すると、次のバイアス電圧Vと空乏層の容量Cの関係から、シリコン単結晶ウェーハ3の主表面からの深さWにおける不純物濃度N(W)を算出することができる。
W=AεεSi/C ・・・(1)
N(W)=2/(qεεSi)*{d(C−2)/dV}−1・・・(2)
ここで、Aは電極面積、εは真空誘電率、εSiはSiの比誘電率、qは電子の電荷量である。
得られた不純物濃度をASTM STANDARDS F723等の換算式により換算することにより、不純物濃度を抵抗率に換算する。また、シリコン単結晶ウェーハ3内の深さWならびに、深さWにおける抵抗率の関係をグラフにプロットすると、C−Vプロファイルを得ることができる。
以上、本発明の実施態様を詳細に説明したが、以下にまとめを記載する。
シリコン単結晶基板1の裏面にPBS(ポリバックシール)やSB(サンドブラスト)が形成されたシリコン単結晶ウェーハ3、あるいはシリコン単結晶基板1の抵抗率が0.02[Ω・cm]より高いシリコン単結晶ウェーハ3は、導電性ペーストの典型的な抵抗率が0.6×10−4〜10×10−4[Ω・cm]なので、シリコン単結晶ウェーハ3の主裏面に導電性ペースト5を塗布することにより、ウェーハステージ6との接触抵抗を下げることができる。
また、シリコンエピタキシャル層2の抵抗率が0.2[Ω・cm]より低い場合も、シリコン単結晶ウェーハ3の主裏面に導電性ペースト5を塗布することによりバイアス電圧印加時のリークを抑えることができる。
しかし、シリコン単結晶ウェーハ3の主裏面に導電性ペースト5を塗布すると、その表面に凹凸8が形成されるので、シリコン単結晶ウェーハ3とウェーハステージ6との間に間隙ができてしまい、良好な接触を保ち難くなる。そこで、導電性クッション7をシリコン単結晶ウェーハ3とウェーハステージ6の間に載置し、導電性クッション7にシリコン単結晶ウェーハ3を密着させる。すると、導電性ペースト5の表面に形成された凹凸8を導電性クッション7が埋めるので、導電性ペースト5と導電性クッション7を介して、シリコン単結晶ウェーハ3とウェーハステージ6との間の接触抵抗に対応する抵抗を十分に低く保ちながら導通させることができる。
ただし、導電性クッション7の抵抗率が高い場合はC-V特性に影響が出るので、シリコン単結晶基板1の抵抗率以下のもの、好ましくは0.01[Ω・cm]以下のものを用いる。また、導電性クッション7が厚い場合も、抵抗が大きくなり、C-V特性に影響が出る。逆に導電性クッション7が薄いと、凹凸8を十分に吸収することができない。そこで、銀やカーボンを練りこんだシリコーンゴムを主成分とするものを導電性クッション7として用いる場合は、その厚さが0.2[mm]以上0.75[mm]以下のものを用いるのが好ましい。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
シリコンエピタキシャル層2の抵抗率が約0.1[Ω・cm]で、シリコン単結晶基板1の裏面にPBS(ポリバックシール)の形成されたn型シリコンエピタキシャルウェーハ(シリコン単結晶ウェーハ3)を準備し、このシリコン単結晶ウェーハ3をフッ酸(HF)処理、リンス及び乾燥し、表面の酸化膜を除去した。次に、シリコンエピタキシャル層2の表面に、金(Au)を蒸着させて電極4を形成した。続いて、銀粒子を分散した導電性ペースト5をシリコン単結晶基板1の裏面にPBSの上から塗布した。
そして、抵抗率8×10−3[Ω・cm]、厚さ0.3[mm]の導電性クッション7をシリコン単結晶ウェーハ3よりも広くウェーハステージ6上に載置し、導電性クッション7にシリコン単結晶ウェーハ3を密着させた。さらに、電極4を介してシリコン単結晶ウェーハ3にバイアス電圧を印加し、C−V特性を得た。この測定を3回繰り返し、得られたC−V特性からシリコン単結晶ウェーハ3の主表面からの深さと抵抗率の関係を表すC−Vプロファイル求め、その結果を図2に示した。
図2に示すように、3回の繰返し測定により得られたC−Vプロファイルはほぼ重複しており、ばらつきが十分に抑制されたC−Vプロファイルを得ることができた。このとき、シリコン単結晶ウェーハ3の主表面からの深さ0.3[μm]における抵抗率のばらつき[%]を次式(3)から求めると、0.39[%]であった。
ばらつき=(最大値−最小値)÷(最大値+最小値)×100・・・(3)
(比較例)
シリコンエピタキシャル層2の抵抗率が約0.1[Ω・cm]で、シリコン単結晶基板1の裏面にPBS(ポリバックシール)の形成されたn型シリコンエピタキシャルウェーハ(シリコン単結晶ウェーハ3)を準備し、導電性クッション7を用いないこと以外は実施例と同様にしてC−Vプロファイル求め、その結果を図3に示した。シリコン単結晶ウェーハ3の主表面からの深さ0.3[μm]における抵抗率のばらつきは1.70[%]であり、実施例と比べてばらつきが大きかった。
上記に示したように、導電性クッションを用いることで、C−Vプロファイルのばらつきを抑制することができることが、図2と図3のC−Vプロファイルの比較から明確に分かる。また、導電性クッション7を用いることにより、用いない場合に比べて、シリコン単結晶ウェーハ3の主表面からの深さ0.3[μm]における抵抗率のばらつきを、1.70[%]から0.39[%]へと大きく減少させることができ、C−Vプロファイルのばらつきの抑制効果が定量的に確認できた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…シリコン単結晶基板、 2…シリコンエピタキシャル層、
3…シリコン単結晶ウェーハ、 4…電極、 5…導電性ペースト、
6…ウェーハステージ、 7…導電性クッション、 8…凹凸、
10…C−V特性測定装置。

Claims (6)

  1. シリコン単結晶ウェーハをC−V特性測定装置のウェーハステージ上に載置して前記シリコン単結晶ウェーハのC−V特性を測定するシリコン単結晶ウェーハの評価方法であって、
    前記シリコン単結晶ウェーハの主表面に電極を形成する工程と、
    前記シリコン単結晶ウェーハの主裏面に導電性ペーストを塗布する工程と、
    前記ウェーハステージ上に導電性クッションを載置し、該導電性クッション上に前記シリコン単結晶ウェーハの導電性ペースト面を密着させ、前記導電性クッションと前記導電性ペーストを介して前記シリコン単結晶ウェーハと前記ウェーハステージとを導通させる工程と、
    前記電極を介して前記シリコン単結晶ウェーハにバイアス電圧を印加させながらC−V特性を測定する工程と、
    を有することを特徴とするシリコン単結晶ウェーハの評価方法。
  2. 前記測定されたC−V特性から、前記シリコン単結晶ウェーハの抵抗率を求める工程を有することを特徴とする請求項1に記載のシリコン単結晶ウェーハの評価方法。
  3. 前記シリコン単結晶ウェーハは、シリコンエピタキシャル層とシリコン単結晶基板を有するシリコンエピタキシャルウェーハであり、前記導電性クッションの抵抗率が前記シリコン単結晶基板の抵抗率以下であることを特徴とする請求項1又は請求項2に記載のシリコン単結晶ウェーハの評価方法。
  4. 前記導電性クッションとして、抵抗率が0.01[Ω・cm]以下のものを用いることを特徴とする請求項1から請求項3のいずれか一項に記載のシリコン単結晶ウェーハの評価方法。
  5. 前記導電性クッションとして、シリコーンゴムを主成分とするものを用いることを特徴とする請求項1から請求項4のいずれか一項に記載のシリコン単結晶ウェーハの評価方法。
  6. 前記導電性ペーストとして、銀ペーストを用いることを特徴とする請求項1から請求項5のいずれか一項に記載のシリコン単結晶ウェーハの評価方法。
JP2014207533A 2014-10-08 2014-10-08 シリコン単結晶ウェーハの評価方法 Active JP6256285B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014207533A JP6256285B2 (ja) 2014-10-08 2014-10-08 シリコン単結晶ウェーハの評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014207533A JP6256285B2 (ja) 2014-10-08 2014-10-08 シリコン単結晶ウェーハの評価方法

Publications (2)

Publication Number Publication Date
JP2016076662A true JP2016076662A (ja) 2016-05-12
JP6256285B2 JP6256285B2 (ja) 2018-01-10

Family

ID=55951619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014207533A Active JP6256285B2 (ja) 2014-10-08 2014-10-08 シリコン単結晶ウェーハの評価方法

Country Status (1)

Country Link
JP (1) JP6256285B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023233834A1 (ja) * 2022-05-31 2023-12-07 信越半導体株式会社 抵抗率測定方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08194012A (ja) * 1995-01-18 1996-07-30 Fuji Electric Co Ltd 半導体素子の特性測定装置
JP2012227216A (ja) * 2011-04-15 2012-11-15 Shin Etsu Handotai Co Ltd ウェーハの電気特性測定方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08194012A (ja) * 1995-01-18 1996-07-30 Fuji Electric Co Ltd 半導体素子の特性測定装置
JP2012227216A (ja) * 2011-04-15 2012-11-15 Shin Etsu Handotai Co Ltd ウェーハの電気特性測定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023233834A1 (ja) * 2022-05-31 2023-12-07 信越半導体株式会社 抵抗率測定方法

Also Published As

Publication number Publication date
JP6256285B2 (ja) 2018-01-10

Similar Documents

Publication Publication Date Title
Demirezen et al. Effect of series resistance and interface states on the I–V, C–V and G/ω–V characteristics in Au/Bi-doped polyvinyl alcohol (PVA)/n-Si Schottky barrier diodes at room temperature
WO2018037831A1 (ja) 抵抗率標準サンプルの製造方法及びエピタキシャルウェーハの抵抗率測定方法
Tataroğlu et al. The C–V–f and G/ω–V–f characteristics of Al/SiO2/p-Si (MIS) structures
KR101931713B1 (ko) C-v 특성 측정시스템 및 c-v 특성 측정방법
JP7406596B2 (ja) 半導体素子
CN109116209A (zh) 一种氧化硅-硅界面态密度和俘获界面的测试方法
JP6256285B2 (ja) シリコン単結晶ウェーハの評価方法
Bera et al. High frequency characterization and continuum modeling of ultrathin high-k (ZrO2) gate dielectrics on strained-Si
JP5881037B2 (ja) 絶縁物/半導体界面の評価方法及び評価装置
JP2020113642A (ja) 高抵抗材料の抵抗率測定方法
CN109061430A (zh) 一种半导体间界面态密度和俘获截面的测试方法
JP6451881B1 (ja) シリコン層の評価方法およびシリコンエピタキシャルウェーハの製造方法
Selçuk et al. Analysis of frequency-dependent series resistance and interface states of In/SiO2/p-Si (MIS) structures
JP5556731B2 (ja) ウェーハの電気特性測定方法
US20080290889A1 (en) Method of destructive testing the dielectric layer of a semiconductor wafer or sample
JP6575477B2 (ja) 抵抗率測定方法
JP5343693B2 (ja) ドーパント濃度測定方法
JP6044521B2 (ja) 半導体ウェーハの特性測定装置
JP6714867B2 (ja) 抵抗率測定方法
JP6172102B2 (ja) Soi基板の評価方法
JP6502490B2 (ja) Tftにおけるmis構造設計の制御方法及び制御システム
JP3871131B2 (ja) 空乏層容量測定方法
TWI609189B (zh) SOI substrate evaluation method
WO2023233834A1 (ja) 抵抗率測定方法
JP3823911B2 (ja) 半導体の空乏層容量算出装置及びc−v特性測定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171120

R150 Certificate of patent or registration of utility model

Ref document number: 6256285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250