JP6575477B2 - 抵抗率測定方法 - Google Patents

Description

本発明は抵抗率測定方法に関し、より詳しくは、Ｃ−Ｖ法による抵抗率測定方法に関する。

従来、抵抗率を測定する方法としてＣ−Ｖ（Ｃａｐａｃｉｔａｎｃｅ − Ｖｏｌｔａｇｅ）法が知られている。Ｃ−Ｖ法では、シリコンエピタキシャル層等の単結晶ウェーハの表面に例えば金（Ａｕ）電極あるいは水銀（Ｈｇ）電極を接触させてショットキー接合を形成し、電極に逆バイアス電圧を例えば１Ｖから連続的に変化させながら印加することにより単結晶ウェーハの内部に空乏層を拡げて容量を変化させる。

そして、この逆バイアス電圧と容量の関係から所望深さにおける不純物ドーパント濃度を算出し、さらにＡＳＴＭ ＳＴＡＮＤＡＲＤＳ Ｆ７２３等の換算式を用いて、不純物ドーパント濃度を抵抗率に換算する。以下、ＡＳＴＭ ＳＴＡＮＤＡＲＤＳ Ｆ７２３の換算式を用いて不純物ドーパント濃度を抵抗率に換算することを単にＡＳＴＭ換算という。

抵抗率１Ωｃｍ以下のシリコンエピタキシャル層の不純物ドーパント濃度を高精度に測定するため、直径１．５ｍｍ以下の電極を形成し、印加する電圧を０．５Ｖ以下のステップ幅で変化させることが特許文献１に記載されている。特許文献１には明記されていないが、電極が水銀（Ｈｇ）であっても印加電圧を０．５Ｖ以下のステップ幅で変化させることにより、１．０Ｖ以上のステップ幅で変化させるよりも細かい範囲で印加電圧の変化量に対応した測定ができる。ただし、特許文献１には初期の印加電圧について何ら記載がない。

特開２００８−２１１１１３号公報

Ｃ−Ｖ法による抵抗率測定方法の対象と成り得るシリコンエピタキシャル層の不純物濃度は、１×１０^１１ａｔｏｍｓ／ｃｍ^３以上３．４×１０^１７ａｔｏｍｓ／ｃｍ^３以下である。ＡＳＴＭ換算すると、１×１０^１１ａｔｏｍｓ／ｃｍ^３はＰ型１．３×１０^５Ωｃｍ、Ｎ型４．３×１０^４Ωｃｍに相当し、３．４×１０^１７ａｔｏｍｓ／ｃｍ^３はＰ型８．６×１０^−２Ωｃｍ、Ｎ型４×１０^−２Ωｃｍに相当する。

不純物濃度１×１０^１１ａｔｏｍｓ／ｃｍ^３未満のシリコンエピタキシャル層を得るには、ドーパントを流さずに例えば５０μｍ以上気相成長する必要があり、商業ベースでの生産がまだ行われていない。また、不純物濃度３．４×１０^１７ａｔｏｍｓ／ｃｍ^３超では空乏層が実質的に拡がらないので、Ｃ−Ｖ法による抵抗率測定を行うことができない。

一方、Ｃ−Ｖ法による抵抗率測定を行うシリコンエピタキシャル層の不純物濃度は通常、２×１０^１３ａｔｏｍｓ／ｃｍ^３以上３×１０^１６ａｔｏｍｓ／ｃｍ^３以下である。ＡＳＴＭ換算すると、２×１０^１３ａｔｏｍｓ／ｃｍ^３はＰ型６５３Ωｃｍ、Ｎ型２１３Ωｃｍに相当し、３×１０^１６ａｔｏｍｓ／ｃｍ^３はＰ型０．５４Ωｃｍ、Ｎ型０．２１Ωｃｍに相当する。

以下、不純物濃度２×１０^１３ａｔｏｍｓ／ｃｍ^３以上３×１０^１６ａｔｏｍｓ／ｃｍ^３以下を通常不純物濃度、不純物濃度１×１０^１１ａｔｏｍｓ／ｃｍ^３以上２×１０^１３ａｔｏｍｓ／ｃｍ^３未満を低不純物濃度、不純物濃度３×１０^１６ａｔｏｍｓ／ｃｍ^３超３．４×１０^１７ａｔｏｍｓ／ｃｍ^３以下を高不純物濃度と呼ぶことがある。

近年、高抵抗率あるいは低抵抗率のシリコンエピタキシャル層が製造されるようになり、それに伴い、低不純物濃度あるいは高不純物濃度をＣ−Ｖ法で測定できる技術が求められている。

例えば、抵抗率がＮ型１０００Ωｃｍ（不純物濃度４．２５×１０^１２ａｔｏｍｓ／ｃｍ^３）の場合、逆バイアス電圧を１Ｖ掛けると空乏層が約２２μｍ拡がるので、Ｃ−Ｖ法の測定に最低必要なサンプルのシリコンエピタキシャル層厚さは２２μｍである。そして、逆バイアス電圧を例えば２５Ｖまで掛けて抵抗率を求めるためには、９０μｍ以上の厚いシリコンエピタキシャル層を準備する必要がある。

逆に、抵抗率がＰ型０．３Ωｃｍ以下（不純物濃度６×１０^１６ａｔｏｍｓ／ｃｍ^３以上）のサンプルを水銀電極のＣ−Ｖ法で測定する場合、逆バイアス電圧を２５Ｖ掛ける前にブレークダウン（Ｂｒｅａｋ Ｄｏｗｎ）が発生し、安定した測定ができない。

本発明は上記問題点を解決するために為されたものであり、低不純物濃度あるいは高不純物濃度のシリコンエピタキシャル層の抵抗率をより確実に測定することができるＣ−Ｖ法による抵抗率測定方法を提供することを目的とする。

上記目的を達成するために、本発明は、不純物濃度１×１０^１１ａｔｏｍｓ／ｃｍ^３以上３．４×１０^１７ａｔｏｍｓ／ｃｍ^３以下のシリコンエピタキシャル層表面に接触した電極に逆バイアス電圧を印加して電圧毎の容量を測定し、前記逆バイアス電圧と前記容量の関係から不純物濃度と抵抗率を算出するＣ−Ｖ法の抵抗率測定方法において、２×１０^１３ａｔｏｍｓ／ｃｍ^３未満または３×１０^１６ａｔｏｍｓ／ｃｍ^３超の不純物濃度を測定する際の初期印加電圧を、２×１０^１３ａｔｏｍｓ／ｃｍ^３以上３×１０^１６ａｔｏｍｓ／ｃｍ^３以下の不純物濃度を測定する際の初期印加電圧よりも絶対値を小さくすることを特徴とする抵抗率測定方法を提供する。

このように、低不純物濃度あるいは高不純物濃度のシリコンエピタキシャル層に対してＣ−Ｖ法の抵抗率測定を行う際、通常不純物濃度を測定する際よりも初期印加電圧の絶対値が小さいので、より表面側から測定を開始することができる。低不純物濃度のシリコンエピタキシャル層を測定する場合には、より表面側から測定を開始することで、Ｃ−Ｖ法の抵抗率測定に必要なシリコンエピタキシャル層の膜厚を薄くすることができ、サンプルが必要膜厚よりも薄いために発生し得る測定不能の事態を回避することができる。また、高不純物濃度のシリコンエピタキシャル層を測定する場合には、逆バイアス電圧の印加電圧を低くすることで、ブレークダウンの発生を抑制することができる。

このとき、不純物濃度２×１０^１３ａｔｏｍｓ／ｃｍ^３未満または３×１０^１６ａｔｏｍｓ／ｃｍ^３超の前記シリコンエピタキシャル層を測定する際、前記逆バイアス電圧の初期印加電圧の絶対値を０．１Ｖ以上１Ｖ未満とすることが望ましい。

低不純物濃度あるいは高不純物濃度のシリコンエピタキシャル層に対してＣ−Ｖ法の抵抗率測定を行う際に、逆バイアス電圧の初期印加電圧の絶対値として、このような範囲の値を好適に用いることができる。

このとき、不純物濃度２×１０^１３ａｔｏｍｓ／ｃｍ^３未満の前記シリコンエピタキシャル層を測定する際には、印加する前記逆バイアス電圧の絶対値を１０Ｖ未満とすることが望ましく、不純物濃度３×１０^１６ａｔｏｍｓ／ｃｍ^３超の前記シリコンエピタキシャル層を測定する際には、印加する前記逆バイアス電圧の絶対値を７Ｖ未満にすることが望ましい。

低不純物濃度のシリコンエピタキシャル層を測定する場合には、印加する逆バイアス電圧の絶対値を１０Ｖ未満とすることで、Ｃ−Ｖ法の抵抗率測定に必要なシリコンエピタキシャル層の膜厚をより効果的に薄くすることができる。また、高不純物濃度のシリコンエピタキシャル層を測定する場合には、高不純物濃度のブレークダウンは印加電圧７Ｖ以上で発生しやすいので、印加する逆バイアス電圧の絶対値を７Ｖ未満とすることにより、ブレークダウンの発生をさらに抑制することができる。

このとき、前記逆バイアス電圧のステップ電圧の絶対値を漸増させることが望ましい。

このような逆バイアス電圧でＣ−Ｖ法の抵抗率測定を行うことで、低電圧側の印加電圧を細かいステップで高くすることができるので、その結果得られる容量も低電圧側で細かく得られ、不安定になり易い表面側の印加電圧と容量との関係を正確に求めることができる。

このとき、前記逆バイアス電圧の絶対値を等比数列に従って印加することが望ましい。

逆バイアス電圧のステップ電圧の絶対値を漸増させる方法として、このような方法を好適に用いることができる。

本発明の抵抗率測定方法によると、低不純物濃度あるいは高不純物濃度のシリコンエピタキシャル層に対してＣ−Ｖ法の抵抗率測定を行う際、通常不純物濃度を測定する際よりも初期印加電圧の絶対値が小さいので、より表面側から測定を開始することができる。低不純物濃度のシリコンエピタキシャル層を測定する場合には、より表面側から測定を開始することで、Ｃ−Ｖ法の抵抗率測定に必要なシリコンエピタキシャル層の膜厚を薄くすることができ、サンプルが必要膜厚よりも薄いために発生し得る測定不能の事態を回避することができる。また、高不純物濃度のシリコンエピタキシャル層を測定する場合には、逆バイアス電圧の印加電圧を低くすることで、ブレークダウンの発生を抑制することができる。

本発明の抵抗率測定方法の一例を示すグラフである。 本発明の抵抗率測定方法の測定対象を示す概略図である。 本発明の抵抗率測定方法に用いられるＣ−Ｖ法測定装置の一例を示す概略図である。 シリコンエピタキシャル層に逆バイアス電圧を印加して形成される空乏層を模式的に示す概略図である。 Ｐ型シリコンエピタキシャル層に逆バイアス電圧を印加して形成される空乏層を模式的に示す概略図である。 Ｎ型シリコンエピタキシャル層に逆バイアス電圧を印加して形成される空乏層を模式的に示す概略図である。

以下に、本発明の実施形態を図面に基づいて説明する。図１は、本発明の抵抗率測定方法の一例を示すグラフであり、シリコンエピタキシャル層の不純物濃度に対する逆バイアス電圧の初期印加電圧と最大印加電圧の関係を示す。ここで、図１中の例えば１．Ｅ＋１１とは、１×１０^１１ａｔｏｍｓ／ｃｍ^３のことである。また、初期印加電圧と最大印加電圧は、それらの絶対値である。

図１において、不純物濃度２×１０^１３ａｔｏｍｓ／ｃｍ^３以上３×１０^１６ａｔｏｍｓ／ｃｍ^３以下の通常不純物濃度では、初期印加電圧の絶対値が１Ｖ、最大印加電圧の絶対値が２５Ｖである。これに対し、不純物濃度１×１０^１１ａｔｏｍｓ／ｃｍ^３以上２×１０^１３ａｔｏｍｓ／ｃｍ^３未満の低不純物濃度では、初期印加電圧の絶対値が０．１Ｖ、最大印加電圧の絶対値が１０Ｖである。また、不純物濃度３×１０^１６ａｔｏｍｓ／ｃｍ^３超３．４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の高不純物濃度では、初期印加電圧の絶対値が０．１Ｖ、最大印加電圧の絶対値が７Ｖである。つまり、初期印加電圧の絶対値は、低不純物濃度および高不純物濃度が０．１Ｖであり、通常不純物濃度の１Ｖよりも小さい。

図２は、本発明の抵抗率測定方法の測定対象を示す概略図であり、シリコン単結晶基板２上にシリコンエピタキシャル層３が気相成長されてシリコンエピタキシャルウェーハ１を形成する。シリコンエピタキシャル層３がＰ型の場合、ＨＦ処理等の前処理が無くても測定可能である。シリコンエピタキシャル層３がＮ型の場合、オゾンガス、オゾン水、過酸化水素水等による前処理を測定前に施し、シリコンエピタキシャル層３の表面に薄い酸化膜を形成しておく。

図３は、本発明の抵抗率測定方法に用いられるＣ−Ｖ法測定装置の一例を示す概略図であり、電極として使用する水銀（Ｈｇ）を下方から上方向に導いてシリコンエピタキシャル層３に接触させる水銀プローバ１０を用い、抵抗率を測定する。水銀（Ｈｇ）以外の電極として、金（Ａｕ）などを蒸着してシリコンエピタキシャル層３の表面に接触させてもよい。

図３に示す水銀プローバ１０において、シリコンエピタキシャルウェーハ１は、測定されるシリコンエピタキシャル層３の主表面を下向きにしてステージ１１に保持され、水銀電極３２の上方に載置される。抵抗率を測定する際、収納容器１２に収納された水銀３１は、導管１３内を通って上昇し、シリコンエピタキシャル層３の主表面に接触することによりショットキー接合を形成して水銀電極３２となる。

図４は、シリコンエピタキシャル層３に逆バイアス電圧Ｖを印加して形成される空乏層３３を模式的に示す概略図である。シリコンエピタキシャル層３の抵抗率を測定する際は、シリコンエピタキシャル層３の主表面に接触した水銀、金などの電極３２に、ＬＣＲメータを用いて逆バイアス電圧Ｖを連続的に変化させながら印加し、シリコンエピタキシャル層３の内部に空乏層３３を拡げて容量Ｃを変化させつつ、その容量ＣをＬＣＲメータにより計測する。そして、パソコン（ＰＣ）にインストールされた解析ソフトを用いて、逆バイアス電圧Ｖと空乏層の容量Ｃの関係から抵抗率を算出する。

図５は、Ｐ型シリコンエピタキシャル層３に逆バイアス電圧Ｖを印加して形成される空乏層３３を模式的に示す概略図である。Ｐ型シリコンエピタキシャル層３に水銀（Ｈｇ）、サマリウム（Ｓｍ）などの電極３２を接触させると空乏層３３が形成される。そして、電極３２に正電圧を、例えば初期印加電圧＋０．１Ｖから最大印加電圧＋１０Ｖまで変化させながら印加すると、空乏層３３がしだいに拡がるに伴い、空乏層３３の形成する容量Ｃが小さくなる。

図６は、Ｎ型シリコンエピタキシャル層３に逆バイアス電圧Ｖを印加して形成される空乏層３３を模式的に示す概略図である。Ｎ型シリコンエピタキシャル層３に水銀（Ｈｇ）、金（Ａｕ）などの電極３２を接触させると空乏層３３が形成される。そして、電極３２に負電圧を、例えば初期印加電圧−０．１Ｖから絶対値の最大となる最大印加電圧−１０Ｖまで変化させながら印加すると、空乏層３３がしだいに拡がるに伴い、空乏層３３の形成する容量Ｃが小さくなる。

印加電圧Ｖに対し、シリコンエピタキシャル層３の不純物濃度が低いほど空乏層３３が拡がり易く、不純物濃度が高いほど空乏層３３が拡がり難い。例えば、Ｎ型シリコンエピタキシャル層３に−１Ｖの逆バイアス電圧を印加するときに形成される空乏層３３の幅は、通常不純物濃度１×１０^１５ａｔｏｍｓ／ｃｍ^３（ＡＳＴＭ換算４．５Ωｃｍ）が１．５μｍ、低不純物濃度５×１０^１２ａｔｏｍｓ／ｃｍ^３（ＡＳＴＭ換算８５０Ωｃｍ）が２０．６μｍ、高不純物濃度１×１０^１７ａｔｏｍｓ／ｃｍ^３（ＡＳＴＭ換算０．０８４Ωｃｍ）が０．１５μｍである。

このため、シリコンエピタキシャル層３が低不純物濃度で例えば５×１０^１２ａｔｏｍｓ／ｃｍ^３（ＡＳＴＭ換算Ｎ型８５０Ωｃｍ）の場合、初期印加電圧−１ＶでＣ−Ｖ法の抵抗率測定を行うためには、シリコンエピタキシャル層３の厚さが最低でも２０．６μｍ必要となる。これに対し、初期印加電圧の絶対値を０．１Ｖ以上１Ｖ未満、例えば−０．１Ｖとすることにより、通常不純物濃度で用いた初期印加電圧よりも絶対値を小さくすると、−０．１Ｖで形成される空乏層３３の幅が１３．６μｍに下がるので、測定に用いるシリコンエピタキシャル層３の厚さを薄くすることができる。初期印加電圧の絶対値を０．１Ｖ以上としたのは、０．１Ｖより小さくしても、空乏層３３の幅が実質的に変化しないからである。

低不純物濃度のシリコンエピタキシャル層３に印加する最大印加電圧は、通常不純物濃度に対する設定値２５Ｖよりも低い、例えば１０Ｖ未満にする。これは、不純物濃度が低いほど空乏層３３が拡がり易いので、同じ層厚であれば、通常不純物濃度の測定に必要な印加電圧よりも絶対値の低い電圧で十分に測定可能である。

また、Ｎ型シリコンエピタキシャル層３に逆バイアス電圧を印加する初期印加電圧を例えば−０．１Ｖにする場合、印加電圧の測定間隔であるステップ電圧を通常不純物濃度の測定時と同じ−１Ｖとすると、印加電圧は−０．１Ｖ、−１．１Ｖ、−２．１Ｖ、・・・となる。この時、仮に−０．１Ｖでの容量が正確に測定できなかった場合、次の電圧が−１．１Ｖになり、通常不純物濃度の印加電圧よりも低電圧側すなわち表面側の測定ができなくなってしまう。

そこで、通常不純物濃度よりも初期印加電圧の絶対値を小さくするときは、逆バイアス電圧のステップ電圧の絶対値が漸増するように印加し、表面側ほど細かいステップ幅で測定する。その一例を表１に示す。空乏層幅は、Ｎ型シリコンエピタキシャル層３が５×１０^１２ａｔｏｍｓ／ｃｍ^３（ＡＳＴＭ換算８５０Ωｃｍ）の場合を例示する。

表１の例では、印加電圧を−０．１Ｖから−９．０６５Ｖまで、公比１．６５の等比数列で変化させることによりステップ電圧の絶対値を漸増させて、低電圧側の印加電圧を細かいステップで高くするので、その結果得られる容量も低電圧側で細かく得られ、不安定になり易い表面側の印加電圧と容量との関係を正確に求めることができる。

一方、シリコンエピタキシャル層３が高不純物濃度（不純物濃度３×１０^１６ａｔｏｍｓ／ｃｍ^３超３．４×１０^１７ａｔｏｍｓ／ｃｍ^３以下、ＡＳＴＭ換算Ｐ型０．０８６Ωｃｍ以上０．５４Ωｃｍ未満）の場合、バイアス電圧の絶対値が７Ｖ以上でブレークダウン（Ｂｒｅａｋｄｏｗｎ）が多発し、印加電圧に対する空乏層の容量を正確に測定できなくなり、ひいては正確な不純物濃度や抵抗率を算出することができなくなる。

そこで、不純物濃度３×１０^１６ａｔｏｍｓ／ｃｍ^３超３．４×１０^１７ａｔｏｍｓ／ｃｍ^３以下のシリコンエピタキシャル層３を測定する際は、印加するバイアス電圧の絶対値を７Ｖ未満にする。ステップ電圧が１Ｖのままで、印加するバイアス電圧の絶対値を７Ｖ未満にすると、測定できる空乏層容量データ数が少なくなり、測定精度が低下する可能性があるので、ステップ電圧を例えば０．５Ｖ以下にして空乏層容量のデータ数を通常不純物濃度と同レベルに確保することが望ましい。

このようにして測定される逆バイアス電圧Ｖと空乏層容量Ｃの関係をグラフにプロットすると、Ｃ−Ｖ特性が得られる。さらに、逆バイアス電圧Ｖと空乏層容量Ｃを例えば下記（１）式と（２）式に代入すると、シリコンエピタキシャル層３内の深さＷならびに、深さＷにおけるドーパント濃度Ｎ（Ｗ）を算出することができるので、深さ方向におけるドーパント濃度のプロファイルを得ることができる。

Ｗ＝Ａε_０ε_Ｓｉ／Ｃ ・・・（１）
Ｎ（Ｗ）＝２／（ｑε_０ε_ＳｉＡ^２）＊｛ｄ（Ｃ^−２）／ｄＶ｝^−１・・・（２）
ここで、Ａは電極面積、ε_０は真空誘電率、ε_ＳｉはＳｉの比誘電率、ｑは電子の電荷量である。

深さ方向におけるドーパント濃度プロファイルの中で、測定深さを指定すると、その深さにおける不純物濃度が算出できる。また、得られた不純物濃度をＡＳＴＭ ＳＴＡＮＤＡＲＤＳ Ｆ７２３等の換算式により換算することにより、不純物濃度から抵抗率を算出することができる。

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。

（実施例１）
膜厚２０μｍ、不純物濃度５×１０^１２ａｔｏｍｓ／ｃｍ^３のＮ型シリコンエピタキシャル層３が気相成長された、直径２００ｍｍ、Ｎ／Ｎ⁻型シリコンエピタキシャルウェーハ１を準備し、ＨＦ処理を施した後に、シリコンエピタキシャル層３の表面に金を蒸着して電極３２とした。

次に、シリコンエピタキシャル層３表面に接触した電極３２に、表１に従い、逆バイアス電圧Ｖを−０．１Ｖから−９．０６５Ｖまで、公比１．６５の等比数列で印加させることによりステップ電圧の絶対値を漸増させると、深さ１３．６μｍ〜１８．９μｍの領域で空乏層容量Ｃを測定することができた。

得られた逆バイアス電圧Ｖと空乏層容量Ｃの関係を前記（１）式と（２）式に代入し、深さ１５．２μｍにおける不純物濃度を算出し、さらにＡＳＴＭ換算すると、８５０Ωｃｍであった。

（比較例１）
実施例１と同様にして準備し、シリコンエピタキシャル層３表面に接触した金の電極３２に、逆バイアス電圧Ｖを−１Ｖから−２５Ｖまで、ステップ電圧−１Ｖ間隔で印加したところ、空乏層容量Ｃを全く測定することができなかった。

（実施例２）
膜厚５μｍ、不純物濃度１×１０^１７ａｔｏｍｓ／ｃｍ^３のＰ型シリコンエピタキシャル層３が気相成長された、直径２００ｍｍ、Ｐ／Ｐ^＋型シリコンエピタキシャルウェーハ１を準備した。

次に、図３と同様の水銀プローバ１０を用い、シリコンエピタキシャル層３表面に接触した水銀電極３２に、逆バイアス電圧Ｖを０．２５Ｖから５Ｖまで、ステップ電圧０．２５Ｖで増加させると、深さ０．１μｍ〜０．２７μｍの領域で合計２０データの空乏層容量Ｃを測定することができた。

（比較例２）
実施例２と同様にして準備し、シリコンエピタキシャル層３表面に接触した水銀電極３２に、逆バイアス電圧Ｖを１Ｖから２５Ｖまで、ステップ電圧１Ｖ間隔で印加したところ、ステップ電圧７Ｖでブレークダウンした。その結果、深さ０．１５μｍ〜０．３μｍの領域で合計６データの空乏層容量Ｃを測定することしかできなかった。

本発明の抵抗率測定方法によると、低不純物濃度あるいは高不純物濃度のシリコンエピタキシャル層に対してＣ−Ｖ法の抵抗率測定を行う際、通常不純物濃度を測定する際よりも初期印加電圧の絶対値が小さいので、より表面側から測定を開始することができ、逆バイアス電圧の印加電圧を低くすることができる。その結果、サンプルが必要膜厚よりも薄いために発生し得る測定不能の事態を回避したり、ブレークダウンの発生を抑制したりすることができる。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

１…シリコンエピタキシャルウェーハ、 ２…シリコン単結晶基板、
３…シリコンエピタキシャル層、
１０…水銀プローバ、 １１…ステージ、 １２…収納容器、 １３…導管、
３１…水銀、 ３２…水銀電極、電極、 ３３…空乏層。

Claims (4)

1. 不純物濃度１×１０^１１ａｔｏｍｓ／ｃｍ^３以上３．４×１０^１７ａｔｏｍｓ／ｃｍ^３以下のシリコンエピタキシャル層表面に接触した電極に逆バイアス電圧を印加して電圧毎の容量を測定し、前記逆バイアス電圧と前記容量の関係から不純物濃度と抵抗率を算出するＣ−Ｖ法の抵抗率測定方法において、
   ２×１０^１３ａｔｏｍｓ／ｃｍ^３未満または３×１０^１６ａｔｏｍｓ／ｃｍ^３超の不純物濃度を測定する際の初期印加電圧を、２×１０^１３ａｔｏｍｓ／ｃｍ^３以上３×１０^１６ａｔｏｍｓ／ｃｍ^３以下の不純物濃度を測定する際の初期印加電圧よりも絶対値を小さくし、
   不純物濃度２×１０ ^１３ ａｔｏｍｓ／ｃｍ ^３ 未満の前記シリコンエピタキシャル層を測定する際には、印加する前記逆バイアス電圧の絶対値を１０Ｖ未満とし、
   不純物濃度３×１０ ^１６ ａｔｏｍｓ／ｃｍ ^３ 超の前記シリコンエピタキシャル層を測定する際には、印加する前記逆バイアス電圧の絶対値を７Ｖ未満にすることを特徴とする抵抗率測定方法。
2. 不純物濃度２×１０^１３ａｔｏｍｓ／ｃｍ^３未満または３×１０^１６ａｔｏｍｓ／ｃｍ^３超の前記シリコンエピタキシャル層を測定する際、前記逆バイアス電圧の初期印加電圧の絶対値を０．１Ｖ以上１Ｖ未満とすることを特徴とする請求項１に記載の抵抗率測定方法。
3. 前記逆バイアス電圧のステップ電圧の絶対値を漸増させることを特徴とする請求項１又は請求項２に記載の抵抗率測定方法。
4. 前記逆バイアス電圧の絶対値を等比数列に従って印加することを特徴とする請求項３に記載の抵抗率測定方法。