JP5343693B2 - ドーパント濃度測定方法 - Google Patents

ドーパント濃度測定方法 Download PDF

Info

Publication number
JP5343693B2
JP5343693B2 JP2009117259A JP2009117259A JP5343693B2 JP 5343693 B2 JP5343693 B2 JP 5343693B2 JP 2009117259 A JP2009117259 A JP 2009117259A JP 2009117259 A JP2009117259 A JP 2009117259A JP 5343693 B2 JP5343693 B2 JP 5343693B2
Authority
JP
Japan
Prior art keywords
depletion layer
wafer
dopant concentration
measured
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009117259A
Other languages
English (en)
Other versions
JP2010267760A (ja
Inventor
幸治 江原
保 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2009117259A priority Critical patent/JP5343693B2/ja
Publication of JP2010267760A publication Critical patent/JP2010267760A/ja
Application granted granted Critical
Publication of JP5343693B2 publication Critical patent/JP5343693B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、C−V法によりウェーハのC−V特性を測定することによりドーパント濃度を算出するドーパント濃度測定方法に関する。
半導体ウェーハの重要特性の一つに表層の抵抗率がある。
特にMOS(Metal−Oxide Semiconductor)構造のデバイスにおいては、表面の抵抗率はMOSトランジスターの閾値電圧Vth(Threshold Voltage)を決定するため重要であり、できる限り表面近傍の抵抗率を測定・保証する必要がある。抵抗率評価の一つとして半導体の表層部に空乏層を形成し、この空乏層の静電容量(以下、空乏層容量という)を測定することが一般的に行われている。
具体的には、半導体ウェーハのドーパント濃度の深さ方向における分布を求めるための方法として、空乏層容量の印加電圧依存性(以下、C−V(Capacitance−Voltage)特性という)を測定する方法が知られている(非特許文献1参照)。
以下、ショットキー接合のC−V特性の測定結果に基づき、半導体ウェーハとして例示するシリコンウェーハの深さ方向におけるドーパント濃度の分布を求める場合について具体的に説明する。
まず、ウェーハにはショットキー電極を形成し、そのショットキー電極に測定装置のプローブを接触させて階段状に変化する電圧を印加し、空乏層容量を測定する。
一般に、印加電圧、空乏層の容量変化量、ドーパント濃度には以下の関係式(1)及び(2)が成り立つ(非特許文献2参照)。
Figure 0005343693
Figure 0005343693
上記の(1)式及び(2)式において、N(W)は深さWにおけるシリコンウェーハ中のドーパント濃度、qは電荷素量、εSiはシリコンの誘電率、Vは印加電圧、Cは空乏層容量、Aはショットキー電極面積である。
すなわち、印加電圧Vに対してd(C−2)/dVをプロットすることにより、シリコンウェーハのドーパント濃度の深さ方向プロファイルを測定することができる。その際、印加する電圧はショットキー接合に対して逆バイアス電圧になるようにする。すなわち、n型シリコンウェーハの場合は負の電圧を印加することによりシリコン内部に空乏層が拡がる。空乏層の深さ方向の幅は印加電圧に比例して大きくなるため、印加電圧を変化させることで、深さ方向の情報を得ることができる。
なお、この測定はウェーハ表面に酸化膜を形成し、その上に電極を形成した、いわゆるMOS構造やpn接合を形成した構造のウェーハにも適用可能である。このようにして得られたドーパント濃度の深さ方向プロファイルから、なるべく浅い位置のドーパント濃度を求め、抵抗率に換算する方法が広く利用されている。
宇佐美晶編集「半導体デバイス工程評価技術」株式会社リアライズ社、平成2年9月11日、p38−44 S.M.Sze著「Physics of semiconductor Devices」 John Wiley & Sons社(1969年発行)P372 和田著 半導体工学 朝倉書店 1992年10月20日 p70
しかしながら本発明者らは、上記C−V特性を測定して、ドーパント濃度の深さ方向プロファイルを算出すると、表面近傍でドーパント濃度が実際より低く測定されたり、また繰返し測定精度が悪くなる場合があることを見出した。
本発明は、上記問題点に鑑みてなされたものであって、ウェーハのC−V特性を測定することによりドーパント濃度を算出する測定方法において、特にウェーハ表面近傍のドーパント濃度を繰返し測定精度が高くかつ正確に算出することができるドーパント濃度測定方法を提供することを目的とする。
上記目的を達成するために、本発明は、C−V法によりウェーハのC−V特性を測定することによりドーパント濃度を算出するドーパント濃度測定方法であって、少なくとも、ウェーハ主表面の空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上になる条件に調整して、該調整した条件でウェーハのC−V特性を測定することを特徴とするドーパント濃度測定方法を提供する。
このように、ウェーハ主表面の空乏層容量リアクタンスXcを直列抵抗Rsの15倍以上になる条件に調整して、その調節した条件でC−V特性を測定することにより、測定誤差として出現してしまう直列抵抗Rsの測定される空乏層容量への影響を無視できるほど小さくすることができるため、特に影響の出やすいウェーハ表面近傍の空乏層容量の測定を正確に行うことができる。さらに、直列抵抗Rsによる測定結果への影響をほとんど無くすことことができるため、繰り返し測定において、ウェーハとプローブや背面電極等との接触状態が測定毎に変化して直列抵抗Rsが変化した場合でも、空乏層容量の測定結果のバラツキはほとんど生じない。
従って、本発明の測定方法であれば、上記のように正確にかつ繰り返し測定の精度高く測定したC−V特性に基づいて、特にウェーハ表面近傍のドーパント濃度を、バラツキ無く正確に算出し、その測定されたドーパント濃度から抵抗率を導き出すことができるため、低抵抗であっても特に表層の抵抗率が保証された半導体ウェーハとすることができる。
このとき、前記ウェーハ主表面の空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上になる条件を、印加電圧、電極面積及び容量測定周波数の内の少なくとも一つを調節することにより調整することが好ましい。
このように、印加電圧、電極面積及び容量測定周波数のいずれかを調節することで、容易に本発明の条件に調整することができる。
以上のように、本発明のドーパント濃度測定方法によれば、正確に繰り返し測定の精度高く測定したC−V特性に基づいて、特にウェーハ表面近傍のドーパント濃度を、バラツキ無く正確に算出し、その測定されたドーパント濃度から抵抗率を導き出すことができるため、低抵抗であっても特に表層の抵抗率が保証された半導体ウェーハとすることができる。
実際の空乏層容量Cに対する測定される容量CmのズレのXc/Rs依存性を示すグラフである。 C−V特性測定装置の一例を示す模式図である。 ドーパント濃度の深さ方向プロファイルを示すグラフである。 空乏層容量Cmの繰返し測定精度の印加電圧依存性を示すグラフである。 ドーパント濃度の繰返し測定精度の深さ方向依存性を示すグラフである。 深さ方向のドーパント(リン)濃度分布をSIMSで測定した結果を示すグラフである。 空乏層容量Cmの平均値からのズレ量の印加電圧依存性を示すグラフである。 C−V特性に及ぼす直列抵抗の影響を説明するための説明図である。 直列抵抗Rsの空乏層容量測定に及ぼす影響を示すグラフである。 実施例、比較例における空乏層容量の繰返し測定精度の印加電圧依存性を示すグラフである。 実施例、比較例におけるドーパント濃度プロファイルを示すグラフである。
以下、本発明のドーパント濃度の測定方法について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図2は、C−V特性測定装置の一例を示す模式図である。
まずは、測定対象のウェーハ11を測定装置10の裏面電極となる金属製ステージ13に載置する。
ステージ13には、真空ポンプ19に接続された真空吸着穴20が形成されており、ウェーハ11は真空吸着穴20に真空吸着されることにより固定される。測定対象ウェーハ11としては鏡面ウェーハ、エピタキシャルウェーハなどいずれであってもよく、ここでは通常の鏡面ウェーハを測定対象ウェーハとした場合を示している。ウェーハ11の表面には、例えばショットキー電極12が形成されている。
ショットキー電極12は、ウェーハ11がn型シリコンウェーハの場合には、一般に市販されている真空蒸着装置を用いて、例えば金を真空蒸着することにより形成できる。尚、測定装置10は、測定中における電気的ノイズの発生を防止するために、被測定物がグランド電位になるように設定したシールドボックス18内に、測定対象ウェーハ11や金属製ステージ13を設置する。
次に、ウェーハ11の主表面に形成されたショットキー電極12に測定用プローブ14を接触させる。
プローブ14にはキャパシタンスメータ15とパルス電圧発生器16が接続されており、キャパシタンスメータ15とパルス電圧発生器16は制御用コンピュータ17に接続されている。C−V特性はパルス電圧発生器16で階段状に変化する電圧を発生させて、電圧をショットキー電極12に接触するプローブ14を通してウェーハ11に印加することによりキャパシタンスメータ15で空乏層容量(キャパシタンス)を測定できる。
このように測定された空乏層容量等のC−V特性を用いて、ドーパント濃度の深さプロファイルを算出することができる。しかし、本発明者らは、実際のウェーハのドーパント濃度の深さ方向分布がフラットであるにも拘わらず、上記C−V特性からドーパント濃度の深さ方向プロファイルを測定すると、表面近傍でドーパント濃度が低下し、また、繰返し測定精度が悪くなる場合があることを見出した。
以下、その一例を実験として示すが、実際の空乏層容量Cと、測定された測定誤差を含む空乏層容量Cmを区別して論じる。
この実験で測定されるウェーハは、n型のシリコン単結晶ウェーハ(抵抗率0.003Ωcm)上に、抵抗率約0.3Ωcmのn型(ドーパントはリン)のシリコンエピタキシャル層を4μm形成させたウェーハである。
その測定用ウェーハに、市販の真空蒸着器を用いて金を蒸着し、直径2mmで円形のショットキー電極を形成し、測定試料とした。この測定試料をC−V特性測定装置を用いてショットキー電極に−1V〜−20Vまで1Vステップで電圧を階段状に変化させながら、空乏層容量Cmを測定して、空乏層容量Cmの印加電圧依存性(C−V特性)を測定した。空乏層容量測定に用いた周波数は1MHzである。表1に上記C−V特性の測定結果を示す。
Figure 0005343693
表1からわかるように、ショットキー電極に印加する逆バイアス電圧が大きくなると、ウェーハ内部の空乏層の拡がりが大きくなるため、空乏層容量は減少している。
測定された空乏層容量Cmは、逆バイアス電圧を変化させると895pF〜277pFの範囲で変化している。
図3は、上記の測定したC−V特性より算出したドーパント濃度の深さ方向プロファイルである。
通常は、なるべくウェーハ表面近傍の抵抗率を保証する必要があるために、得られたドーパント濃度プロファイルの最も浅い位置である0.4μmの位置のドーパント濃度から、例えばIrvinの換算式を用いて、抵抗率を算出し保証している。しかし、図3に示すように、ドーパント濃度は表面から0.6μm未満の領域では、表面(Depth=0.0)に向かってドーパント濃度が大きく低下している。
なお、図3に示すように、0.9μmより深い位置でドーパント濃度が再度低下しているが、これはショットキー電極に印加した逆バイアス電圧が大きすぎるため、ショットキー接合のリーク電流が増加したことが原因である。通常このように大きな逆バイアス電圧の範囲での測定は行わず、ウェーハ表層のドーパント濃度を正確に測定できれば、このような深い位置のドーパント濃度は抵抗率の保証に用いられない。
図6は、同一試料の深さ方向のドーパント(リン)濃度分布をSIMS(Secondary Ion−microprobe Mass Spectrometer)で測定した結果である。
試料のドーパント濃度は、表面から0.3μmより深い領域ではドーパント濃度は表面に向かって低下する傾向が見られない。一方、表面から0.3μm以下の表面近傍ではドーパント濃度が上昇しているが、これはSIMS特有の誤差に起因したものである。このように試料のドーパント濃度は表面で低下する傾向が見られないのに対して、C−V測定で求めたドーパント濃度は図3に示すように、表面付近で大きく低下しており、特に表面から0.6μmまでの深さのドーパント濃度が正確に測定できていないことが、図6と比べても明確に分かる。
図4は、同一試料を繰返し5回測定した際の空乏層容量Cmの繰返し測定精度の印加電圧依存性を示す。図4の縦軸は、5回の繰返し測定結果より印加電圧毎に算出した空乏層容量標準偏差σCmと、平均値AVGCmより算出したσCm/AVGCmであり、空乏層容量Cmの繰返し測定精度を示している。
図5は、同一試料を繰返し5回測定した結果から算出したドーパント濃度の繰返し測定精度の深さ方向依存性を示す。図5の縦軸は、5回測定のドーパント濃度の標準偏差σを5回測定の平均値AVGで割った値であり、ドーパント濃度の繰返し測定精度を示している。
図4、5からわかるように、表面から0.6μm未満の領域では、測定された空乏層容量Cm及びドーパント濃度の繰返し測定精度は、表面に向かって低下していることが分かる。
これらのことから、C−V法を通常のように行った場合では、表面から0.6μmまでの表層の抵抗率の保証には不適切であることが分かる。
ただし、図3に示すように、表面から0.6μm〜0.9μmの深さの領域ではC−V特性より算出したドーパント濃度プロファイルは平坦であり、問題がないことが判る。さらに、この深さの範囲では、図4、5に示すように、空乏層容量及びドーパント濃度の繰返し測定精度も良好であることが分かる。
このような知見より、本発明者らは、正確に測定できていない表面から0.6μm未満の領域のドーパント濃度を採用せずに、表面から0.6〜0.9μmの深さのドーパント濃度を採用すべきであることを見出した。
この場合、できる限り表層の抵抗率を測定したいという要求は満足できないように思われるが、ウェーハにおいては深さ方向のドーパント濃度プロファイルは通常は平坦であるため、極浅い位置のドーパント濃度と深い位置のドーパント濃度はほぼ一致している。このため深い位置で測定した値で、極浅い位置のドーパント濃度を保証できる場合もある。しかしながら、ドーパント濃度の深さ方向の分布が平坦でなく傾きを有しているプロファイルの場合には問題となる。
ドーパント濃度の深さ方向の分布が平坦でなく傾きを有しているプロファイルとしては、例えばエピタキシャルウェーハにおいて、厚さが薄くなる程あるいは基板とエピタキシャル層のドーパント濃度差が大きくなる程、エピタキシャル層形成時に発生するオートドーピングにより、上記のような傾きを有する濃度プロファイルが生じやすくなることが知られている。
本発明者が鋭意検討した結果、C−V法において、表層でドーパント濃度が低下してしまう現象は、被測定試料の抵抗率が小さい場合、具体的に言えば抵抗率0.5Ωcm以下の場合に特に発生しやすいことが判明した。
これは、空乏層容量Cや印加電圧Vを正確に測定できていないことを意味しており、本発明者らが、この原因を鋭意検討した結果、表面近傍でドーパント濃度、つまり空乏層容量Cを正確に測定できないことにあり、その原因が、直列抵抗の影響であることを見出した。
ここで、空乏層容量Cが正確に測定できない原因が、直列抵抗の影響であることを見出すに至った解析結果について説明する。
ウェーハのC−V特性の測定に及ぼす影響の要因としては、直列抵抗Rsと並列容量Cpが考えられる。
まず、並列容量Cpについて考える。Cpは空乏層容量測定の際にプローブや配線により生じる浮遊容量であり、空乏層容量Cと並列に発生するキャパシタンス成分である。
この場合、測定される容量をCmとすると、以下の(3)式で与えられる。
Cm=C+Cp ・・・(3)
したがって測定値Cmは、実際の空乏層容量Cに対してCpだけ平行移動した値となるはずである。
図7は図4で測定した結果を用いて、各印加電圧毎に5回測定した際の空乏層容量の平均値AVGCmに対して、1回目〜5回目の測定した各空乏層容量(Cm1〜Cm5)が、どの程度のズレがあるかを算出した結果である。横軸は印加電圧であり、縦軸はCmx−AVGCm(x=1〜5)である。
図7から明らかなように、空乏層容量Cmxの平均値からのズレは、ショットキー電極に印加する逆バイアス電圧が大きくなると減少し、−6V以上(ここで、以上とは逆バイアス電圧が大きくなることを意味する)になるとほぼ一定値になる。逆バイアス電圧が大きくなると空乏層はウェーハ深さ方向に拡がるため、空乏層容量Cは小さくなる。しかしながら、プローブや配線により生じる浮遊容量であって、空乏層容量Cと並列に発生するキャパシタンス成分であるCpは、逆バイアス電圧とは無関係に一定である。
1回目〜5回目の測定で発生するCp成分(誤差成分)がそれぞれCp1〜Cp5とすると、Cm1−AVGCmは、以下の(4)式となる。
Cm1−AVGCm
Cp1−(Cp1+Cp2+Cp3+Cp4+Cp5)/5 ・・・(4)
これは1回目に発生した浮遊容量Cp1から測定毎に発生した浮遊容量の平均値を差し引いた値である。この値は、上述したCpの特性を考慮すると、逆バイアス電圧によらず一定値(≒0)とならなければならないはずである。しかしながら、図7に示すように、Cmx−AVGCmは逆バイアス電圧依存性を有していることから、測定されたキャパシタンスのバラツキ原因は並列容量Cpでないと推定される。
次に、ウェーハのC−V特性に及ぼす直列抵抗の影響について図8を用いて説明する。図8(a)において、図2と同一部材は同一の符号で示される。図8(a)において、ステージ13上のウェーハ11の主表面には、ショットキー電極12が形成されている。この電極12に逆バイアス電圧を印加するとウェーハ11内部に向かって空乏層22が形成される。図8(a)で表されるウェーハ構造のC−V特性測定に関する等価回路は図8(b)のように示すことができる。ここで、Cはウェーハの空乏層22の静電容量であり、Gは空乏層22のコンダクタンスである。Rsは直列抵抗である。理想的なC−V測定の場合はRsは零になるが、実際の測定においては測定誤差として出現してしまう。
図8(c)は図8(b)の等価回路であり、Cmが測定される容量であり、Gmは測定されるコンダクタンスである。
この等価回路よりCmとGmを計算すると、それぞれ以下の(5)、(6)式で与えられる。
Figure 0005343693
Figure 0005343693
ここでω=2πfであり、fは測定周波数である。通常Gは極めて小さい値であり、Rs・Gは無視できるので(5)式は以下の(7)式のように近似することができる。
Figure 0005343693
この結果より、(7)式に示すように、測定される容量CmはRs・ωが大きくなると小さくなり、また空乏層容量Cが大きくなると、Rsの測定値Cmへの影響が大きくなるため、さらに小さなRsによってもCmが小さくなることがわかる
図9は、(7)式を用いて算出したCmとC及びRsの関係を示す。実際の空乏層容量Cを200−1000pFと振った場合に、直列抵抗Rsと測定される空乏層容量Cmの関係を示している。測定周波数は1MHzとした。
図9から明らかなように、空乏層容量Cが1000pFの場合には、直列抵抗Rsが3Ω以下であれば、測定される空乏層容量Cmも1000pFであり、問題ない。他方Rsが3Ωを超えると、Rsの増加とともにCmは小さくなり、例えばRsが100Ωの場合は、測定される空乏層容量Cmは717pFとなってしまい、実際の空乏層容量Cより測定値Cmは大幅に小さくなってしまうことを示している。
このことは仮に空乏層容量Cが1000pFの場合、直列抵抗Rsが3〜100Ωの範囲で変化すれば、測定される空乏層容量Cmが1000〜717pFの範囲で変化、すなわち測定バラツキを生じることを意味している。しかしながら、実際の空乏層容量Cが200pF以下の場合にはRsを0から150Ωまで変化させても、測定値Cmは殆ど低下することなく、正確に空乏層容量Cが測定できることが分かる。この場合には、直列抵抗Rsが0〜150Ωの範囲で変化(バラツキ)を生じても、空乏層容量Cmの測定バラツキの原因にはならないことを意味している。
この解析結果と表1および図7の結果を対比して測定バラツキの原因について考えてみる。
本実験に用いたウェーハの場合、ショットキー電極への印加電圧が−1Vの場合、測定された空乏層容量Cmは895pFであり、−5Vの場合は518pFである。さらに逆バイアス電圧が大きくなると、測定される空乏層容量Cmはさらに小さくなる。
測定方法としては、1回目の測定後に、プローブを上げて、C−V測定装置の背面電極から試料をいったん取り外し、再度、試料を背面電極にセットして、プローブをショットキー電極に接触させて2回目の測定を行う。同様な手順で、3〜5回目の測定を行う。
この繰り返し測定において、試料のショットキー電極とプローブの接触状態や、試料と背面電極の接触状態は微妙に変化することにより、直列抵抗が変化すると考えられる。
前述したように、実際の空乏層容量Cが大きい程、すなわち逆バイアス電圧が小さい程、この直列抵抗Rsの変化の影響を大きく受けて、測定される容量Cmのバラツキが大きくなる。逆に、実際の空乏層容量Cが小さい程、すなわち逆バイアス電圧が大きい程、この直列抵抗Rsの変化の影響は小さくなり、測定される容量Cmのバラツキが小さくなると考えると、図7の結果を説明することができる。
次に、(7)式よりω・C・Rsと実際の空乏層容量C及び測定される空乏層容量Cmの関係を求める。
まず、空乏層容量リアクタンスXc(Ω)を導入する。空乏層容量リアクタンスXcは以下の(8)式で与えられる。
Figure 0005343693
ここでωは測定の角周波数、fは測定周波数、Cは実際の空乏層容量である。
図1は、(7)、(8)式より算出した(C−Cm)/C*100(%)のXc/Rs依存性を示している。縦軸は実際の空乏層容量Cに対する測定される容量Cmのズレがどの程度かを示している。
図1から明らかなように、Xc/Rsが15以下になると、空乏層容量Cと測定される容量Cmのズレの割合が大きくなり、その傾きも著しく急峻になることが分かる。
このことは空乏層容量リアクタンスXcが直列抵抗Rsの15倍未満になる条件でC−V特性を測定すると、直列抵抗Rsの測定される空乏層容量への影響が大きく、さらにはXc/Rsが変化した場合、すなわち、直列抵抗Rsがバラついた場合に、測定される容量Cmのバラツキが大きくなることを意味している。
前述した表層でドーパント濃度が低下してしまう現象は、被測定試料の抵抗率が小さい場合、具体的に言えば抵抗率0.5Ωcm以下の場合に特に発生しやすいが、これは以下のように考えられる。
ショットキー接合における空乏層幅Wと逆バイアス電圧Vとの間には、以下の関係があることが知られている(非特許文献3参照)。
Figure 0005343693
ここで、εSiはシリコンの誘電率、Vはショットキー接合の拡散電位、Vは印加電圧、qは電荷素量、Nはドーパント濃度である。
は、ショットキー接合を作製する際に蒸着する金属で決まる値である。したがって、印加電圧が同一の場合に、ドーパント濃度Nが高くなる、すなわち抵抗率が小さくなると空乏層幅Wが小さくなる。
この結果、(2)式に示すように、空乏層幅Wが小さくなると、実際の空乏層容量Cが大きくなる。実際の空乏層容量Cが大きくなると、(8)式に示すように空乏層容量リアクタンスXcが小さくなるため、Xc/Rsが小さくなり、直列抵抗Rsのバラツキが空乏層容量Cmの測定により影響を与えることになる。従って、抵抗率0.5Ωcm以下と、抵抗率が低いウェーハの測定の場合には、表層の空乏層容量が正確に測定できないようになると考えることができる。
また、図1から分かるように、実際の空乏層容量Cが200、500、1000(pF)のいずれの場合にも重なり、同じ線上に有るため、測定される空乏層容量Cmの実際の空乏層容量Cに対するズレは、実際の空乏層容量CによらずXc/Rsで一意的に決まることが分かる。
図1より、(C−Cm)/C*100(%)を、すなわち実際の空乏層容量Cと測定値Cmのズレを0.5%以下で測定したい場合には、Xc/Rsが15以上、すなわち空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上になる条件でC−V特性を測定すればよいことを見出して、本発明を完成させた。。
以下、Xc/Rsが15以上(空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上)になる条件を見出す方法について述べる。
上記の条件に調整するために、空乏層容量リアクタンスXcを変化させるには、角周波数ω(=2πf)と実際の空乏層容量Cを変化させればよく、以下の方法(A)、(B)で変化させることができる。
(A)測定の周波数fを変化させる。
(B)実際の空乏層容量Cを変化させる。
実際の空乏層容量Cを変化させるには、(2)式から明確なように、ショットキー電極面積Aあるいは空乏層幅Wを変化させればよい。空乏層幅Wを変化させるにはショットキー電極に印加する逆バイアス電圧を変化させればよい。
直列抵抗Rsが逆バイアス電圧とは無関係に一定であるため、逆バイアス電圧とXc/Rsは比例関係になる。また、Xc/Rsが大きくなるほど、直列抵抗Rsの容量測定に及ぼす影響が小さくなる。
本実験結果によると、図7に示すように、逆バイアス電圧が−6V以上で、測定される空乏層容量Cmの平均値からのズレがほぼ一定値になっている。このことは−6Vを印加して形成された空乏層容量においてXc/Rsが15以上になったと判断することができる。
したがって、−6V以上の印加電圧を印加した場合に、測定された空乏層容量Cmは実際の空乏層容量Cと等しいと考えることができる。
表1に示すように、ショットキー電極への印加電圧が−6Vの場合は、測定された空乏層容量Cmは480pFである。よって、実際の空乏層容量Cも480pFであると判断できる。
この測定の測定周波数は1MHzであるので、空乏層容量C=480pFの空乏層容量リアクタンスXcは、(8)式より331Ωである。
直列抵抗Rsは逆バイアス電圧とは無関係に一定であると考えられるので、今回の場合は空乏層容量リアクタンスXcが331Ω以上であれば、必ずXc/Rsが15以上になっており、直列抵抗Rsの影響を排除することができる。この結果、空乏層容量Cを正確にかつ繰返し精度よく測定できる。
以上の本発明者らの知見により見出された本発明のドーパント濃度測定方法は、C−V法によりウェーハのC−V特性を測定することによりドーパント濃度を算出するドーパント濃度測定方法であって、少なくとも、ウェーハ主表面の空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上になる条件に調整して、該調整した条件でウェーハのC−V特性を測定することを特徴とするドーパント濃度測定方法である。
このように、ウェーハ主表面の空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上になる条件に調整して、その調節した条件でC−V特性を測定することにより、測定誤差として出現してしまう直列抵抗Rsの測定される空乏層容量への影響を無視できるほど小さくすることができるため、特に影響の出やすいウェーハ表面近傍の空乏層容量の測定を正確に行うことができる。さらに、直列抵抗Rsによる測定結果への影響をほとんど無くすことことができるため、繰り返し測定において、ウェーハとプローブや背面電極等との接触状態が測定毎に変化して直列抵抗Rsが変化した場合でも、空乏層容量の測定結果のバラツキはほとんど生じない。
従って、本発明の測定方法であれば、上記のように正確にかつ繰り返し測定の精度高く測定したC−V特性に基づいて、特にウェーハ表面近傍のドーパント濃度を、バラツキ無く正確に算出し、その測定されたドーパント濃度から抵抗率を導き出すことができるため、低抵抗であっても特に表層の抵抗率が保証された高品質の半導体ウェーハとすることができる。
本発明に用いることができる装置としては、特に限定されず、図2に示すような通常のものを用いることができ、またC−V法による測定方法も上述した方法で実施できる。
ウェーハ主表面の空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上になる条件を、予め上記のような実験を行って求めておくことが好ましく、また、上記条件に調整する方法としては、特に限定されないが、印加電圧、電極面積及び容量測定周波数の内の少なくとも一つを調節することにより調整することが好ましい。
このように、印加電圧、電極面積及び容量測定周波数のいずれかを調節することで、容易に本発明の条件に調整することができる。
また、上記実験ではショットキー接合のウェーハを測定対象としたが、本発明の測定方法は、MOS構造やpn接合を形成した構造のウェーハにも適用可能であり、測定されるウェーハの種類や、電極の種類は特に限定されない。また、本発明の測定方法は、上述したように、従来の方法では正確な測定が困難であった抵抗率0.5Ωcm以下のウェーハに適用するのが好ましい。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例、比較例)
測定するウェーハとして、n型のシリコン単結晶ウェーハ(抵抗率0.003Ωcm)上に抵抗率、約0.3Ωcmのn型(ドーパントはリン)のシリコンエピタキシャル層を4μm形成させたウェーハを準備した。
その測定用ウェーハに、真空蒸着器を用いて金を蒸着し、直径2mmで円形のショットキー電極を形成し、上記実験と同じ条件の測定試料とした。
次に、測定試料を、図2に示すようなC−V特性測定装置のシールドボックス内の背面電極に載置し、その後真空吸着し固定させた。その後、プローブを測定試料の表面に形成したショットキー電極に接触させた後、ボックスの蓋を閉じて、外光を遮断した。
その後、LCRメータ(アジレント社製 4284A)によりショットキー電極に−1V〜−20Vまで1Vステップで電圧を階段状に変化させながら、空乏層容量Cmを測定して、1回目の空乏層容量の印加電圧依存性を測定した。
1回目の測定後に、シールドボックスの蓋をあけ、プローブを上げて、背面電極から試料をいったん取り外し、再度、試料を背面電極にセットして、プローブをショットキー電極に接触させて2回目の測定を行う。同様な手順で、合計5回の測定を行った。
予め行った上記の実験の結果より、ウェーハ主表面の空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上になる条件に調整するために、実施例は空乏層容量測定に用いた周波数を100KHzに調節して、比較例は実験と同じ1MHに設定して、測定を行った。
図10は、各印加電圧毎に5回測定した際の空乏層容量Cmの標準偏差σを平均値AVGで割った繰返し測定精度の印加電圧依存性を示す。
図10から明らかなように、比較例の場合は印加電圧が−1〜−6V未満の範囲で空乏層容量Cmの繰返し測定精度が低下しているが、実施例では繰返し精度は低下せずに良好な結果である。
比較例の条件は、試料、測定条件(周波数1MHz)ともに上記実験と同じであり、試料を1MHzの周波数(比較例)で測定した空乏層容量Cmは、表1に示すように、印加電圧が−1V、−6Vの場合、それぞれ895pFと480pFであり、空乏層容量リアクタンスはそれぞれ178Ω、333Ωである。
図7に示す実験の結果より、空乏層容量リアクタンスXcが331Ω以上であれば、空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上であり直列抵抗Rsの影響を排除できるが、印加電圧が−6V未満の場合はXcが331Ω以下であるため、直列抵抗Rsの影響を受けて、測定容量のバラツキが大きくなる。このバラツキはXcが小さい程、すなわち印加電圧が小さいほど大きくなってしまう。このため、印加電圧が−1Vから−6Vの範囲では、印加電圧の低下に伴い、測定バラツキが大きくなると解釈できる。
他方、測定周波数が100KHz(実施例)の場合は、測定された空乏層容量Cmは印加電圧が−1V、−6Vの場合にそれぞれ905pFと481pFであった。
この結果から空乏層容量リアクタンスを計算すると、それぞれ1760Ω、3333Ωであり、いずれの場合も331Ωより大きい。従って、空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上の条件で測定できている。
この結果、実施例においては直列抵抗Rsの影響を排除できたために、繰返し精度が低下しなかったと考えられる。
印加電圧が−1Vの場合の測定された空乏層容量Cmは、測定周波数が1MHzの場合(比較例)は895pFであるが、100KHzの場合(実施例)は905pFと、実施例の方が10pF大きくなっている。
実施例の方の測定値が実際の空乏層容量Cであると考えられるので、比較例で測定した場合は、実際の空乏層容量Cは905pFであるにもかかわらず、直列抵抗Rsの影響を受けて、測定された空乏層容量Cmは895pFと小さめに測定されたと考えられる。
ここでCm=895pF、C=905pF、ω=6.28×10rad/sを(7)式に代入して直列抵抗Rsを算出すると19Ωになる。
直列抵抗Rsの影響を排除するには空乏層容量リアクタンスXcはRsの15倍以上であればよいので、計算するとXcが285Ω以上であればよいことが分かる。
この値は図7の実験データから求めた値、331Ω以上と良い一致をしており、解析結果と実験結果は一致したと考えてよい。
図11は比較例と実施例の方法でC−V特性を測定した結果より算出したドーパント濃度の深さ方向プロファイルを示している。比較例に比べ、実施例においては深さ方向に平坦なドーパント濃度プロファイルが得られており、表層までドーパント濃度プロファイルを正確に測定できることが分かる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
10…C−V特性測定装置、 11…ウェーハ、 12…電極、
13…ステージ、 14…プローブ、 15…キャパシタンスメータ、
16…パルス電圧発生器、 17…制御用コンピュータ、
18…シールドボックス、 19…真空ポンプ、 20…真空吸着穴。

Claims (2)

  1. C−V法によりウェーハのC−V特性を測定することによりドーパント濃度を算出するドーパント濃度測定方法であって、少なくとも、抵抗率が0.5Ωcm以下のウェーハのC−V特性を繰り返し測定して空乏層容量Cmの印加電圧依存性を求め、該求めた空乏層容量Cmの印加電圧依存性に基づいて、ウェーハ主表面の空乏層容量リアクタンスXcが、前記繰り返し測定において測定誤差として求められる直列抵抗Rsの15倍以上になる条件に調整して、該調整した条件でウェーハのC−V特性を測定することを特徴とするドーパント濃度測定方法。
  2. 前記ウェーハ主表面の空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上になる条件を、印加電圧、電極面積及び容量測定周波数の内の少なくとも一つを調節することにより調整することを特徴とする請求項1に記載のドーパント濃度測定方法。
JP2009117259A 2009-05-14 2009-05-14 ドーパント濃度測定方法 Active JP5343693B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009117259A JP5343693B2 (ja) 2009-05-14 2009-05-14 ドーパント濃度測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009117259A JP5343693B2 (ja) 2009-05-14 2009-05-14 ドーパント濃度測定方法

Publications (2)

Publication Number Publication Date
JP2010267760A JP2010267760A (ja) 2010-11-25
JP5343693B2 true JP5343693B2 (ja) 2013-11-13

Family

ID=43364496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009117259A Active JP5343693B2 (ja) 2009-05-14 2009-05-14 ドーパント濃度測定方法

Country Status (1)

Country Link
JP (1) JP5343693B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7056609B2 (ja) * 2019-02-22 2022-04-19 信越半導体株式会社 Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法
CN114371194B (zh) * 2022-01-12 2023-11-24 湖南大学 使用电导法确定mos器件中半导体掺杂杂质分布的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871131B2 (ja) * 2003-05-20 2007-01-24 信越半導体株式会社 空乏層容量測定方法
JP4941000B2 (ja) * 2007-02-28 2012-05-30 信越半導体株式会社 エピタキシャル層のドーパント濃度測定方法およびこれを用いたエピタキシャル層の抵抗率測定方法

Also Published As

Publication number Publication date
JP2010267760A (ja) 2010-11-25

Similar Documents

Publication Publication Date Title
Ciofi et al. Capacitance measurements and k-value extractions of low-k films
US10969370B2 (en) Measuring semiconductor doping using constant surface potential corona charging
JP5343693B2 (ja) ドーパント濃度測定方法
US7696021B2 (en) Semiconductor device manufactured using a non-contact implant metrology
CN110265315B (zh) 一种栅氧化层等效厚度的精确测试方法
Frolov et al. Technique for the electrochemical capacitance–voltage profiling of heavily doped structures with a sharp doping profile
CN109061430A (zh) 一种半导体间界面态密度和俘获截面的测试方法
US6465267B1 (en) Method of measuring gate capacitance to determine the electrical thickness of gate dielectrics
JP7056609B2 (ja) Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法
JP4941000B2 (ja) エピタキシャル層のドーパント濃度測定方法およびこれを用いたエピタキシャル層の抵抗率測定方法
US7405580B2 (en) Self-calibration in non-contact surface photovoltage measurement of depletion capacitance and dopant concentration
KR101875837B1 (ko) 실리콘 관통전극의 측면 비균일성 감지 방법 및 측면 비균일성을 감지하는 프로그램을 저장한 컴퓨터 판독가능 기록매체
JP6575477B2 (ja) 抵抗率測定方法
JP6256285B2 (ja) シリコン単結晶ウェーハの評価方法
JP5556731B2 (ja) ウェーハの電気特性測定方法
CN114216939B (zh) 碳化硅表面缺陷态能量分布测量方法、系统及存储介质
US9857655B2 (en) Method for controlling MIS structure design in TFT and system thereof
JP3823911B2 (ja) 半導体の空乏層容量算出装置及びc−v特性測定装置
TWI285906B (en) Method of improving sheet resistance uniformity and product yield
JP3871131B2 (ja) 空乏層容量測定方法
KR20200025797A (ko) 반도체 재료의 도핑농도 측정방법 및 이를 이용한 컴퓨터 프로그램을 기록한 기록매체
CN116577383A (zh) 一种半导体器件中介质薄膜的介电常数测量方法
CN107037266A (zh) 一种mos电容三频率测量方法
JP2003179114A (ja) 半導体ウェーハの抵抗率測定方法
Huang et al. A Novel MIM sandwich structure of the SCM probe for tool inspection

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Ref document number: 5343693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250