JP5343693B2 - ドーパント濃度測定方法 - Google Patents
ドーパント濃度測定方法 Download PDFInfo
- Publication number
- JP5343693B2 JP5343693B2 JP2009117259A JP2009117259A JP5343693B2 JP 5343693 B2 JP5343693 B2 JP 5343693B2 JP 2009117259 A JP2009117259 A JP 2009117259A JP 2009117259 A JP2009117259 A JP 2009117259A JP 5343693 B2 JP5343693 B2 JP 5343693B2
- Authority
- JP
- Japan
- Prior art keywords
- depletion layer
- wafer
- dopant concentration
- measured
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002019 doping agent Substances 0.000 title claims description 79
- 238000000034 method Methods 0.000 title claims description 27
- 238000005259 measurement Methods 0.000 claims description 86
- 238000000691 measurement method Methods 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 133
- 239000000523 sample Substances 0.000 description 35
- 230000007423 decrease Effects 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000002344 surface layer Substances 0.000 description 12
- 238000002474 experimental method Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 3
- 238000002484 cyclic voltammetry Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
特にMOS(Metal−Oxide Semiconductor)構造のデバイスにおいては、表面の抵抗率はMOSトランジスターの閾値電圧Vth(Threshold Voltage)を決定するため重要であり、できる限り表面近傍の抵抗率を測定・保証する必要がある。抵抗率評価の一つとして半導体の表層部に空乏層を形成し、この空乏層の静電容量(以下、空乏層容量という)を測定することが一般的に行われている。
以下、ショットキー接合のC−V特性の測定結果に基づき、半導体ウェーハとして例示するシリコンウェーハの深さ方向におけるドーパント濃度の分布を求める場合について具体的に説明する。
一般に、印加電圧、空乏層の容量変化量、ドーパント濃度には以下の関係式(1)及び(2)が成り立つ(非特許文献2参照)。
すなわち、印加電圧Vに対してd(C−2)/dVをプロットすることにより、シリコンウェーハのドーパント濃度の深さ方向プロファイルを測定することができる。その際、印加する電圧はショットキー接合に対して逆バイアス電圧になるようにする。すなわち、n型シリコンウェーハの場合は負の電圧を印加することによりシリコン内部に空乏層が拡がる。空乏層の深さ方向の幅は印加電圧に比例して大きくなるため、印加電圧を変化させることで、深さ方向の情報を得ることができる。
従って、本発明の測定方法であれば、上記のように正確にかつ繰り返し測定の精度高く測定したC−V特性に基づいて、特にウェーハ表面近傍のドーパント濃度を、バラツキ無く正確に算出し、その測定されたドーパント濃度から抵抗率を導き出すことができるため、低抵抗であっても特に表層の抵抗率が保証された半導体ウェーハとすることができる。
このように、印加電圧、電極面積及び容量測定周波数のいずれかを調節することで、容易に本発明の条件に調整することができる。
まずは、測定対象のウェーハ11を測定装置10の裏面電極となる金属製ステージ13に載置する。
ステージ13には、真空ポンプ19に接続された真空吸着穴20が形成されており、ウェーハ11は真空吸着穴20に真空吸着されることにより固定される。測定対象ウェーハ11としては鏡面ウェーハ、エピタキシャルウェーハなどいずれであってもよく、ここでは通常の鏡面ウェーハを測定対象ウェーハとした場合を示している。ウェーハ11の表面には、例えばショットキー電極12が形成されている。
ショットキー電極12は、ウェーハ11がn型シリコンウェーハの場合には、一般に市販されている真空蒸着装置を用いて、例えば金を真空蒸着することにより形成できる。尚、測定装置10は、測定中における電気的ノイズの発生を防止するために、被測定物がグランド電位になるように設定したシールドボックス18内に、測定対象ウェーハ11や金属製ステージ13を設置する。
プローブ14にはキャパシタンスメータ15とパルス電圧発生器16が接続されており、キャパシタンスメータ15とパルス電圧発生器16は制御用コンピュータ17に接続されている。C−V特性はパルス電圧発生器16で階段状に変化する電圧を発生させて、電圧をショットキー電極12に接触するプローブ14を通してウェーハ11に印加することによりキャパシタンスメータ15で空乏層容量(キャパシタンス)を測定できる。
以下、その一例を実験として示すが、実際の空乏層容量Cと、測定された測定誤差を含む空乏層容量Cmを区別して論じる。
その測定用ウェーハに、市販の真空蒸着器を用いて金を蒸着し、直径2mmで円形のショットキー電極を形成し、測定試料とした。この測定試料をC−V特性測定装置を用いてショットキー電極に−1V〜−20Vまで1Vステップで電圧を階段状に変化させながら、空乏層容量Cmを測定して、空乏層容量Cmの印加電圧依存性(C−V特性)を測定した。空乏層容量測定に用いた周波数は1MHzである。表1に上記C−V特性の測定結果を示す。
測定された空乏層容量Cmは、逆バイアス電圧を変化させると895pF〜277pFの範囲で変化している。
通常は、なるべくウェーハ表面近傍の抵抗率を保証する必要があるために、得られたドーパント濃度プロファイルの最も浅い位置である0.4μmの位置のドーパント濃度から、例えばIrvinの換算式を用いて、抵抗率を算出し保証している。しかし、図3に示すように、ドーパント濃度は表面から0.6μm未満の領域では、表面(Depth=0.0)に向かってドーパント濃度が大きく低下している。
試料のドーパント濃度は、表面から0.3μmより深い領域ではドーパント濃度は表面に向かって低下する傾向が見られない。一方、表面から0.3μm以下の表面近傍ではドーパント濃度が上昇しているが、これはSIMS特有の誤差に起因したものである。このように試料のドーパント濃度は表面で低下する傾向が見られないのに対して、C−V測定で求めたドーパント濃度は図3に示すように、表面付近で大きく低下しており、特に表面から0.6μmまでの深さのドーパント濃度が正確に測定できていないことが、図6と比べても明確に分かる。
図4、5からわかるように、表面から0.6μm未満の領域では、測定された空乏層容量Cm及びドーパント濃度の繰返し測定精度は、表面に向かって低下していることが分かる。
ただし、図3に示すように、表面から0.6μm〜0.9μmの深さの領域ではC−V特性より算出したドーパント濃度プロファイルは平坦であり、問題がないことが判る。さらに、この深さの範囲では、図4、5に示すように、空乏層容量及びドーパント濃度の繰返し測定精度も良好であることが分かる。
この場合、できる限り表層の抵抗率を測定したいという要求は満足できないように思われるが、ウェーハにおいては深さ方向のドーパント濃度プロファイルは通常は平坦であるため、極浅い位置のドーパント濃度と深い位置のドーパント濃度はほぼ一致している。このため深い位置で測定した値で、極浅い位置のドーパント濃度を保証できる場合もある。しかしながら、ドーパント濃度の深さ方向の分布が平坦でなく傾きを有しているプロファイルの場合には問題となる。
ここで、空乏層容量Cが正確に測定できない原因が、直列抵抗の影響であることを見出すに至った解析結果について説明する。
まず、並列容量Cpについて考える。Cpは空乏層容量測定の際にプローブや配線により生じる浮遊容量であり、空乏層容量Cと並列に発生するキャパシタンス成分である。
この場合、測定される容量をCmとすると、以下の(3)式で与えられる。
Cm=C+Cp ・・・(3)
したがって測定値Cmは、実際の空乏層容量Cに対してCpだけ平行移動した値となるはずである。
図7から明らかなように、空乏層容量Cmxの平均値からのズレは、ショットキー電極に印加する逆バイアス電圧が大きくなると減少し、−6V以上(ここで、以上とは逆バイアス電圧が大きくなることを意味する)になるとほぼ一定値になる。逆バイアス電圧が大きくなると空乏層はウェーハ深さ方向に拡がるため、空乏層容量Cは小さくなる。しかしながら、プローブや配線により生じる浮遊容量であって、空乏層容量Cと並列に発生するキャパシタンス成分であるCpは、逆バイアス電圧とは無関係に一定である。
Cm1−AVGCm=
Cp1−(Cp1+Cp2+Cp3+Cp4+Cp5)/5 ・・・(4)
これは1回目に発生した浮遊容量Cp1から測定毎に発生した浮遊容量の平均値を差し引いた値である。この値は、上述したCpの特性を考慮すると、逆バイアス電圧によらず一定値(≒0)とならなければならないはずである。しかしながら、図7に示すように、Cmx−AVGCmは逆バイアス電圧依存性を有していることから、測定されたキャパシタンスのバラツキ原因は並列容量Cpでないと推定される。
この等価回路よりCmとGmを計算すると、それぞれ以下の(5)、(6)式で与えられる。
図9は、(7)式を用いて算出したCmとC及びRsの関係を示す。実際の空乏層容量Cを200−1000pFと振った場合に、直列抵抗Rsと測定される空乏層容量Cmの関係を示している。測定周波数は1MHzとした。
このことは仮に空乏層容量Cが1000pFの場合、直列抵抗Rsが3〜100Ωの範囲で変化すれば、測定される空乏層容量Cmが1000〜717pFの範囲で変化、すなわち測定バラツキを生じることを意味している。しかしながら、実際の空乏層容量Cが200pF以下の場合にはRsを0から150Ωまで変化させても、測定値Cmは殆ど低下することなく、正確に空乏層容量Cが測定できることが分かる。この場合には、直列抵抗Rsが0〜150Ωの範囲で変化(バラツキ)を生じても、空乏層容量Cmの測定バラツキの原因にはならないことを意味している。
本実験に用いたウェーハの場合、ショットキー電極への印加電圧が−1Vの場合、測定された空乏層容量Cmは895pFであり、−5Vの場合は518pFである。さらに逆バイアス電圧が大きくなると、測定される空乏層容量Cmはさらに小さくなる。
測定方法としては、1回目の測定後に、プローブを上げて、C−V測定装置の背面電極から試料をいったん取り外し、再度、試料を背面電極にセットして、プローブをショットキー電極に接触させて2回目の測定を行う。同様な手順で、3〜5回目の測定を行う。
前述したように、実際の空乏層容量Cが大きい程、すなわち逆バイアス電圧が小さい程、この直列抵抗Rsの変化の影響を大きく受けて、測定される容量Cmのバラツキが大きくなる。逆に、実際の空乏層容量Cが小さい程、すなわち逆バイアス電圧が大きい程、この直列抵抗Rsの変化の影響は小さくなり、測定される容量Cmのバラツキが小さくなると考えると、図7の結果を説明することができる。
まず、空乏層容量リアクタンスXc(Ω)を導入する。空乏層容量リアクタンスXcは以下の(8)式で与えられる。
図1から明らかなように、Xc/Rsが15以下になると、空乏層容量Cと測定される容量Cmのズレの割合が大きくなり、その傾きも著しく急峻になることが分かる。
このことは空乏層容量リアクタンスXcが直列抵抗Rsの15倍未満になる条件でC−V特性を測定すると、直列抵抗Rsの測定される空乏層容量への影響が大きく、さらにはXc/Rsが変化した場合、すなわち、直列抵抗Rsがバラついた場合に、測定される容量Cmのバラツキが大きくなることを意味している。
この結果、(2)式に示すように、空乏層幅Wが小さくなると、実際の空乏層容量Cが大きくなる。実際の空乏層容量Cが大きくなると、(8)式に示すように空乏層容量リアクタンスXcが小さくなるため、Xc/Rsが小さくなり、直列抵抗Rsのバラツキが空乏層容量Cmの測定により影響を与えることになる。従って、抵抗率0.5Ωcm以下と、抵抗率が低いウェーハの測定の場合には、表層の空乏層容量が正確に測定できないようになると考えることができる。
図1より、(C−Cm)/C*100(%)を、すなわち実際の空乏層容量Cと測定値Cmのズレを0.5%以下で測定したい場合には、Xc/Rsが15以上、すなわち空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上になる条件でC−V特性を測定すればよいことを見出して、本発明を完成させた。。
上記の条件に調整するために、空乏層容量リアクタンスXcを変化させるには、角周波数ω(=2πf)と実際の空乏層容量Cを変化させればよく、以下の方法(A)、(B)で変化させることができる。
(A)測定の周波数fを変化させる。
(B)実際の空乏層容量Cを変化させる。
実際の空乏層容量Cを変化させるには、(2)式から明確なように、ショットキー電極面積Aあるいは空乏層幅Wを変化させればよい。空乏層幅Wを変化させるにはショットキー電極に印加する逆バイアス電圧を変化させればよい。
本実験結果によると、図7に示すように、逆バイアス電圧が−6V以上で、測定される空乏層容量Cmの平均値からのズレがほぼ一定値になっている。このことは−6Vを印加して形成された空乏層容量においてXc/Rsが15以上になったと判断することができる。
したがって、−6V以上の印加電圧を印加した場合に、測定された空乏層容量Cmは実際の空乏層容量Cと等しいと考えることができる。
この測定の測定周波数は1MHzであるので、空乏層容量C=480pFの空乏層容量リアクタンスXcは、(8)式より331Ωである。
直列抵抗Rsは逆バイアス電圧とは無関係に一定であると考えられるので、今回の場合は空乏層容量リアクタンスXcが331Ω以上であれば、必ずXc/Rsが15以上になっており、直列抵抗Rsの影響を排除することができる。この結果、空乏層容量Cを正確にかつ繰返し精度よく測定できる。
従って、本発明の測定方法であれば、上記のように正確にかつ繰り返し測定の精度高く測定したC−V特性に基づいて、特にウェーハ表面近傍のドーパント濃度を、バラツキ無く正確に算出し、その測定されたドーパント濃度から抵抗率を導き出すことができるため、低抵抗であっても特に表層の抵抗率が保証された高品質の半導体ウェーハとすることができる。
このように、印加電圧、電極面積及び容量測定周波数のいずれかを調節することで、容易に本発明の条件に調整することができる。
(実施例、比較例)
測定するウェーハとして、n型のシリコン単結晶ウェーハ(抵抗率0.003Ωcm)上に抵抗率、約0.3Ωcmのn型(ドーパントはリン)のシリコンエピタキシャル層を4μm形成させたウェーハを準備した。
その測定用ウェーハに、真空蒸着器を用いて金を蒸着し、直径2mmで円形のショットキー電極を形成し、上記実験と同じ条件の測定試料とした。
その後、LCRメータ(アジレント社製 4284A)によりショットキー電極に−1V〜−20Vまで1Vステップで電圧を階段状に変化させながら、空乏層容量Cmを測定して、1回目の空乏層容量の印加電圧依存性を測定した。
1回目の測定後に、シールドボックスの蓋をあけ、プローブを上げて、背面電極から試料をいったん取り外し、再度、試料を背面電極にセットして、プローブをショットキー電極に接触させて2回目の測定を行う。同様な手順で、合計5回の測定を行った。
図10は、各印加電圧毎に5回測定した際の空乏層容量Cmの標準偏差σを平均値AVGで割った繰返し測定精度の印加電圧依存性を示す。
図10から明らかなように、比較例の場合は印加電圧が−1〜−6V未満の範囲で空乏層容量Cmの繰返し測定精度が低下しているが、実施例では繰返し精度は低下せずに良好な結果である。
図7に示す実験の結果より、空乏層容量リアクタンスXcが331Ω以上であれば、空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上であり直列抵抗Rsの影響を排除できるが、印加電圧が−6V未満の場合はXcが331Ω以下であるため、直列抵抗Rsの影響を受けて、測定容量のバラツキが大きくなる。このバラツキはXcが小さい程、すなわち印加電圧が小さいほど大きくなってしまう。このため、印加電圧が−1Vから−6Vの範囲では、印加電圧の低下に伴い、測定バラツキが大きくなると解釈できる。
この結果から空乏層容量リアクタンスを計算すると、それぞれ1760Ω、3333Ωであり、いずれの場合も331Ωより大きい。従って、空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上の条件で測定できている。
この結果、実施例においては直列抵抗Rsの影響を排除できたために、繰返し精度が低下しなかったと考えられる。
実施例の方の測定値が実際の空乏層容量Cであると考えられるので、比較例で測定した場合は、実際の空乏層容量Cは905pFであるにもかかわらず、直列抵抗Rsの影響を受けて、測定された空乏層容量Cmは895pFと小さめに測定されたと考えられる。
直列抵抗Rsの影響を排除するには空乏層容量リアクタンスXcはRsの15倍以上であればよいので、計算するとXcが285Ω以上であればよいことが分かる。
この値は図7の実験データから求めた値、331Ω以上と良い一致をしており、解析結果と実験結果は一致したと考えてよい。
13…ステージ、 14…プローブ、 15…キャパシタンスメータ、
16…パルス電圧発生器、 17…制御用コンピュータ、
18…シールドボックス、 19…真空ポンプ、 20…真空吸着穴。
Claims (2)
- C−V法によりウェーハのC−V特性を測定することによりドーパント濃度を算出するドーパント濃度測定方法であって、少なくとも、抵抗率が0.5Ωcm以下のウェーハのC−V特性を繰り返し測定して空乏層容量Cmの印加電圧依存性を求め、該求めた空乏層容量Cmの印加電圧依存性に基づいて、ウェーハ主表面の空乏層容量リアクタンスXcが、前記繰り返し測定において測定誤差として求められる直列抵抗Rsの15倍以上になる条件に調整して、該調整した条件でウェーハのC−V特性を測定することを特徴とするドーパント濃度測定方法。
- 前記ウェーハ主表面の空乏層容量リアクタンスXcが直列抵抗Rsの15倍以上になる条件を、印加電圧、電極面積及び容量測定周波数の内の少なくとも一つを調節することにより調整することを特徴とする請求項1に記載のドーパント濃度測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009117259A JP5343693B2 (ja) | 2009-05-14 | 2009-05-14 | ドーパント濃度測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009117259A JP5343693B2 (ja) | 2009-05-14 | 2009-05-14 | ドーパント濃度測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010267760A JP2010267760A (ja) | 2010-11-25 |
JP5343693B2 true JP5343693B2 (ja) | 2013-11-13 |
Family
ID=43364496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009117259A Active JP5343693B2 (ja) | 2009-05-14 | 2009-05-14 | ドーパント濃度測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5343693B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7056609B2 (ja) * | 2019-02-22 | 2022-04-19 | 信越半導体株式会社 | Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 |
CN114371194B (zh) * | 2022-01-12 | 2023-11-24 | 湖南大学 | 使用电导法确定mos器件中半导体掺杂杂质分布的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3871131B2 (ja) * | 2003-05-20 | 2007-01-24 | 信越半導体株式会社 | 空乏層容量測定方法 |
JP4941000B2 (ja) * | 2007-02-28 | 2012-05-30 | 信越半導体株式会社 | エピタキシャル層のドーパント濃度測定方法およびこれを用いたエピタキシャル層の抵抗率測定方法 |
-
2009
- 2009-05-14 JP JP2009117259A patent/JP5343693B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010267760A (ja) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ciofi et al. | Capacitance measurements and k-value extractions of low-k films | |
US10969370B2 (en) | Measuring semiconductor doping using constant surface potential corona charging | |
JP5343693B2 (ja) | ドーパント濃度測定方法 | |
US7696021B2 (en) | Semiconductor device manufactured using a non-contact implant metrology | |
CN110265315B (zh) | 一种栅氧化层等效厚度的精确测试方法 | |
Frolov et al. | Technique for the electrochemical capacitance–voltage profiling of heavily doped structures with a sharp doping profile | |
CN109061430A (zh) | 一种半导体间界面态密度和俘获截面的测试方法 | |
US6465267B1 (en) | Method of measuring gate capacitance to determine the electrical thickness of gate dielectrics | |
JP7056609B2 (ja) | Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 | |
JP4941000B2 (ja) | エピタキシャル層のドーパント濃度測定方法およびこれを用いたエピタキシャル層の抵抗率測定方法 | |
US7405580B2 (en) | Self-calibration in non-contact surface photovoltage measurement of depletion capacitance and dopant concentration | |
KR101875837B1 (ko) | 실리콘 관통전극의 측면 비균일성 감지 방법 및 측면 비균일성을 감지하는 프로그램을 저장한 컴퓨터 판독가능 기록매체 | |
JP6575477B2 (ja) | 抵抗率測定方法 | |
JP6256285B2 (ja) | シリコン単結晶ウェーハの評価方法 | |
JP5556731B2 (ja) | ウェーハの電気特性測定方法 | |
CN114216939B (zh) | 碳化硅表面缺陷态能量分布测量方法、系统及存储介质 | |
US9857655B2 (en) | Method for controlling MIS structure design in TFT and system thereof | |
JP3823911B2 (ja) | 半導体の空乏層容量算出装置及びc−v特性測定装置 | |
TWI285906B (en) | Method of improving sheet resistance uniformity and product yield | |
JP3871131B2 (ja) | 空乏層容量測定方法 | |
KR20200025797A (ko) | 반도체 재료의 도핑농도 측정방법 및 이를 이용한 컴퓨터 프로그램을 기록한 기록매체 | |
CN116577383A (zh) | 一种半导体器件中介质薄膜的介电常数测量方法 | |
CN107037266A (zh) | 一种mos电容三频率测量方法 | |
JP2003179114A (ja) | 半導体ウェーハの抵抗率測定方法 | |
Huang et al. | A Novel MIM sandwich structure of the SCM probe for tool inspection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5343693 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |