JP3823911B2 - 半導体の空乏層容量算出装置及びc−v特性測定装置 - Google Patents
半導体の空乏層容量算出装置及びc−v特性測定装置 Download PDFInfo
- Publication number
- JP3823911B2 JP3823911B2 JP2002303177A JP2002303177A JP3823911B2 JP 3823911 B2 JP3823911 B2 JP 3823911B2 JP 2002303177 A JP2002303177 A JP 2002303177A JP 2002303177 A JP2002303177 A JP 2002303177A JP 3823911 B2 JP3823911 B2 JP 3823911B2
- Authority
- JP
- Japan
- Prior art keywords
- depletion layer
- capacitance
- layer capacitance
- actual
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は、半導体の空乏層容量算出装置及びC−V特性測定装置に関する。
【0002】
【従来の技術】
半導体(例えば半導体ウェーハ)の特性評価の一つとして半導体の表層部に空乏層を形成し、この空乏層の静電容量(以下空乏層容量という)を測定することが一般的に行われている。
具体的には、例えば、半導体ウェーハのドーパント濃度の深さ方向における分布を求めるための方法として、空乏層容量の印加電圧依存性(以下C−V(capacitance−voltage)特性という)を測定する方法が知られている(例えば、非特許文献1参照)。
また、このように空乏層容量の測定値を半導体の特性評価に利用する技術としては、他にも、金属−酸化膜−半導体の所謂MOS構造の試料を作成して空乏層容量の過渡特性を評価し半導体ウェーハのバルクの発生ライフタイムを測定するMOS c−t法(例えば、非特許文献2参照)や、pn接合やショットキー接合の容量の過渡特性を測定して半導体中の深い不純物準位を評価するDLTS(Deep Level Transient Spectroscopy)法(例えば、非特許文献3参照)等が広く実用化されている。
【0003】
以下では、ショットキー接合のC−V特性の測定結果に基づき、半導体ウェーハとして例示するシリコンエピタキシャルウェーハの深さ方向におけるドーパント濃度の分布を求める場合について具体的に説明する。
【0004】
図5に示すように、C−V特性測定装置100は、半導体ウェーハの主表面上に形成されるショットキー電極8に接触されるプローブ2と、プローブ2と電気的に接続されたパルス電圧発生器3及びキャパシタンスメータ4と、これらキャパシタンスメータ4及びパルス電圧発生器3と電気的に接続された制御装置105と、半導体ウェーハが載置される背面電極6等を備えて構成される。
【0005】
ここで、測定対象の半導体ウェーハとして例示するシリコンエピタキシャルウェーハ7(以下EPW7という)は、n型シリコン単結晶基板7aの主表面上にn型シリコンエピタキシャル層7bを数μmから数十μmの厚さで気相成長させて得たものである。
【0006】
次に、C−V特性測定装置100によるEPW7のC−V特性測定は以下のようにして行う。
先ず、EPW7の主表面上(シリコンエピタキシャル層7b側)にショットキー電極(印加電極)8を形成する。さらに、EPW7を、その主裏面(シリコン単結晶基板7a側)が背面電極6に接するように該背面電極6上に載置する。そして、EPW7の主表面上のショットキー電極8にプローブ2を接触させる。
ここで、測定中における電気的ノイズの発生を防止するために、測定は、アース電位になるように設定したシールドボックス9内にEPW7等を配置した状態で行う。なお、背面電極6は、シールドボックス9にアース接続される。
このように準備したら、パルス電圧発生器3により階段状に変化する(間欠的に増大する)電圧を発生させ、該発生する電圧(印加電圧)をプローブ2及びショットキー電極8を介してEPW7に印加する。なお、印加する電圧は、ショットキー接合に対して逆バイアスとなるようにする。
【0007】
ここで、n型半導体単結晶の場合には、負の電圧を印加することにより、図2(a)に示すような空乏層(実際の空乏層)が単結晶内に形成される。また、空乏層幅Wは印加する電圧を大きくするほど大きくなる。なお、空乏層の容量は、空乏層に存在するドーパントの原子数と正の相関がある。
そこで、EPW7に階段状に変化する電圧を印加しながらキャパシタンスメータ5により印加電圧毎の空乏層容量を測定すると、EPW7のC−V特性を求める(測定する)ことができ、EPW7の深さ方向におけるドーパント濃度の分布を知ることができる。
【0008】
一般に、シリコン単結晶への印加電圧と空乏層容量の変化量との間には以下の(1)式の関係が成り立つ(例えば、非特許文献4参照)。
【数1】
(1)式において、N(W)はシリコン単結晶内の深さWにおけるドーパント濃度、qは電荷素量、εSiはシリコンの誘電率、Vは印加電圧、Cは空乏層容量、Wは空乏層幅である。
【0009】
ここで、空乏層は、実際には図2(a)に示すように半導体内で印加電極から印加電圧に応じた幅で全方向に拡がることが知られている。
しかし、従来、空乏層が図2(b)に示すように深さ方向のみに拡がる(つまりショットキー電極8が円形の場合は円筒状に拡がる)と仮定した仮想状態での空乏層容量を算出することが一般的に行われる。
このため、従来は、平行平板コンデンサーの静電容量と電極間距離との関係式である以下の(2)式により空乏層幅Wを求める。
【数2】
(2)式において、Aはショットキー電極8の面積(EPW7主表面への接触面積)、Cidealは仮想状態での空乏層容量である。
【0010】
そして、従来技術では、キャパシタンスメータ5による測定値、すなわち図2(a)のように拡がる実際の空乏層の容量の測定値Cmeasureを、仮想状態での空乏層容量Cidealとして印加電圧毎にそれぞれ(2)式に代入することにより、空乏層幅W(各印加電圧毎の空乏層幅)を求め、さらに、この求めた空乏層幅Wをそれぞれ(1)式に代入し、各印加電圧Vに対してd(C-2)/dvを(Cmeasure=Cとして)プロットすることにより、EPW7中のドーパント濃度の深さ方向におけるプロファイルを求める。
【0011】
しかしながら、従来の計算により求めたプロファイルは、仮に深さ方向においてドーパント濃度がほぼ均一な試料を測定した場合でも、例えば図4(比較例)に示すように、右上がりとなってしまう。
【0012】
このようにプロファイルが右上がりとなってしまうことを抑制するための方法としては、ショットキー電極を取り囲むようにショットキー電極と同一の材料を用いてガードリング電極を設け、両方の電極の電位が例えば同一となるように電圧を印加することにより、空乏層の横方向への拡がりを抑制した状態で測定を行う方法が考えられる。
【0013】
図7にガードリング電極を形成した試料の一例の断面斜視図を示す。
すなわち、図7には、上記と同様のEPW7の主表面上に、上記と同様のショットキー電極8と、該ショットキー電極8を取り囲むように形成したガードリング電極11とを設けた状態を示す。
このような試料を用いて、ショットキー電極8とガードリング電極11とが例えば同一電位となるように電圧を印加することにより、空乏層の横方向への拡がりを抑制した状態で測定を行うことができる。
【0014】
【非特許文献1】
宇佐美晶編集「半導体デバイス工程評価技術」株式会社リアライズ社、平成2年9月11日、p.38−44
【非特許文献2】
UCS半導体基板技術研究会編集「シリコンの科学」株式会社リアライズ社、1996年6月28日、p.717
【非特許文献3】
D.V.Lang著「J.Appl.Phys.45」、1974年、p.3023
【非特許文献4】
小間 篤・白木靖寛・齋木幸一朗・飯田厚夫 共著「シリコンの物性と評価法」丸善株式会社、昭和62年7月31日、p.177
【0015】
【発明が解決しようとする課題】
しかしながら、上記のようにガードリング電極11を形成する場合には、以下のような問題がある。
すなわち、(1)ショットキー電極8を完全に取り囲むようにガードリング電極11を形成するためには真空蒸着だけでは形成できないため、フォトリソ技術を使う必要があるなど試料作成に時間とコストがかかる、(2)ガードリング電極11を形成する必要がある分だけ、より大きな試料が必要となる、(3)横方向への空乏層の拡がりを完全には防止することができない、(4)ガードリング電極11にも電圧を印加するためのプローブや配線が必要であり、測定器が高価になり、配線が複雑になるために電気的なノイズが発生しやすい、という問題点がある。
【0016】
この発明は、上記のような問題点を解決するためになされたもので、空乏層の容量を正確に算出することを可能とする半導体の空乏層容量算出装置及びC−V特性測定装置を提供することを目的とする。
【0017】
【課題を解決するための手段】
上でも述べたように、空乏層は実際には図2(a)に示すように印加電極から放射状に拡がる(深さ方向のみならず横方向にも拡がる)ことが知られている。
ここで、実際の空乏層容量(図2(a)斜線部の容量)から仮想状態での真の空乏層容量(図2(b)斜線部の容量)を差し引いた容量(図2(c)斜線部の容量)をエッジキャパシタンス(誤差容量)という。
つまり、実際の空乏層容量は、仮想状態での真の空乏層容量と比べて、エッジキャパシタンスの分だけ大きい。
しかし、従来は上記のように、エッジキャパシタンスを考慮せず、測定した実際の空乏層容量Cmeasureが(2)式の仮想状態での空乏層容量Cidealに等しいとして計算を行っていたため、エッジキャパシタンスを考慮しない分だけ空乏層幅Wの算出値に誤差が生じてしまう。
すなわち、図6に示すように、計算により求めた仮想状態での空乏層幅Widea lは、実際の空乏層幅Wreal(=仮想状態での真の空乏層幅Wtruth)よりも大きい値として算出されてしまう。
従って、この算出した空乏層幅W及び上記(1)式を用いて得られるドーパント濃度も正確な値とならない。
しかも、エッジキャパシタンスは空乏層が深くなるほど大きくなる(図2(c)の形状から明らか)ため、空乏層幅Wの算出値の誤差は空乏層が深くなるほど大きくなってしまう。
このため、従来の計算により求めたプロファイルは、仮に深さ方向においてドーパント濃度がほぼ均一な試料を測定した場合でも、例えば図4(比較例)に示すように右上がりとなってしまう。
【0018】
そこで、本発明の半導体の空乏層容量算出装置は、半導体内で実際には印加電極から印加電圧に応じた幅で全方向に拡がる空乏層の容量を、空乏層が深さ方向のみに拡がると仮定した仮想状態での値として算出する空乏層容量算出装置であって、実際の空乏層容量の測定値を、印加電極から印加電圧に応じた幅で全方向に拡がる実際の空乏層容量C real として用い、実際の空乏層幅Wを下記式(3)によって算出する空乏層幅算出手段と、前記空乏層幅算出手段により算出された空乏層幅Wを用い、実際の空乏層容量C real から実際と等しい深さに拡がる仮想状態での真の空乏層容量C truth を差し引いた容量である誤差容量C e を下記式(4)によって算出する誤差容量算出手段と、前記誤差容量算出手段により算出された誤差容量C e を実際の空乏層容量の測定値から差し引くことにより仮想状態での真の空乏層容量C truth を算出する空乏層容量算出手段と、を備えることを特徴としている。
【数1】
【数2】
(但し、式中、Wは空乏層幅、πは円周率、ε Si はシリコンの誘電率、lnは自然対数である。)
【0020】
つまり、換言すれば、本発明の半導体の空乏層容量算出装置は、実際の空乏層容量の測定値からエッジキャパシタンスを除外した値を算出することにより、仮想状態での空乏層の容量を求める空乏層容量算出手段を備えている。
【0021】
また、本発明のC−V特性測定装置は、半導体内で印加電極から印加電圧に応じた幅で全方向に拡がる実際の空乏層の容量C real を測定する空乏層容量測定手段と、本発明の半導体の空乏層容量算出装置と、を備え、前記空乏層容量算出装置の空乏層容量算出手段は、前記空乏層容量測定装置より実際の空乏層容量の測定値の入力があることに基づき、仮想状態での真の空乏層容量C truth を算出することを特徴としている。
【0022】
本発明によれば、実際と等しい深さに拡がる仮想状態での真の空乏層の容量を正確に算出できる。より具体的には、仮想状態での真の空乏層の容量をエッジキャパシタンスによる誤差分を含まずに算出できる。従って、本発明を空乏層容量に基づいて各種の特性値を求める半導体の評価方法に適用することにより、それぞれ正しい結果を得ることができるようになる。
【0023】
【発明の実施の形態】
以下、図面を参照して、本発明に係る実施の形態について説明する。
本実施の形態では、本発明に係るC−V特性測定装置の好適な一例としての、ショットキー接合を用いたC−V特性測定装置及びこのC−V特性測定装置が備える半導体の空乏層容量算出装置について説明する。
【0024】
先ず、図1を参照して本実施形態のC−V特性測定装置1について説明する。
【0025】
図1に示すように、本実施形態のC−V特性測定装置1は、測定試料(例えば半導体ウェーハ)の表面上に形成されるショットキー電極(印加電極)8に接触されるプローブ2と、プローブ2を介して測定試料に印加電圧を印加することにより空乏層を形成するパルス電圧発生器3と、測定試料に形成された空乏層の容量を測定するキャパシタンスメータ4と、これらキャパシタンスメータ4及びパルス電圧発生器3と電気的に接続された制御演算装置5と、測定試料が載置される背面電極6等を備えて構成される。
【0026】
このうちキャパシタンスメータ(空乏層容量測定手段)4は、半導体内で印加電極から印加電圧に応じた幅で全方向に拡がる実際の空乏層の容量(図2(a)斜線部の容量)を測定する。なお、キャパシタンスメータ4は、パルス電圧発生器3が印加電圧を変化させる毎に制御演算装置5に対し空乏層の測定値を入力する
【0027】
また、制御演算装置(空乏層容量算出装置)5は、キャパシタンスメータ4より実際の空乏層容量の測定値の入力があることに基づき、空乏層容量を、深さ方向のみに拡がると仮定した仮想状態での値として算出する(図2(b)斜線部の容量を算出する;詳細後述)。
【0028】
次に、本実施形態のC−V特性測定装置1を用いたC−V特性測定について具体的に説明する。
【0029】
先ず、測定対象の半導体ウェーハとしてのシリコンエピタキシャルウェーハ7(以下EPW7という)は、n型シリコン単結晶基板7aの主表面上にn型シリコンエピタキシャル層7bを数μmから数十μmの厚さで気相成長させて得たものである。
【0030】
このEPW7の主表面上(シリコンエピタキシャル層7b側)には、測定前に、該主表面への接触面が半径rの円形に設定されたショットキー電極(印加電極)8を形成する。なお、ショットキー電極8は、n型シリコンエピタキシャルウェーハの場合、真空蒸着装置を用いて例えば金を真空蒸着することにより形成する。
【0031】
次に、EPW7を、その主裏面(シリコン単結晶基板7a側)が背面電極6に接するように該背面電極6上に載置する。そして、EPW7の主表面上のショットキー電極8にプローブ2を接触させる。
【0032】
ここで、測定中における電気的ノイズの発生を防止するために、測定は、アース電位になるように設定したシールドボックス9内にEPW7等を配置した状態で行う。なお、背面電極6は、シールドボックス9にアース接続される。
【0033】
このように測定の準備をしたら、パルス電圧発生器3により階段状に変化する(間欠的に増大する)逆バイアスの電圧を発生させ、該発生する電圧(印加電圧)をプローブ2及びショットキー電極8を介してEPW7に印加しながらキャパシタンスメータ4により空乏層容量を測定する。つまり、EPW7の印加電圧依存性を測定する。ここで、印加する電圧はn型シリコンの場合は例えば−1V〜−30Vで1Vステップで階段状に変化させると良い。
【0034】
このようにショットキー電極8に逆バイアスVを印加すると空乏層はショットキー電極8からの距離がWの範囲内の領域に全方向に拡がる(図2(a)斜線部)。
つまり、空乏層は、ショットキー電極2より深さ方向のみに拡がった仮想状態での空乏層領域(図2(b)斜線部)と、この仮想状態での空乏層領域の周囲に拡がる周辺領域(図2(c)斜線部)とからなる。このうち周辺領域の容量がエッジキャパシタンスCeである。
【0035】
ここで、ショットキー電極(印加電極)8が円形(半導体ウェーハへの接触面が円形)の場合における実際の空乏層容量Crealは、ガウスの電気線束定理を適用して以下の(3)式で与えられる。
【数3】
(3)式において、Wは空乏層幅、πは円周率、εSiはシリコンの誘電率である。
【0036】
また、キャパシタンスメータ4による測定値Cmeasureは、実際の空乏層容量Crealであると考えられるので、キャパシタンスメータ4による測定値CmeasureをCrealとして(3)式に代入することにより、空乏層幅W(実際の空乏層幅Wreal=仮想状態での真の空乏層幅Wtruth)を求めることができる。
【0037】
また、ショットキー電極(印加電極)8が円形(半導体ウェーハへの接触面が円形)の場合におけるエッジキャパシタンスCeは、ガウスの電気線束定理を適用して以下の(4)式で与えられる。
【数4】
(4)式において、lnは自然対数である。
【0038】
従って、キャパシタンスメータ4による測定値Cmeasure及び(3)式により求めた空乏層幅Wを(4)式に代入することによりエッジキャパシタンスCeを求めることができる。
【0039】
また、仮想状態での真の空乏層容量Ctruthは実際の空乏層容量CrealからエッジキャパシタンスCeを差し引くことにより求まるため、仮想状態の空乏層容量Ctruthは以下の(5)式で与えられる。
【数5】
【0040】
そこで、本実施形態のC−V特性測定装置1の制御演算装置5は、各印加電圧毎に、キャパシタンスメータ4による測定値Cmeasure(実際の空乏層容量の測定値=実際の空乏層容量Creal)を上記(3)式に代入して空乏層幅W(実際の空乏層幅Wreal=仮想状態での真の空乏層幅Wtruth)を算出し、この算出した空乏層幅Wを(4)式に代入することによりエッジキャパシタンスCeを算出し、この算出したエッジキャパシタンスCe及びキャパシタンスメータ4による測定値Cmeasureを(5)式に代入することにより仮想状態での真の空乏層の容量Ctruthを算出する。
すなわち、制御演算装置5は、キャパシタンスメータ4より実際の空乏層容量Crealの測定値Cmeasureの入力があると、この入力された測定値を用いて実際の空乏層幅を算出し、さらに、この算出した実際の空乏層幅を用いて、実際の空乏層幅と等しい深さに拡がる仮想状態での真の空乏層の容量Ctruthを算出する。つまり、制御演算装置5は、空乏層幅算出手段と空乏層容量算出手段とを備える。
より具体的には、制御演算装置5は、実際の空乏層容量Crealから仮想状態での真の空乏層容量Ctruthを差し引いた容量である誤差容量(エッジキャパシタンスCe)を実際の空乏層幅Wを用いて算出し、この算出した誤差容量を実際の空乏層容量の測定値Cmeasureから差し引くことにより仮想状態での真の空乏層容量Ctruthを算出する。つまり、制御演算装置5は、誤差容量算出手段を更に備える。
【0041】
次に、図3を参照して、本実施形態のC−V特性測定装置1の制御演算装置5が行う空乏層容量算出処理について説明する。
【0042】
先ず、ステップS1にて、キャパシタンスメータ4より実際の空乏層容量Crealの測定値Cmeasureの入力があったか否かの判定を、入力があったと判定するまで繰り返し行う。
【0043】
ステップS1にて入力があったと判定したらステップS2に移行し、実際の空乏層幅W(Wreal=Wtruth)を算出する。
すなわち、キャパシタンスメータ4による測定値CmeasureをCrealとして(3)式に代入することにより、空乏層幅Wを求める。
【0044】
ステップS2に続くステップS3では、エッジキャパシタンスCeを算出する。
すなわち、上記ステップS2にて求めた空乏層幅W及びキャパシタンスメータ4による測定値Cmeasureを(4)式に代入することによりエッジキャパシタンスCeを求める
【0045】
ステップS3に続くステップS4では、仮想状態での真の空乏層容量Ctruthを算出する。
すなわち、上記ステップS3にて求めたエッジキャパシタンスCe及びキャパシタンスメータ4による測定値Cmeasureを(5)式に代入することにより仮想状態での真の空乏層の容量Ctruthを算出する。
【0046】
なお、キャパシタンスメータ4は、パルス電圧発生器3が印加電圧を変化させる毎に制御演算装置5に対し測定値Cmeasureを入力するようになっているため、制御演算装置5は、印加電圧が変化する毎に上記の空乏層容量算出処理を行って、各印加電圧毎に仮想状態での真の空乏層容量Ctruthを算出する。これにより、真のC−V特性を得ることができる。
【0047】
さらに、制御演算装置5は、印加電圧毎に、空乏層幅Wを(1)式に代入するとともにCtruth=Cとして(1)式に代入し、各印加電圧Vに対してd(C-2)/dvをプロットすることにより、EPW7中のドーパント濃度の深さ方向におけるプロファイルを求める。
【0048】
以上のような実施の形態によれば、半導体内で実際には印加電極からの距離が印加電圧に応じた範囲内の領域に拡がる空乏層の容量を、深さ方向のみに拡がると仮定した仮想状態での値として正確に算出することができる。
つまり、測定した実際の空乏層容量に基づき仮想状態における真の空乏層容量をエッジキャパシタンスによる誤差分を含まずに正確に算出できる。
【0049】
【実施例】
次に、実施例を説明する。
【0050】
先ず、n型0.015Ω・cmのシリコン単結晶基板の主表面に、n型で厚さが約30μmで抵抗率が約50Ω・cmのシリコンエピタキシャル層を形成したn/n+型構造のシリコンエピタキシャルウェーハ(以下、EPW)を作成した。
【0051】
次に、作成したEPWのシリコンエピタキシャル層中の深さ方向におけるドーパント濃度のプロファイルをSR(Spreading resistance)法とSIMS(Secondary Ion Mass Spectoroscopy)で求め、表面より25μmの深さまでドーパント濃度がほとんど増加していないことを確認した。
【0052】
その後、EPWより、SR法、SIMS法で測定した近傍からサンプルを切り出し、このサンプルに対し減圧環境下で金を蒸着することにより、ショットキー電極を有する測定用試料を作成した。この測定用試料をC−V特性測定装置を用いてショットキー電極に−1V〜−30Vまで1Vステップで階段状に電圧を変化させながら空乏層容量Cmeasureを測定して、空乏層容量の印加電圧依存性を測定した。
【0053】
その後(3)〜(5)式を用いて、実測した空乏層容量Cmeasureより空乏層幅Wとこの空乏層幅Wに対応する仮想状態での真の空乏層容量Ctruthを算出し、(1)式を用いてドーパント濃度プロファイルを作成した。
他方、比較例としては、従来の方法で実測値Cmeas=Cidealとして(1)、(2)式を用いてドーパント濃度プロファイルを作成した。
それぞれの結果を図4に示す。
図4から明らかなように、本実施形態の方法で求めたドーパント濃度の深さ方向のプロファイル(図4(実施例))では、深さ方向においてその濃度がほとんど増加しておらず均一であり、SR法やSIMSで評価した結果と一致している。
他方、従来の方法で求めたドーパント濃度の深さ方向のプロファイル(図4(比較例))ではエッジキャパシタンスの影響により、表面より深くなるに従いドーパント濃度が次第に増加しており、正しい結果を得られていないことが分かる。
【0054】
なお、上記の実施の形態では、本発明をC−V特性の測定装置に適用する例について説明したが、これに限らずその他の測定装置に適用しても良い。
また、エッジキャパシタンスを算出し、算出したエッジキャパシタンスを実際の空乏層容量から差し引くことにより仮想状態での真の空乏層容量を求める例を説明したが、数式を変更することにより、1回の演算で、実際の空乏層容量を用いて仮想状態での真の空乏層容量を求めるようにしても良い。
【0055】
【発明の効果】
本発明によれば、測定した空乏層容量に基づき仮想状態における空乏層容量をエッジキャパシタンスによる誤差分を含まずに正確に算出できるため、空乏層容量を用いた半導体ウェーハの種々の評価方法に適用することにより、それぞれ正しい結果を得ることができるようになる。
【図面の簡単な説明】
【図1】半導体の空乏層容量測定装置として例示するC−V特性測定装置を示す図である。
【図2】空乏層の拡がり方を示す図であり、このうち(a)は実際の空乏層を示し、(b)は仮想状態の空乏層を示し、(c)は実際の空乏層から仮想状態の空乏層を除いた領域を示す。
【図3】空乏層容量算出装置が行う空乏層容量算出処理を示すフローチャートである。
【図4】深さ方向におけるドーパント濃度の測定結果を示す図である。
【図5】従来のC−V特性測定装置を示す図である。
【図6】従来の方法により求めた仮想状態の空乏層の問題点を説明するための図である。
【図7】ガードリング電極を設けた測定試料を示す図である。
【符号の説明】
1 C−V特性測定装置(空乏層容量測定装置)
4 キャパシタンスメータ(空乏層容量測定手段)
5 制御演算装置(空乏層容量算出装置、空乏層幅算出手段、空乏層容量算出手段、誤差容量算出手段)
Claims (2)
- 半導体内で実際には印加電極から印加電圧に応じた幅で全方向に拡がる空乏層の容量を、空乏層が深さ方向のみに拡がると仮定した仮想状態での値として算出する空乏層容量算出装置であって、
実際の空乏層容量の測定値を、印加電極から印加電圧に応じた幅で全方向に拡がる実際の空乏層容量C real として用い、実際の空乏層幅Wを下記式(3)によって算出する空乏層幅算出手段と、
前記空乏層幅算出手段により算出された空乏層幅Wを用い、実際の空乏層容量C real から実際と等しい深さに拡がる仮想状態での真の空乏層容量C truth を差し引いた容量である誤差容量C e を下記式(4)によって算出する誤差容量算出手段と、
前記誤差容量算出手段により算出された誤差容量C e を実際の空乏層容量の測定値から差し引くことにより仮想状態での真の空乏層容量C truth を算出する空乏層容量算出手段と、
を備えることを特徴とする半導体の空乏層容量算出装置。
- 半導体内で印加電極から印加電圧に応じた幅で全方向に拡がる実際の空乏層の容量C real を測定する空乏層容量測定手段と、
請求項1記載の半導体の空乏層容量算出装置と、
を備え、
前記空乏層容量算出装置の空乏層容量算出手段は、前記空乏層容量測定装置より実際の空乏層容量の測定値の入力があることに基づき、仮想状態での真の空乏層容量C truth を算出することを特徴とするC−V特性測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002303177A JP3823911B2 (ja) | 2002-10-17 | 2002-10-17 | 半導体の空乏層容量算出装置及びc−v特性測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002303177A JP3823911B2 (ja) | 2002-10-17 | 2002-10-17 | 半導体の空乏層容量算出装置及びc−v特性測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004138492A JP2004138492A (ja) | 2004-05-13 |
JP3823911B2 true JP3823911B2 (ja) | 2006-09-20 |
Family
ID=32451049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002303177A Expired - Fee Related JP3823911B2 (ja) | 2002-10-17 | 2002-10-17 | 半導体の空乏層容量算出装置及びc−v特性測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3823911B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4941000B2 (ja) * | 2007-02-28 | 2012-05-30 | 信越半導体株式会社 | エピタキシャル層のドーパント濃度測定方法およびこれを用いたエピタキシャル層の抵抗率測定方法 |
JP7056609B2 (ja) * | 2019-02-22 | 2022-04-19 | 信越半導体株式会社 | Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 |
-
2002
- 2002-10-17 JP JP2002303177A patent/JP3823911B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004138492A (ja) | 2004-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7078919B2 (en) | In situ determination of resistivity, mobility and dopant concentration profiles | |
CN109643669B (zh) | 电阻率标准样本的制造方法以及磊晶晶圆的电阻率测定方法 | |
US10969370B2 (en) | Measuring semiconductor doping using constant surface potential corona charging | |
JP3823911B2 (ja) | 半導体の空乏層容量算出装置及びc−v特性測定装置 | |
JP5434491B2 (ja) | 半導体基板の評価方法及び半導体デバイスの製造方法 | |
US7521946B1 (en) | Electrical measurements on semiconductors using corona and microwave techniques | |
JP6451881B1 (ja) | シリコン層の評価方法およびシリコンエピタキシャルウェーハの製造方法 | |
JP7056609B2 (ja) | Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 | |
CN105247669B (zh) | 半导体晶圆的评价方法 | |
TWI693411B (zh) | 電阻率測定方法 | |
JP6292929B2 (ja) | 半導体装置、その半導体装置の製造方法および検査方法 | |
JP4941000B2 (ja) | エピタキシャル層のドーパント濃度測定方法およびこれを用いたエピタキシャル層の抵抗率測定方法 | |
US9472474B2 (en) | Methods for characterizing shallow semiconductor junctions | |
JP5343693B2 (ja) | ドーパント濃度測定方法 | |
JP6256285B2 (ja) | シリコン単結晶ウェーハの評価方法 | |
JP2004241582A (ja) | 半導体ウェーハ表面近傍のドーパント濃度測定方法 | |
CN114216939B (zh) | 碳化硅表面缺陷态能量分布测量方法、系统及存储介质 | |
JP2002164397A (ja) | 半導体基板のc−v測定方法 | |
Lim | Modeling and Verification of 4H-SiC Trench MOS Integration Using Trench-First-Technology | |
MARCHISHIN et al. | IV MARCHISHIN et al.: Deep Level Profiling Using Admittance Spectroscopy 153 | |
Clarysse et al. | Electrical characterization of ultra shallow dopant profiles | |
JP2005277376A (ja) | 誘電体の漏洩電流を決定するためのコンダクタンス−電圧(gv)に基づく方法 | |
Filippov et al. | Measurement of the metal-semiconductor contact resistance and control of the specific resistance of semiconductor films |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060619 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3823911 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |