JP2005277376A - 誘電体の漏洩電流を決定するためのコンダクタンス−電圧(gv)に基づく方法 - Google Patents

誘電体の漏洩電流を決定するためのコンダクタンス−電圧(gv)に基づく方法 Download PDF

Info

Publication number
JP2005277376A
JP2005277376A JP2004317655A JP2004317655A JP2005277376A JP 2005277376 A JP2005277376 A JP 2005277376A JP 2004317655 A JP2004317655 A JP 2004317655A JP 2004317655 A JP2004317655 A JP 2004317655A JP 2005277376 A JP2005277376 A JP 2005277376A
Authority
JP
Japan
Prior art keywords
voltage
semiconductor wafer
dielectric
change
conductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004317655A
Other languages
English (en)
Inventor
Robert J Hillard
ロバート・ジェイ・ヒラード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Solid State Measurements Inc
Original Assignee
Solid State Measurements Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Solid State Measurements Inc filed Critical Solid State Measurements Inc
Publication of JP2005277376A publication Critical patent/JP2005277376A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2648Characterising semiconductor materials
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Testing Relating To Insulation (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

【課題】半導体ウエハの上面を覆う誘電体の漏洩電流を単一の周波数を用いて測定する方法の提供。
【解決手段】導電性プローブ20を移動させて誘電体4と接触させ、プローブ先端部28と半導体ウエハ8との間に、開始電圧から終了電圧に向かって掃引されるDC電圧に重畳された固定振幅で固定周波数のAC電圧の形で電気刺激を印加することにより、半導体ウエハを覆う誘電体の漏洩電流を決定できる。DC電圧の掃引中に、印加されたAC電圧によって生じるAC電流と、AC電圧との間の位相角から、誘電体および半導体ウエハに関連するコンダクタンス値を決定できる。次いで、このようにして決定されたコンダクタンス値から、誘電体の漏洩電流を決定できる。
【選択図】図1

Description

本発明は、半導体ウエハ上の誘電体の品質決定に関する。
集積回路の形成に利用される半導体ウエハには、典型的には半導体ウエハの上面を覆う誘電体が含まれる。半導体ウエハを処理してその上に集積回路アレイを形成する前に、誘電体に関連する各種のパラメータを決定しておくのが望ましい。かかるパラメータには、等価酸化膜厚(EOT)および漏洩電流(Ileak)の2つが含まれる。
従来は、別々の計測法およびプローブを利用して、これらのパラメータを測定していた。しかし、別々の計測法およびプローブを用いることにより、困難さおよび費用が増加し、かかる測定のスループットが減少している。更に、従来の漏洩電流測定では、2つの周波数を用いる必要があった。
したがって、単一の周波数を用いて漏洩電流を決定できる方法を提供することにより、上記およびその他の諸問題を克服することが望まれている。また、誘電体の漏洩電流の決定に利用される測定が、誘電体についてのその他の有用なパラメータを導き出すのにも利用できる方法を提供することが望ましい。
本発明は、半導体ウエハを覆う誘電体の漏洩電流を決定する方法である。本方法は、少なくとも半導体ウエハの一部を覆う誘電体を有する半導体ウエハを提供するステップと、弾性変形可能な導電性先端部を有するプローブを提供するステップとを含む。プローブ先端部を移動させて誘電体と接触させ、プローブ先端部と半導体ウエハとの間にAC電圧が重畳されたDC電圧を印加する。次いで、そのDC電圧を第1DC電圧から第2DC電圧に向かって掃引する。DC電圧の掃引中に、AC電圧に応答して誘電体を流れるAC電流と、AC電圧との間の位相角を捕捉する。捕捉された位相角から、掃引DC電圧の電圧変化の関数として、半導体ウエハおよび誘電体のコンダクタンス変化を決定する。このようにして決定されたコンダクタンス変化に基づいて、誘電体の漏洩電流を決定する。
掃引DC電圧の電圧変化の関数としてコンダクタンス変化を決定するステップは、捕捉された位相角から、掃引DC電圧の電圧変化の関数として、半導体ウエハおよび誘電体の抵抗変化を決定するステップを含んでもよい。このようにして決定された抵抗変化から、掃引DC電圧の電圧変化の関数として、半導体ウエハおよび誘電体のコンダクタンス変化を決定してもよい。
漏洩電流を決定するステップは、掃引DC電圧の電圧変化に対するコンダクタンス変化から、漏洩電流を決定するステップを含んでもよい。より具体的には、漏洩電流を決定するステップは、半導体ウエハが蓄積状態にある場合の一点以上のDC電圧について、掃引DC電圧の電圧変化に対するコンダクタンス変化の傾きを決定するステップを含んでもよい。
それに加えて、またはその代替として、漏洩電流を決定するステップは、掃引DC電圧の電圧変化の関数としてのコンダクタンス変化の一次導関数を決定するステップと、半導体ウエハが蓄積状態にある場合の電圧値を、一次導関数と数学的に結合(積算)して、漏洩電流を得るステップとを含んでもよい。
AC電圧は一定振幅および固定周波数であるのが望ましい。
本発明はまた、導電性のプローブ先端部を半導体ウエハ上に形成された誘電体と接触させるステップと、半導体ウエハを蓄積状態と空乏状態との間で、またはその逆に、遷移させる電気刺激を、プローブ先端部と半導体ウエハとの間に印加するステップとを含む、半導体ウエハを覆う誘電体の漏洩電流を決定する方法である。印加された電気刺激から、誘電体および半導体ウエハのコンダクタンス値を決定できる。次いで、このようにして決定されたコンダクタンス値から、誘電体の漏洩電流を決定できる。
電気刺激は、第1DC電圧から第2DC電圧に向かって掃引されるDC電圧に重畳されたAC電圧を含むのが望ましい。AC電圧は一定振幅および一定周波数であるのが望ましい。
漏洩電流は、掃引中のDC電圧変化に対するコンダクタンス値変化から決定されるのが望ましい。掃引中のDC電圧変化に対するコンダクタンス値変化は、半導体ウエハが蓄積状態にある場合に決定されるのが望ましい。コンダクタンス値を決定するステップは、DC電圧掃引中に、プローブ先端部および半導体ウエハの間にAC電圧を印加することによって生じるAC電流とAC電圧との間の位相角を決定するステップと、位相角からコンダクタンス値を決定するステップとを含んでもよい。
付帯図面を参照して本発明を説明する。図中、類似の参照番号は類似の要素と対応する。
図1を参照して説明すると、半導体ウエハ8の上面6を覆う誘電体層4等の誘電体の漏洩電流を測定するための装置2は、真空手段(不図示)により半導体ウエハ8の裏面12を保持するための導電性真空チャック10を含む。また、装置2は、一端に導電性先端部24を持つシャフト22を有するプローブ20を含む。
当業者に周知の接点形成手段30は、チャック10および/またはプローブ20の、矢印14で示す垂直方向の動きを制御して、プローブ20および半導体ウエハ8を互いに向かって移動させ、導電性先端部24の末端部28が誘電体4と接触するように押圧する。導電性先端部24の末端部28を、半導体ウエハ8を覆う誘電体4と接触させて組合せることによってキャパシタC(図2参照)が形成され、導電性先端部24および半導体ウエハ8はキャパシタCの電極板を成し、誘電体4はキャパシタCの電極板間の誘電体を成す。
電気刺激印加手段32および測定手段34は、導電性先端部24とチャック10との間に並列に接続される。チャック10は典型的には基準接地点に接続される。しかし、このことが本発明を制限するものと解釈すべきではなく、代替として、チャック10はACまたはDC基準バイアスに接続されてもよい。
導電性先端部24は、例えばタンタル等の滑らかなよく研磨した金属、導電性エラストマ、または導電性ポリマ等の、弾性変形可能な材料で形成される。導電性先端部24は、曲率半径10μm〜100cmの半球形状を有するのが望ましい。しかし、このことが本発明を制限するものと解釈すべきではない。
図2を参照して、および引き続き図1を参照して説明すると、上記のように、導電性先端部24の末端部28を、半導体ウエハ8を覆う誘電体4と接触させて組合せることによって、キャパシタCが形成される。更にこの組合せは、主として半導体ウエハ8の抵抗による、組み合わせに結合された抵抗R、およびキャパシタCと並列でキャパシタCの反対側までトンネル漏洩電流を表すダイオードDも有する。したがって、図2に示すように、半導体ウエハ8を覆う誘電体4と接触する導電性先端部24は、キャパシタCおよびダイオードDの並列組合せと直列接続された抵抗Rを含む等価回路Eによりモデル化できる。
図3を参照して、ならびに図1および図2を引き続き参照して説明すると、導電性先端部24が誘電体4と接触すると、電気刺激印加手段32が、導電性先端部24とチャック10との間に、半導体ウエハ8が蓄積状態にある第1の開始電圧40から半導体ウエハ8が空乏状態にある第2の終了電圧42まで、またはその逆に、掃引されるDC電圧に重畳された固定振幅で固定周波数のAC電圧を含むCV型電気刺激を印加する。DC電圧の掃引中に、AC電圧と、該AC電圧に応答して誘電体4を流れるAC電流との間の位相角を捕捉する。これらの位相角は、等価回路EのキャパシタC、ダイオードD、および抵抗Rの位相偏移作用から生じる。このために、半導体ウエハ8が蓄積状態と空乏状態との間を遷移する結果、導電性先端部24とチャック10との間のCV型電気刺激印加中に、キャパシタCのキャパシタンスおよび/またはダイオードDを通じての伝導が、印加DC電圧の関数として変化し得ることが観察された。印加DC電圧の掃引中に、キャパシタCのキャパシタンスおよびダイオードDのコンダクタンスの一方または両方が変化するので、掃引DC電圧に重畳されたAC電圧と、該AC電圧の印加により生じるAC電流との間の位相角は、印加DC電圧の関数として変化する。
周知のフェーザ解析手法を利用すれば、開始電圧40と終了電圧42との間のDC電圧掃引の各点におけるキャパシタCのキャパシタンスおよび抵抗Rの抵抗値は、印加AC電圧の振幅および周波数ならびに前記点毎に捕捉された位相角から、決定できる。膜厚0.8μm(8オングストローム(Å))の誘電体4について、開始電圧40と終了電圧42との間のDC電圧掃引に対するキャパシタCのキャパシタンスおよび抵抗Rの抵抗値のグラフ例を、図3および図4の曲線44および46でそれぞれ示す。図4は膜厚30.6μm(306Å)の誘電体4についての抵抗Rの抵抗値の曲線48も示す。更に、図4は漏洩が多い膜厚2.0μm(20Å)の誘電体4についての抵抗Rの抵抗値の曲線50を含む。
図5を参照して、および図1〜図4を引き続き参照して説明すると、抵抗Rの抵抗値の曲線46は、曲線46に沿う点毎に、抵抗Rの値で実数1を単に除算する、すなわち1/Rとすることで、開始電圧40と終了電圧42との間のコンダクタンスGの曲線52に変換できる。同様の方法で、図4の抵抗曲線48および50から図5のコンダクタンス曲線54および56がそれぞれ導き出される。
コンダクタンス曲線52が決定されると、誘電体4を流れる漏洩電流(Ileak)は、DC電圧掃引中に半導体ウエハ8が蓄積状態にある、例えば開始電圧40に近接した電圧43等の、電圧における曲線52に接する直線58の傾きから決定できる。より具体的には、Ileakの値は次式を利用して接線58の傾きから決定できる。
Figure 2005277376
ここで、dG/dV=接線58の傾き;
acc=DC電圧掃引中に半導体ウエハ8が蓄積状態にある、例えば電圧43等の、電圧。
それに加えて、またはその代替として、コンダクタンス曲線52の一次導関数を決定し、この一次導関数に、DC電圧掃引中に半導体ウエハ8が蓄積状態にある、例えば電圧43等の、電圧の二乗を結合(乗算)させることにより、誘電体4を流れるIleakを数学的に決定できる。同様の方法で、DC電圧掃引中に半導体ウエハ8が蓄積状態にある、例えば電圧43等の、電圧における、曲線54および56に接する直線60および62の傾きをそれぞれ決定し、それらの傾きから、対応する誘電体4の漏洩電流を決定できる。それに加えて、またはその代替として、曲線54および56の一次導関数を決定し、これらの一次導関数をそれぞれ、DC電圧掃引中に半導体ウエハ8が蓄積状態にある、例えば電圧43等の、電圧の二乗と数学的に結合(乗算)して、Ileakの値を決定できる。
図3〜図5に示す曲線は、P型シリコンで形成された半導体ウエハ8へのCV型電気刺激から得られるものである。N型シリコンで形成された半導体ウエハ8へ適用される電気刺激からは、図3〜図5に示すグラフの鏡像が得られるであろう。
図5から判るように、曲線56の傾き、つまり漏洩の多い2μm(20Å)誘電体4の漏洩電流は、曲線52の傾き、つまり適切に機能する0.8μm(8Å)誘電体4に関連する漏洩電流の傾きよりも大きい。更に、適切に機能する0.8μm(8Å)誘電体4に対する曲線52から決定される漏洩電流は、適切に動作する30.6μm(306Å)誘電体4に対する曲線54から決定される漏洩電流よりもはるかに大きい。したがって、当業者には明らかなように、上記の方法で決定された誘電体の漏洩電流は、その誘電体の有効性の尺度として利用できる。このために、所定範囲外の漏洩電流を伴う誘電体を有する半導体ウエハは、将来の使用に不適切であると見なすことができ、したがって、費用がかかる更なる処理を行う前に廃棄することができる。
以上のように、CV型電気刺激は、EOT等の誘電体のパラメータを決定できるDC電圧変化の関数であるキャパシタンスの変化を決定するだけでなく、誘電体の漏洩電流を決定できるDC電圧変化の関数であるコンダクタンス変化を決定するのにも利用できる。したがって、1回のCV型電気刺激の印加により、誘電体および/または半導体ウエハの多数のパラメータを決定できる。
好ましい実施の形態を参照して本発明を説明した。上記の詳細な説明を読み、かつ理解すれば、明らかな改変および代替が他者には思い浮かぶであろう。本発明が、付帯の請求の範囲またはその均等の範囲内である限り、全てのかかる改変および代替を含むものとして解釈されることを意図するものである。
図1は、半導体ウエハを覆う誘電体の漏洩電流を検出するためのシステムの、ブロック図および側面断面図の混合図である。 図2は、図1に示すプローブ、誘電体、半導体ウエハ、およびチャックの等価回路を含む、図1に示すシステムの図である。 図3は、電圧変化に対する図2に示すキャパシタのキャパシタンス変化のグラフである。 図4は、3つの膜厚が異なる誘電体についての、電圧変化に対する図2に示す抵抗の抵抗値変化の3つのグラフを示す。 図5は、電圧変化に対する図2に示す回路のコンダクタンス変化の3つのグラフを示す。
符号の説明
2 誘電体の漏洩電流を測定するための装置
4 誘電体層
6 半導体ウエハの上面
8 半導体ウエハ
10 導電性真空チャック
12 半導体ウエハの裏面
14 垂直方向を示す矢印
20 プローブ
22 シャフト
24 導電性先端部
28 導電性先端部の末端部
30 接点形成手段
32 電気刺激印加手段
34 測定手段
40 開始電圧
42 終了電圧
43 コンダクタンスの傾きを決定する電圧
44 キャパシタンスのグラフ
46、48、50 抵抗のグラフ
52、54、56 コンダクタンスのグラフ
58、60、62 コンダクタンスのグラフに接する直線
C キャパシタ
D ダイオード
R 抵抗

Claims (15)

  1. 半導体ウエハを覆う誘電体の漏洩電流を決定する方法であって:
    (a)少なくとも半導体ウエハの一部を覆う誘電体を有する前記半導体ウエハを提供するステップと;
    (b)弾性変形可能な導電性先端部を有するプローブを提供するステップと;
    (c)前記プローブ先端部を前記誘電体と接触させるステップと;
    (d)前記プローブ先端部と前記半導体ウエハとの間にAC電圧が重畳されたDC電圧を印加するステップと;
    (e)前記AC電圧が重畳された前記印加DC電圧を、第1DC電圧から第2DC電圧に向かって掃引するステップと;
    (f)前記DC電圧の掃引中に、前記AC電圧に応答して前記誘電体を流れるAC電流と、前記AC電圧との間の位相角を捕捉するステップと;
    (g)前記捕捉された位相角から、前記掃引DC電圧の電圧変化の関数として、前記半導体ウエハおよび前記誘電体のコンダクタンス変化を決定するステップと;
    (h)前記コンダクタンス変化から、前記誘電体の漏洩電流を決定するステップとを含む方法。
  2. ステップ(g)が:
    ステップ(f)で捕捉された前記位相角から、前記掃引DC電圧の電圧変化の関数として、前記半導体ウエハおよび前記誘電体のコンダクタンス変化を決定するステップを含む;
    請求項1の方法。
  3. ステップ(h)が、前記掃引DC電圧の電圧変化に対する前記コンダクタンス変化から、前記漏洩電流を決定するステップを含む請求項1の方法。
  4. ステップ(h)が、前記半導体ウエハが蓄積状態にある場合のDC電圧について、前記掃引DC電圧の電圧変化に対する前記コンダクタンス変化の傾きを決定するステップを含む請求項3の方法。
  5. ステップ(h)が:
    ステップ(g)で決定された前記コンダクタンス変化の一次導関数を決定するステップと;
    前記半導体ウエハが蓄積状態にある場合の電圧を、前記一次導関数と数学的に結合して、前記漏洩電流を得るステップとを含む;
    請求項3の方法。
  6. 前記弾性変形可能な導電性先端部が:
    導電性金属;
    導電性エラストマ;および
    導電性ポリマ;
    のうちの1つで形成される請求項1の方法。
  7. 前記AC電圧が一定振幅である請求項1の方法。
  8. 半導体ウエハを覆う誘電体の漏洩電流を決定する方法であって:
    (a)導電性のプローブ先端部を半導体ウエハ上に形成された誘電体と接触させるステップと;
    (b)前記半導体ウエハを蓄積状態と空乏状態との間で、またはその逆に、遷移させる電気刺激を、前記プローブ先端部と前記半導体ウエハとの間に印加するステップと;
    (c)前記印加された電気刺激から、前記誘電体および前記半導体ウエハのコンダクタンス値を決定するステップと;
    (d)ステップ(d)で決定された前記コンダクタンス値から、前記誘電体の漏洩電流を決定するステップとを含む方法。
  9. 前記電気刺激が、第1DC電圧から第2DC電圧に向かって掃引されるDC電圧に重畳されたAC電圧を含む請求項8の方法。
  10. 前記AC電圧が一定振幅である請求項9の方法。
  11. 前記漏洩電流が、掃引中の前記DC電圧変化に対する前記コンダクタンス値変化から決定される請求項9の方法。
  12. 掃引中の前記DC電圧変化に対する前記コンダクタンス値変化が、前記半導体ウエハが蓄積状態にある場合の電圧において決定される請求項11の方法。
  13. 前記導電性のプローブ先端部が弾性変形可能である請求項8の方法。
  14. 前記弾性変形可能な導電性のプローブ先端部が:
    導電性金属;
    導電性エラストマ;および
    導電性ポリマ;
    のうちの1つで形成される請求項13の方法。
  15. ステップ(c)が:
    前記DC電圧の掃引中に、前記プローブ先端部および前記半導体ウエハの間に前記AC電圧を印加することによって生じるAC電流と、前記AC電圧との間の位相角を決定するステップと;
    前記位相角から前記コンダクタンス値を決定するステップとを含む;
    請求項9の方法。
JP2004317655A 2003-11-04 2004-11-01 誘電体の漏洩電流を決定するためのコンダクタンス−電圧(gv)に基づく方法 Withdrawn JP2005277376A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/701,226 US6879176B1 (en) 2003-11-04 2003-11-04 Conductance-voltage (GV) based method for determining leakage current in dielectrics

Publications (1)

Publication Number Publication Date
JP2005277376A true JP2005277376A (ja) 2005-10-06

Family

ID=34423473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004317655A Withdrawn JP2005277376A (ja) 2003-11-04 2004-11-01 誘電体の漏洩電流を決定するためのコンダクタンス−電圧(gv)に基づく方法

Country Status (6)

Country Link
US (1) US6879176B1 (ja)
EP (1) EP1530053B1 (ja)
JP (1) JP2005277376A (ja)
AT (1) ATE355533T1 (ja)
DE (1) DE602004004977T2 (ja)
TW (1) TW200516685A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023231B2 (en) * 2004-05-14 2006-04-04 Solid State Measurements, Inc. Work function controlled probe for measuring properties of a semiconductor wafer and method of use thereof
CN115656758B (zh) * 2022-10-21 2023-12-05 常州同惠电子股份有限公司 一种半导体cv特性空夹具检测的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4360964A (en) * 1981-03-04 1982-11-30 Western Electric Co., Inc. Nondestructive testing of semiconductor materials
JPH03214751A (ja) 1990-01-19 1991-09-19 Toshiba Corp デュアルゲートfetの特性評価方法
US5023561A (en) * 1990-05-04 1991-06-11 Solid State Measurements, Inc. Apparatus and method for non-invasive measurement of electrical properties of a dielectric layer in a semiconductor wafer
JPH0427134A (ja) 1990-05-22 1992-01-30 Tokyo Electron Ltd 半導体dcパラメータ測定装置
JP2845653B2 (ja) 1992-01-21 1999-01-13 九州日本電気株式会社 半導体装置の測定方法
JPH0697250A (ja) 1992-09-16 1994-04-08 Hitachi Ltd 半導体接合容量計測装置
JPH06148264A (ja) 1992-11-02 1994-05-27 Matsushita Electron Corp リーク電流の測定方法
JP2788835B2 (ja) * 1993-03-17 1998-08-20 日本電気株式会社 薄膜キャパシタおよびその製造方法
US5500607A (en) * 1993-12-22 1996-03-19 International Business Machines Corporation Probe-oxide-semiconductor method and apparatus for measuring oxide charge on a semiconductor wafer
JPH0894703A (ja) * 1994-09-20 1996-04-12 Mitsubishi Electric Corp 半導体電気的特性測定装置
TW341664B (en) * 1995-05-12 1998-10-01 Ibm Photovoltaic oxide charge measurement probe technique
KR0161736B1 (ko) * 1995-06-30 1999-02-01 김주용 접합 리키지 전류 측정방법
US6008664A (en) * 1998-03-02 1999-12-28 Tanisys Technology, Inc. Parametric test system and method
ATE333652T1 (de) * 1999-10-19 2006-08-15 Solid State Measurements Inc Nicht-invasive elektrische messung von halbleiterscheiben
US6538462B1 (en) * 1999-11-30 2003-03-25 Semiconductor Diagnostics, Inc. Method for measuring stress induced leakage current and gate dielectric integrity using corona discharge
JP3913454B2 (ja) * 2000-08-29 2007-05-09 株式会社リガク 試料の表面リーク電流の測定方法
US6741093B2 (en) * 2000-10-19 2004-05-25 Solid State Measurements, Inc. Method of determining one or more properties of a semiconductor wafer
WO2002077654A1 (en) * 2001-03-23 2002-10-03 Solid State Measurements, Inc. Method of detecting carrier dose of a semiconductor wafer
US6859023B2 (en) * 2001-08-17 2005-02-22 Matsushita Electric Industrial Co., Ltd. Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device
US6842029B2 (en) * 2002-04-11 2005-01-11 Solid State Measurements, Inc. Non-invasive electrical measurement of semiconductor wafers
US6632691B1 (en) * 2002-04-11 2003-10-14 Solid State Measurements, Inc. Apparatus and method for determining doping concentration of a semiconductor wafer

Also Published As

Publication number Publication date
DE602004004977D1 (de) 2007-04-12
TW200516685A (en) 2005-05-16
US20050093563A1 (en) 2005-05-05
EP1530053A1 (en) 2005-05-11
US6879176B1 (en) 2005-04-12
DE602004004977T2 (de) 2007-08-23
EP1530053B1 (en) 2007-02-28
ATE355533T1 (de) 2006-03-15

Similar Documents

Publication Publication Date Title
US7001785B1 (en) Capacitance probe for thin dielectric film characterization
US7023231B2 (en) Work function controlled probe for measuring properties of a semiconductor wafer and method of use thereof
US5338932A (en) Method and apparatus for measuring the topography of a semiconductor device
EP1584932A1 (en) Method of testing semiconductor wafers with non-penetrating probes
US6991948B2 (en) Method of electrical characterization of a silicon-on-insulator (SOI) wafer
EP1413892B1 (en) Method and apparatus for measuring charge carrier lifetime of a semiconductor wafer
US6166558A (en) Method for measuring gate length and drain/source gate overlap
JP2005277376A (ja) 誘電体の漏洩電流を決定するためのコンダクタンス−電圧(gv)に基づく方法
JPH09211046A (ja) 非接触電位検出方法とその装置
EP1800142A2 (en) Method and apparatus for determining concentration of defects and/or impurities in a semiconductor wafer
US20070216418A1 (en) Surface voltmeter and surface voltage measurement method
JP2007067421A (ja) 半導体ウエハ又はサンプルの電気特性を自動的に測定する方法とシステム
EP1863078A2 (en) Method for determining the electrically active dopant density profile in ultra-shallow junction (USJ) structures
US20080290889A1 (en) Method of destructive testing the dielectric layer of a semiconductor wafer or sample
Tran et al. Quantitative two-dimensional carrier profiling of a 400 nm complementary metal–oxide–semiconductor device by Schottky scanning capacitance microscopy
EP1024369B1 (en) Characterization of a semiconductor-dielectric interface by photocurrent measurements
JP3766261B2 (ja) 走査型静電容量顕微鏡による測定方法および測定装置
TW200308036A (en) High speed threshold voltage and average surface doping measurement
JP2004349342A (ja) 空乏層容量測定方法
RU1775753C (ru) Способ определени профил подвижности носителей зар да в полупроводниковых сло х
JPH06349921A (ja) Mis型半導体装置の界面準位測定法、及びそれに用いる装置
JPS6312255B2 (ja)
RU93036702A (ru) Способ определения неоднородности пленок

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108