CN107256837A - 基于超级背封衬底的外延片电阻率的测量方法 - Google Patents

基于超级背封衬底的外延片电阻率的测量方法 Download PDF

Info

Publication number
CN107256837A
CN107256837A CN201710591157.XA CN201710591157A CN107256837A CN 107256837 A CN107256837 A CN 107256837A CN 201710591157 A CN201710591157 A CN 201710591157A CN 107256837 A CN107256837 A CN 107256837A
Authority
CN
China
Prior art keywords
substrate
epitaxial wafer
super
sealing
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710591157.XA
Other languages
English (en)
Other versions
CN107256837B (zh
Inventor
张佳磊
薛宏伟
张志勤
王铁刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Puxing Electronic Science & Technology Co Ltd Hebei
Original Assignee
Puxing Electronic Science & Technology Co Ltd Hebei
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Puxing Electronic Science & Technology Co Ltd Hebei filed Critical Puxing Electronic Science & Technology Co Ltd Hebei
Priority to CN201710591157.XA priority Critical patent/CN107256837B/zh
Publication of CN107256837A publication Critical patent/CN107256837A/zh
Application granted granted Critical
Publication of CN107256837B publication Critical patent/CN107256837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种基于超级背封衬底的外延片电阻率的测量方法,涉及半导体技术领域。该方法包括以下步骤:对基于超级背封衬底的外延片的多晶背封层进行处理,露出二氧化硅背封层,所述处理的位置包含测量位置;将处理后的所述外延片在纯水中进行第一清洗;将经过所述第一清洗的所述外延片在氢氟酸溶液中漂洗;将漂洗后的所述外延片在纯水中进行第二清洗;将经过所述第二清洗的所述外延片在预设温度的双氧水溶液中煮预设时间;再将所述外延片在纯水中进行第三清洗;再通过氮气将所述外延片吹干;最后使用汞探针电容电压法测量装置测量所述外延片。本发明能够使测量结果准确。

Description

基于超级背封衬底的外延片电阻率的测量方法
技术领域
本发明涉及半导体技术领域,特别涉及一种基于超级背封衬底的外延片电阻率的测量方法。
背景技术
在硅外延工艺中,需要在衬底背面覆盖一层背封层。通常是在衬底背面覆盖一层二氧化硅(LTO)作为背封层,超级背封(Super Sealing)衬底为一种新型的在LTO背封层表面再覆盖一层多晶硅(POLY)的具有双层背封结构的衬底。
在测量硅外延电阻率时,通常采用汞探针电容电压法(HG-CV),通过背表面导通(Back-Surface-Return-Contact)的结构测量硅外延片的电阻率。这种方法要求外延片的衬底能够与HG-CV设备的真空金属吸盘紧密接触产生导通电阻。以LTO作为背封层的硅外延片在通过HG-CV测量电阻率前背封层已经用氢氟酸溶液去除,以保证电阻率测量结果的准确性。由于基于 Super Sealing衬底的硅外延片背封层难以通过常规的使用氢氟酸溶液腐蚀的方法去除,在使用HG-CV测量电阻率时,导致电阻率测量结果不准确。
发明内容
有鉴于此,本发明实施例提供一种基于超级背封衬底的外延片电阻率的测量方法,以解决现有技术中使用HG-CV方法测量超级背封衬底的外延片电阻率时,测量结果不准确的技术问题。
为解决上述技术问题,本发明所采取的技术方案是:
一种基于超级背封衬底的外延片电阻率的测量方法,包括以下步骤:
对基于超级背封衬底的外延片的多晶背封层进行处理,露出二氧化硅背封层,所述处理的位置包含测量位置;
将处理后的所述基于超级背封衬底的外延片在纯水中进行第一清洗;
将经过所述第一清洗的所述基于超级背封衬底的外延片在氢氟酸溶液中漂洗;
将漂洗后的所述基于超级背封衬底的外延片在纯水中进行第二清洗;
将经过所述第二清洗的所述基于超级背封衬底的外延片在预设温度的双氧水溶液中煮预设时间;
将在双氧水溶液中煮预设时间后的所述基于超级背封衬底的外延片在纯水中进行第三清洗;
通过氮气将经过所述第三清洗后的所述基于超级背封衬底的外延片吹干;
使用汞探针电容电压法测量装置测量吹干后的所述基于超级背封衬底的外延片。
可选的,所述使用汞探针电容电压法测量装置测量吹干后的所述基于超级背封衬底的外延片之前,所述方法还包括:
所述汞探针电容电压法测量装置包括金属真空吸盘,所述金属真空吸盘与所述基于超级背封衬底的外延片接触,在所述金属真空吸盘上与所述测量位置对应的位置滴加异丙醇。
可选的,所述在所述金属真空吸盘上与所述测量位置对应的位置滴加异丙醇,具体包括:
使用滴定管在所述金属真空吸盘上与所述测量位置对应的位置滴加2滴异丙酮。
可选的,所述对基于超级背封衬底的外延片的多晶背封层进行处理,具体包括:
将划伤模具覆盖在所述基于超级背封衬底的外延片的背封层表面,所述划伤模具设有划伤开口;
使用划伤工具通过所述划伤开口划伤所述基于超级背封衬底的外延片的背封层表面,划伤多晶背封层。
可选的,所述划伤模具包括:基板,所述基板的尺寸不小于所述基于超级背封衬底的外延片的尺寸,所述基板上与所述基板中轴线垂直方向等间隔设有多个预设宽度的划伤开口,所述划伤开口贯穿所述基板。
可选的,所述划伤模包括:基板,所述基板的尺寸不小于所述基于超级背封衬底的外延片的尺寸,所述基板上与所述测量位置对应的位置设有划伤开口。
采用上述技术方案所产生的有益效果在于:本发明实施例通过对超级背封衬底的外延片的背封层进行处理破坏绝缘的POLY背封层,再通过氢氟酸溶液去除LTO背封层,最后使用汞探针电容电压法测量装置测量基于超级背封衬底的外延片,使测量结果准确。
附图说明
图1是本发明实施例提供的基于超级背封衬底的外延片电阻率的测量方法的实现流程图;
图2是本发明实施例提供的一种划伤模具的结构示意图;
图3是本发明实施例提供的另一种划伤模具的结构示意图;
图4是本发明实施例提供的Hg-CV测量基于超级背封衬底的外延片的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下对照附图并结合实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
请参考图1,图1是本发明实施例提供的基于超级背封衬底的外延片电阻率的测量方法的实现流程图,包括以下步骤:
步骤S101,对基于超级背封衬底的外延片的多晶背封层进行处理,露出二氧化硅背封层,所述处理的位置包含测量位置。
在本发明实施例中,对基于超级背封衬底的外延片的多晶背封层进行机械划伤,露出二氧化硅背封层,划伤的位置包含测量位置;
可选的,将划伤模具覆盖在所述基于超级背封衬底的外延片的背封层表面,所述划伤模具设有划伤开口;使用划伤工具通过所述划伤开口划伤所述基于超级背封衬底的外延片的背封层表面,划伤多晶背封层。
在本发明实施例中,将划伤模具覆盖在基于超级背封衬底的外延片的背封层表面,使用划伤笔通过划伤开口将基于超级背封衬底的外延片划伤。所述划伤笔为笔尖为金刚石的金刚石笔,金刚石笔尖为锥形。通过划伤模具的划伤开口对基于超级背封衬底的外延片进行划伤,能够提高划伤效率和划伤准确率。
进一步的,请参考图2,图2是本发明实施例提供的一种划伤模具的结构示意图。所述划伤模包括:基板201,所述基板201的尺寸不小于所述基于超级背封衬底的外延片的尺寸,所述基板201上与所述基板201中轴线垂直方向等间隔设有多个预设宽度的划伤开口202,所述划伤开口202贯穿所述基板。
在本发明实施例中,在划伤模具的基板201上与所述基板中轴线垂直方向均匀设置多个划伤开口202,例如,在基板201上与所述基板201中轴线垂直方向每间隔5毫米设置间距为3毫米宽的划伤开口202。通过划伤开口202对基于超级背封衬底的外延片进行均匀划伤,以保证每个测量位置的导通电阻相同,确保了测量的准确性。
进一步的,请参考图3,图3是本发明实施例提供的另一种划伤模具的结构示意图,可选的,所述划伤模包括:基板301,所述基板301的尺寸不小于所述基于超级背封衬底的外延片的尺寸,所述基板301上与所述测量位置对应的位置设有划伤开口。
在本发明实施例中,通过在划伤模具的基板301上与所述测量位置对应的位置设有划伤开口302,在划伤基于超级背封衬底的外延片时,只需要划伤测量位置即可,操作简便。
步骤S102,将处理后的所述基于超级背封衬底的外延片在纯水中进行第一清洗。
在本发明实施例中,将划伤后的基于超级背封衬底的外延片用纯水冲洗2分钟,去除划伤产生的粉末。
步骤S103,将经过所述第一清洗的所述基于超级背封衬底的外延片在氢氟酸溶液中漂洗。
在本发明实施例中,将冲洗后的基于超级背封衬底的外延片在10:1的氢氟酸溶液中漂洗10秒,去除表面自然氧化的氧化层和LTO背封层。
步骤S104,将漂洗后的所述基于超级背封衬底的外延片在纯水中进行第二清洗。
在本发明实施例中,将在氢氟酸溶液中漂洗后的基于超级背封衬底的外延片在纯水中清洗10分钟,去除残留的氢氟酸溶液。
步骤S105,将经过所述第二清洗的所述基于超级背封衬底的外延片在预设温度的双氧水溶液中煮预设时间。
在本发明实施例中,经清洗后的基于超级背封衬底的外延片在温度为70°C 到90°C的双氧水溶液中煮10分钟,在基于超级背封衬底的外延片表面形成氧化层。
步骤S106,将在双氧水溶液中煮预设时间后的所述基于超级背封衬底的外延片在纯水中进行第三清洗。
在本发明实施例中,将经双氧水溶液处理后的超级背封衬底的外延片在纯水中清洗10分钟,去除残留的双氧水溶液。
步骤S107,通过氮气将经过所述第三清洗后的所述基于超级背封衬底的外延片吹干。
步骤S108,使用汞探针电容电压法测量装置测量吹干后的所述基于超级背封衬底的外延片。
在本发明实施例中,基于超级背封衬底的外延片从下至上依次为背封层(附图未显示)、衬底层402、外延层403,将吹干后的基于超级背封衬底的外延片放到Hg-CV装置的金属真空吸盘401上,具有背封层的一面与金属真空吸盘401接触。其测量原理为:以N型掺杂为例,经过双氧水溶液处理后的超级背封衬底的外延片的正表面经化学反应生长一层氧化膜404,形成绝缘层,相当于一个PN结。测量时在氧化膜404的上方直接接触汞电极405,这样在PN结的交界面就形成空间电荷区。同时,破坏基于超级背封衬底的外延片的POLY背封层和LTO背封层,露出衬底层402,金属真空吸盘401与衬底层402接触的位置形成欧姆接触,这时在金属汞和超级背封衬底的外延片背面上施加外加变化的电压时,则PN结空间电荷也随着发生变化,即电容效应,称为势垒电容,再通过计算空间电荷的数量换算成电阻率,从而获得超级背封衬底的外延片电阻率。
可选的,在使用汞探针电容电压法测量装置测量所述基于超级背封衬底的外延片之前,所述方法还包括:所述汞探针电容电压法测量装置包括金属真空吸盘,所述金属真空吸盘与所述基于超级背封衬底的外延片接触,在所述金属真空吸盘上与所述测量位置对应的位置滴加异丙醇。。
可选的,使用滴定管在所述金属真空吸盘上与所述测量位置对应的位置滴加2滴异丙醇。
在本发明实施例中,在测量时,测量位置滴加异丙醇可将超级背封衬底的外延片的衬底基片和金属真空吸盘导通,降低测量时的导通电阻。
本发明实施例通过对超级背封衬底的外延片的背封层进行处理破坏绝缘的POLY背封层,再通过氢氟酸溶液去除LTO背封层,最后使用汞探针电容电压法测量装置测量基于超级背封衬底的外延片,使测量结果准确。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (6)

1.一种基于超级背封衬底的外延片电阻率的测量方法,其特征在于,包括以下步骤:
对基于超级背封衬底的外延片的多晶背封层进行处理,露出二氧化硅背封层,所述处理的位置包含测量位置;
将处理后的所述基于超级背封衬底的外延片在纯水中进行第一清洗;
将经过所述第一清洗的所述基于超级背封衬底的外延片在氢氟酸溶液中漂洗;
将漂洗后的所述基于超级背封衬底的外延片在纯水中进行第二清洗;
将经过所述第二清洗的所述基于超级背封衬底的外延片在预设温度的双氧水溶液中煮预设时间;
将在双氧水溶液中煮预设时间后的所述基于超级背封衬底的外延片在纯水中进行第三清洗;
通过氮气将经过所述第三清洗后的所述基于超级背封衬底的外延片吹干;
使用汞探针电容电压法测量装置测量吹干后的所述基于超级背封衬底的外延片。
2.如权利要求1所述的基于超级背封衬底的外延片电阻率的测量方法,其特征在于,所述使用汞探针电容电压法测量装置测量吹干后的所述基于超级背封衬底的外延片之前,所述方法还包括:
所述汞探针电容电压法测量装置包括金属真空吸盘,所述金属真空吸盘与所述基于超级背封衬底的外延片接触,在所述金属真空吸盘上与所述测量位置对应的位置滴加异丙醇。
3.如权利要求2所述的基于超级背封衬底的外延片电阻率的测量方法,其特征在于,所述在所述金属真空吸盘上与所述测量位置对应的位置滴加异丙醇,具体包括:
使用滴定管在所述金属真空吸盘上与所述测量位置对应的位置滴加2滴异丙醇。
4.如权利要求1所述的基于超级背封衬底的外延片电阻率的测量方法,其特征在于,所述对基于超级背封衬底的外延片的多晶背封层进行处理,具体包括:
将划伤模具覆盖在所述基于超级背封衬底的外延片的背封层表面,所述划伤模具设有划伤开口;
使用划伤工具通过所述划伤开口划伤所述基于超级背封衬底的外延片的背封层表面,划伤多晶背封层。
5.如权利要求4所述的基于超级背封衬底的外延片电阻率的测量方法,其特征在于,所述划伤模具包括:基板,所述基板的尺寸不小于所述基于超级背封衬底的外延片的尺寸,所述基板上与所述基板中轴线垂直方向等间隔设有多个预设宽度的划伤开口,所述划伤开口贯穿所述基板。
6.如权利要求4所述的基于超级背封衬底的外延片电阻率的测量方法,其特征在于,所述划伤模包括:基板,所述基板的尺寸不小于所述基于超级背封衬底的外延片的尺寸,所述基板上与所述测量位置对应的位置设有划伤开口。
CN201710591157.XA 2017-07-19 2017-07-19 基于超级背封衬底的外延片电阻率的测量方法 Active CN107256837B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710591157.XA CN107256837B (zh) 2017-07-19 2017-07-19 基于超级背封衬底的外延片电阻率的测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710591157.XA CN107256837B (zh) 2017-07-19 2017-07-19 基于超级背封衬底的外延片电阻率的测量方法

Publications (2)

Publication Number Publication Date
CN107256837A true CN107256837A (zh) 2017-10-17
CN107256837B CN107256837B (zh) 2020-01-07

Family

ID=60025648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710591157.XA Active CN107256837B (zh) 2017-07-19 2017-07-19 基于超级背封衬底的外延片电阻率的测量方法

Country Status (1)

Country Link
CN (1) CN107256837B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108054082A (zh) * 2017-12-06 2018-05-18 上海华力微电子有限公司 一种cis之衬底结构及其制备方法
CN114871186A (zh) * 2022-01-19 2022-08-09 上海晶盟硅材料有限公司 外延片阻值测量前处理方法
CN115527903A (zh) * 2022-11-24 2022-12-27 西安奕斯伟材料科技有限公司 一种用于背封硅片的设备和方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001328202A (ja) * 2000-03-15 2001-11-27 Dainippon Printing Co Ltd バリア性フィルムおよびそれを使用した積層材
US20100155728A1 (en) * 2008-12-24 2010-06-24 Magnachip Semiconductor, Ltd. Epitaxial wafer and method for fabricating the same
CN101799381A (zh) * 2010-03-02 2010-08-11 上海新傲科技股份有限公司 一种在硅片表面形成氧化层的方法
JP2012227216A (ja) * 2011-04-15 2012-11-15 Shin Etsu Handotai Co Ltd ウェーハの電気特性測定方法
CN103390570A (zh) * 2013-08-13 2013-11-13 上海新傲科技股份有限公司 电容-电压测试预处理的方法
CN104112653A (zh) * 2014-07-15 2014-10-22 北京燕东微电子有限公司 一种自补偿背封半导体衬底的制备方法
CN204029812U (zh) * 2014-07-15 2014-12-17 北京燕东微电子有限公司 一种具有自补偿背封层的半导体衬底
CN104282535A (zh) * 2014-10-23 2015-01-14 中国电子科技集团公司第四十六研究所 一种提高ccd器件用p型硅外延片电阻率均匀性的方法
CN104425248A (zh) * 2013-08-28 2015-03-18 无锡华润上华半导体有限公司 重掺杂p型衬底背封工艺方法
CN105552003A (zh) * 2015-12-25 2016-05-04 上海华虹宏力半导体制造有限公司 P型外延片生产中的电阻率监控方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001328202A (ja) * 2000-03-15 2001-11-27 Dainippon Printing Co Ltd バリア性フィルムおよびそれを使用した積層材
US20100155728A1 (en) * 2008-12-24 2010-06-24 Magnachip Semiconductor, Ltd. Epitaxial wafer and method for fabricating the same
CN101799381A (zh) * 2010-03-02 2010-08-11 上海新傲科技股份有限公司 一种在硅片表面形成氧化层的方法
JP2012227216A (ja) * 2011-04-15 2012-11-15 Shin Etsu Handotai Co Ltd ウェーハの電気特性測定方法
CN103390570A (zh) * 2013-08-13 2013-11-13 上海新傲科技股份有限公司 电容-电压测试预处理的方法
CN104425248A (zh) * 2013-08-28 2015-03-18 无锡华润上华半导体有限公司 重掺杂p型衬底背封工艺方法
CN104112653A (zh) * 2014-07-15 2014-10-22 北京燕东微电子有限公司 一种自补偿背封半导体衬底的制备方法
CN204029812U (zh) * 2014-07-15 2014-12-17 北京燕东微电子有限公司 一种具有自补偿背封层的半导体衬底
CN104282535A (zh) * 2014-10-23 2015-01-14 中国电子科技集团公司第四十六研究所 一种提高ccd器件用p型硅外延片电阻率均匀性的方法
CN105552003A (zh) * 2015-12-25 2016-05-04 上海华虹宏力半导体制造有限公司 P型外延片生产中的电阻率监控方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108054082A (zh) * 2017-12-06 2018-05-18 上海华力微电子有限公司 一种cis之衬底结构及其制备方法
CN114871186A (zh) * 2022-01-19 2022-08-09 上海晶盟硅材料有限公司 外延片阻值测量前处理方法
WO2023137815A1 (zh) * 2022-01-19 2023-07-27 上海晶盟硅材料有限公司 外延片阻值测量前处理方法
CN115527903A (zh) * 2022-11-24 2022-12-27 西安奕斯伟材料科技有限公司 一种用于背封硅片的设备和方法
CN115527903B (zh) * 2022-11-24 2023-11-03 西安奕斯伟材料科技股份有限公司 一种用于背封硅片的设备和方法

Also Published As

Publication number Publication date
CN107256837B (zh) 2020-01-07

Similar Documents

Publication Publication Date Title
CN107256837A (zh) 基于超级背封衬底的外延片电阻率的测量方法
US7633305B2 (en) Method for evaluating semiconductor wafer and apparatus for evaluating semiconductor wafer
US5585736A (en) Contact probe utilizing conductive meltable probing material
JP5338326B2 (ja) シリコン単結晶ウェーハの導電型及び抵抗率の測定方法、及びシリコン単結晶ウェーハの製造方法
CN110349875A (zh) 一种测量晶圆表面电荷密度变化的方法
CN103346126A (zh) 闪存存储单元的形成方法
CN103943608B (zh) 一种检测多晶硅残留的测试结构
US20190148248A1 (en) Methods and systems for material property profiling of thin films
Altindal et al. Investigation of interface states in Al/SiO2/p-Si (MIS) structures with 50 and 826 Å SiO2 interfacial layer using admittance spectroscopy method
CN116364568A (zh) 一种测量外延片电阻率的方法
JP4419712B2 (ja) Soiウエーハの評価方法
US7968148B2 (en) Integrated circuit system with clean surfaces
JP4640204B2 (ja) Soiウエーハの評価方法
US20050263833A1 (en) Apparatus for evaluating amount of charge, method for fabricating the same, and method for evaluating amount of charge
Peng et al. Electronic transport in hydrogen-terminated Si (001) nanomembranes
CN109755219A (zh) 一种验证介电氧化层可靠性的测试结构及方法
TWI702667B (zh) 用於薄膜之材料性質分析之方法及系統
CN109254238A (zh) 一种c8-btbt晶体管湿度检测方法
TWI269396B (en) An evaluative method for the electrostatic damage to the silicon wafer causing by the cleaning process
JP2006013099A (ja) Soiウエーハの評価方法
CN109461668A (zh) 金电极与碲锌镉晶片接触电阻率的测试方法
Szwarc et al. Modelling of the electrochemical etch stop with high reverse bias across pn-junctions
CN105486529A (zh) 清洗机台清洗效率的测试方法
JP2006013100A (ja) Soiウエーハの評価方法
Paria et al. Experimental evidence for GaAs surface quality affecting ohmic contact properties

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant