JPH11340293A - 半導体デバイス中のド―パント不純物濃度の非破壊測定方法 - Google Patents
半導体デバイス中のド―パント不純物濃度の非破壊測定方法Info
- Publication number
- JPH11340293A JPH11340293A JP11084550A JP8455099A JPH11340293A JP H11340293 A JPH11340293 A JP H11340293A JP 11084550 A JP11084550 A JP 11084550A JP 8455099 A JP8455099 A JP 8455099A JP H11340293 A JPH11340293 A JP H11340293A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- depletion layer
- layer width
- capacitance
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000002019 doping agent Substances 0.000 title claims abstract description 44
- 239000012535 impurity Substances 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 23
- 238000005516 engineering process Methods 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 230000005684 electric field Effects 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000012938 design process Methods 0.000 claims 1
- 230000001066 destructive effect Effects 0.000 claims 1
- 230000005855 radiation Effects 0.000 abstract description 3
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 230000006698 induction Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 12
- 238000005259 measurement Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002688 persistence Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
Abstract
(57)【要約】
【課題】 所定の半導体デバイス例えばＨＶＬＤＭＯＳ
トランジスタにおけるドーパント不純物濃度を求める方
法を提供することである。 【解決手段】 検査すべきデバイスに第１の電圧を逆方
向でバイアスするステップと、デバイスを放射エネルギ
ビームでスキャンし、ビームがデバイスをスキャンする
際に可変の信号電流をデバイス中に誘導し、この電流を
用いてデバイス中の第１の空乏層幅を測定するステップ
と、複数の別個のバイアス電圧を用いて第１のステップ
および第２のステップを反復し、デバイス内の相応する
空乏層幅を測定するステップと、電圧および空乏層幅か
らデバイス中のドーパント不純物濃度のプロフィルを求
めるステップとを有する方法を用いる。
トランジスタにおけるドーパント不純物濃度を求める方
法を提供することである。 【解決手段】 検査すべきデバイスに第１の電圧を逆方
向でバイアスするステップと、デバイスを放射エネルギ
ビームでスキャンし、ビームがデバイスをスキャンする
際に可変の信号電流をデバイス中に誘導し、この電流を
用いてデバイス中の第１の空乏層幅を測定するステップ
と、複数の別個のバイアス電圧を用いて第１のステップ
および第２のステップを反復し、デバイス内の相応する
空乏層幅を測定するステップと、電圧および空乏層幅か
らデバイス中のドーパント不純物濃度のプロフィルを求
めるステップとを有する方法を用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイス中
のドーパント不純物濃度の非破壊測定方法に関する。こ
の方法では、放射エネルギビームにより誘導された信号
電流を用いて半導体デバイスの長さ方向に沿ったドーパ
ント不純物濃度が測定される。半導体デバイスは例えば
高電圧用に設計されたラテラル拡散形の金属酸化物半導
体トランジスタである。
のドーパント不純物濃度の非破壊測定方法に関する。こ
の方法では、放射エネルギビームにより誘導された信号
電流を用いて半導体デバイスの長さ方向に沿ったドーパ
ント不純物濃度が測定される。半導体デバイスは例えば
高電圧用に設計されたラテラル拡散形の金属酸化物半導
体トランジスタである。
【０００２】
【従来の技術】本発明は１９９８年３月２７日に本出願
人によって出願された Provisional Application Seria
l No. ６０／０７９７２５明細書に関連している。
人によって出願された Provisional Application Seria
l No. ６０／０７９７２５明細書に関連している。
【０００３】ｐ−ｎ接合部またはショットキーバリア
（金属半導体の整流コンタクト）を有する半導体内で、
半導体ボディのバンドギャップを越えるエネルギを有す
るフォーカシングされた放射ビームの照射により誘導電
流が発生することはよく知られている。このようなビー
ムの発生装置、および検査すべきデバイスＤＵＴをビー
ムでスキャンする装置も市販で入手可能である。大きな
面積を有するデバイス、例えば高電圧で使用される２重
拡散形の金属酸化物のラテラル半導体トランジスタ：Hi
gh-Voltage Lateral Double Diffused Metal Oxide Sem
iconductor Transistor（以下ＨＶＬＤＭＯＳトランジ
スタと称する）は典型的には長さが１０ミクロン以上と
なるデバイスでは、光学顕微鏡を介してフォーカシング
されるレーザビームを用いてデバイスを照明およびスキ
ャンすると有利である。しかし他の放射エネルギビーム
例えば電子ビームＥＢＩＣをこの目的で利用したり、こ
の方法を他の小さな電子デバイスのために利用したりで
きることに留意すべきである。
（金属半導体の整流コンタクト）を有する半導体内で、
半導体ボディのバンドギャップを越えるエネルギを有す
るフォーカシングされた放射ビームの照射により誘導電
流が発生することはよく知られている。このようなビー
ムの発生装置、および検査すべきデバイスＤＵＴをビー
ムでスキャンする装置も市販で入手可能である。大きな
面積を有するデバイス、例えば高電圧で使用される２重
拡散形の金属酸化物のラテラル半導体トランジスタ：Hi
gh-Voltage Lateral Double Diffused Metal Oxide Sem
iconductor Transistor（以下ＨＶＬＤＭＯＳトランジ
スタと称する）は典型的には長さが１０ミクロン以上と
なるデバイスでは、光学顕微鏡を介してフォーカシング
されるレーザビームを用いてデバイスを照明およびスキ
ャンすると有利である。しかし他の放射エネルギビーム
例えば電子ビームＥＢＩＣをこの目的で利用したり、こ
の方法を他の小さな電子デバイスのために利用したりで
きることに留意すべきである。
【０００４】高電圧用ＨＶＬＤＭＯＳデバイス、特に低
減された表面電界の原理（reducedsurface electric fi
eld: 以下ＲＥＳＵＲＦと略する）を利用して製造され
たデバイスは一般的に、デバイスのドリフト領域できわ
めて特殊な、例えば線形に増大するドーピングプロフィ
ルを必要とする。ＬＤＭＯＳトランジスタ内部の電圧‐
キャパシタンス関係から、トランジスタの空間電荷領域
の空乏層幅Ｗが、レーザビームまたは他の放射エネルギ
ビームでトランジスタがスキャンされる際に逆方向でバ
イアスされる印加電圧の関数として定められる。逆方向
バイアスされる電圧により、トラップされた正のイオン
すなわちドナーがカバーされずにドーパントを段階的な
濃度で有するトランジスタのｎ形ドリフト領域にどれだ
け存在しているかが求められ、これにより各印加電圧に
対する固定の空乏層幅Ｗが得られる。後に詳しく説明す
るが、逆方向バイアスされたＬＤＭＯＳデバイスでビー
ムによって誘導されたフォト電流の信号により、空乏層
幅Ｗが逆方向バイアスされた印加電圧の関数として測定
される。
減された表面電界の原理（reducedsurface electric fi
eld: 以下ＲＥＳＵＲＦと略する）を利用して製造され
たデバイスは一般的に、デバイスのドリフト領域できわ
めて特殊な、例えば線形に増大するドーピングプロフィ
ルを必要とする。ＬＤＭＯＳトランジスタ内部の電圧‐
キャパシタンス関係から、トランジスタの空間電荷領域
の空乏層幅Ｗが、レーザビームまたは他の放射エネルギ
ビームでトランジスタがスキャンされる際に逆方向でバ
イアスされる印加電圧の関数として定められる。逆方向
バイアスされる電圧により、トラップされた正のイオン
すなわちドナーがカバーされずにドーパントを段階的な
濃度で有するトランジスタのｎ形ドリフト領域にどれだ
け存在しているかが求められ、これにより各印加電圧に
対する固定の空乏層幅Ｗが得られる。後に詳しく説明す
るが、逆方向バイアスされたＬＤＭＯＳデバイスでビー
ムによって誘導されたフォト電流の信号により、空乏層
幅Ｗが逆方向バイアスされた印加電圧の関数として測定
される。
【０００５】ドーパント不純物濃度を迅速、正確かつ非
破壊的に測定し、所定の半導体デバイス例えばＬＤＭＯ
Ｓトランジスタの長さ方向に沿ってプロフィルすること
が所望される。これによりこの種のデバイスの設計、動
作および製造プロセスを迅速に監視することができるよ
うになる。知られている限りでは、本発明以前にこのよ
うな測定に対して放射ビームスキャン装置を利用した例
はない。
破壊的に測定し、所定の半導体デバイス例えばＬＤＭＯ
Ｓトランジスタの長さ方向に沿ってプロフィルすること
が所望される。これによりこの種のデバイスの設計、動
作および製造プロセスを迅速に監視することができるよ
うになる。知られている限りでは、本発明以前にこのよ
うな測定に対して放射ビームスキャン装置を利用した例
はない。
【０００６】
【発明が解決しようとする課題】本発明の課題は、所定
の半導体デバイス例えばＨＶＬＤＭＯＳトランジスタに
おけるドーパント不純物濃度を求める方法を提供するこ
とである。
の半導体デバイス例えばＨＶＬＤＭＯＳトランジスタに
おけるドーパント不純物濃度を求める方法を提供するこ
とである。
【０００７】
【課題を解決するための手段】この課題は、検査すべき
デバイスに第１の電圧を逆方向でバイアスする第１のス
テップと、デバイスを放射エネルギビームでスキャン
し、ビームがデバイスをスキャンする際に可変の信号電
流をデバイス中に誘導し、この電流を用いてデバイス中
の第１の空乏層幅を測定する第２のステップと、複数の
別個のバイアス電圧を用いて第１のステップおよび第２
のステップを反復し、デバイス内の相応する空乏層幅を
測定する付加的なステップと、電圧および空乏層幅から
デバイス中のドーパント不純物濃度のプロフィルを求め
る最終ステップとを有する方法により解決される。課題
はまた、広い範囲で可変の電圧をデバイスに逆方向でバ
イアスするステップと、デバイスの長さ方向に沿って放
射エネルギビームでスキャンして、デバイス中に誘導電
流の信号を発生させるステップと、この誘導電流の信号
を用いて相応の電圧に対するデバイス中の空乏層幅を測
定するステップと、上記のステップを異なるバイアス電
圧で反復して、一連の電圧と相応の空乏層幅との関係を
定めるステップと、電圧、空乏層幅、キャパシタンス、
ドーパント濃度の間の相関関係から、デバイスの長さ方
向に沿った点での相応のドーパント濃度を求めるステッ
プとを有し、測定ステップでは誘導電流の信号は空乏層
幅の内部で一般的に高い一定の値を有しており、空乏層
幅の外側では一般的にゼロに低下し、空乏層幅はバイア
スされる電圧が増大するにつれて増大する方法により解
決される。
デバイスに第１の電圧を逆方向でバイアスする第１のス
テップと、デバイスを放射エネルギビームでスキャン
し、ビームがデバイスをスキャンする際に可変の信号電
流をデバイス中に誘導し、この電流を用いてデバイス中
の第１の空乏層幅を測定する第２のステップと、複数の
別個のバイアス電圧を用いて第１のステップおよび第２
のステップを反復し、デバイス内の相応する空乏層幅を
測定する付加的なステップと、電圧および空乏層幅から
デバイス中のドーパント不純物濃度のプロフィルを求め
る最終ステップとを有する方法により解決される。課題
はまた、広い範囲で可変の電圧をデバイスに逆方向でバ
イアスするステップと、デバイスの長さ方向に沿って放
射エネルギビームでスキャンして、デバイス中に誘導電
流の信号を発生させるステップと、この誘導電流の信号
を用いて相応の電圧に対するデバイス中の空乏層幅を測
定するステップと、上記のステップを異なるバイアス電
圧で反復して、一連の電圧と相応の空乏層幅との関係を
定めるステップと、電圧、空乏層幅、キャパシタンス、
ドーパント濃度の間の相関関係から、デバイスの長さ方
向に沿った点での相応のドーパント濃度を求めるステッ
プとを有し、測定ステップでは誘導電流の信号は空乏層
幅の内部で一般的に高い一定の値を有しており、空乏層
幅の外側では一般的にゼロに低下し、空乏層幅はバイア
スされる電圧が増大するにつれて増大する方法により解
決される。
【０００８】
【発明の実施の形態】本発明の測定方法を実施するため
の装置の具体的な実施形態の１つでは、検査すべきデバ
イスＤＵＴ例えば高電圧で使用されるＨＶＬＤＭＯＳト
ランジスタが逆方向にバイアスされ、ドリフト領域の長
さ方向に沿ってレーザビームによって走査される。この
レーザビームは適切な波長および強度を有し、光学顕微
鏡を介してデバイスへフォーカシングされている。光ビ
ームにより誘導されて電流ＯＢＩＣの信号が得られ、こ
の電流ＯＢＩＣの信号の振幅とデバイスＤＵＴの長さ方
向に沿ったビーム位置とから相応の空乏層幅Ｗが逆方向
バイアスされる電圧のそれぞれの数値に対して求められ
る。この測定から、測定された各空乏層幅Ｗに対する相
応のドーパント不純物濃度、例えばリン原子の濃度が数
学アルゴリズムを用いて得られる。これによりドーパン
ト不純物濃度のプロフィルがＬＤＭＯＳデバイス中のド
リフト領域の距離または空乏層幅Ｗの関数として求めら
れる。
の装置の具体的な実施形態の１つでは、検査すべきデバ
イスＤＵＴ例えば高電圧で使用されるＨＶＬＤＭＯＳト
ランジスタが逆方向にバイアスされ、ドリフト領域の長
さ方向に沿ってレーザビームによって走査される。この
レーザビームは適切な波長および強度を有し、光学顕微
鏡を介してデバイスへフォーカシングされている。光ビ
ームにより誘導されて電流ＯＢＩＣの信号が得られ、こ
の電流ＯＢＩＣの信号の振幅とデバイスＤＵＴの長さ方
向に沿ったビーム位置とから相応の空乏層幅Ｗが逆方向
バイアスされる電圧のそれぞれの数値に対して求められ
る。この測定から、測定された各空乏層幅Ｗに対する相
応のドーパント不純物濃度、例えばリン原子の濃度が数
学アルゴリズムを用いて得られる。これによりドーパン
ト不純物濃度のプロフィルがＬＤＭＯＳデバイス中のド
リフト領域の距離または空乏層幅Ｗの関数として求めら
れる。
【０００９】誘導電流ＯＢＩＣ用のレーザ光学顕微鏡系
が直接にＬＤＭＯＳトランジスタでのｐ＋形のボディ部
分とｎ−形のドリフト領域との間のｐ−ｎ接合部の内部
キャパシタンスを従来の電気測定によって測定するので
はなく、その代わりに空間電荷領域の空乏層幅Ｗを介し
た空乏層キャパシタンスを測定する。これは、空間電荷
領域内でカバーされずにイオン化している不純物原子の
固定電荷から生じる接合部の空乏層キャパシタンスを測
定する１つの手段である。後に詳細に説明する数学的な
式はデバイスの誘導電流ＯＢＩＣ測定に適合されるよう
に公式化されており、接合部キャパシタンスの増分を空
間電荷領域の空乏層幅Ｗとその微分とに基づく逆方向バ
イアス電圧の関数で表している。
が直接にＬＤＭＯＳトランジスタでのｐ＋形のボディ部
分とｎ−形のドリフト領域との間のｐ−ｎ接合部の内部
キャパシタンスを従来の電気測定によって測定するので
はなく、その代わりに空間電荷領域の空乏層幅Ｗを介し
た空乏層キャパシタンスを測定する。これは、空間電荷
領域内でカバーされずにイオン化している不純物原子の
固定電荷から生じる接合部の空乏層キャパシタンスを測
定する１つの手段である。後に詳細に説明する数学的な
式はデバイスの誘導電流ＯＢＩＣ測定に適合されるよう
に公式化されており、接合部キャパシタンスの増分を空
間電荷領域の空乏層幅Ｗとその微分とに基づく逆方向バ
イアス電圧の関数で表している。
【００１０】高電圧で使用され、かつＲＥＳＵＲＦ状態
で用いられるＨＶＬＤＭＯＳトランジスタについてはさ
らに複雑になる。ＲＥＳＵＲＦ状態で用いられるデバイ
スでは、シリコンオンインシュレータ技術（ＳＯＩ技
術）で製造されたこの場合のＨＶＬＤＭＯＳデバイスに
対する高いブレークダウン電圧を得るために空間電荷領
域がさらに拡大される。この際にデバイス中のｐ−ｎ領
域からの垂直方向の空乏化と基板酸化物層からのＭＯＳ
キャパシタンスを介しての水平方向の同時の空乏化とに
より電圧が得られる。ここで基板から加わっているＭＯ
Ｓキャパシタンス、すなわち酸化物層キャパシタンスお
よび空乏層キャパシタンスから成るキャパシタンスは、
後に説明するように、ｐ＋形のボディとｎ形のドリフト
領域の間のｐ−ｎ接合部の空乏層キャパシタンスに並列
に存在する。ｐ−ｎ接合部の空乏層キャパシタンスはこ
の場合無視できる程度の影響しか及ぼさない。これはｐ
−ｎ接合部のキャパシタエリアが酸化物層キャパシタの
エリアに比べて無視できる程度に小さいからである。換
言すれば、ＭＯＳキャパシタンスはデバイスの基板と絶
縁用酸化物層によって形成されており、デバイスのドリ
フト領域の空乏層幅Ｗを完全に支配している。したがっ
て後に説明するように、別の拡張された数学アルゴリズ
ムが、本発明により求められた、ＲＥＳＵＲＦ原理を用
いてＳＯＩ技術で製造されたＨＶＬＤＭＯＳトランジス
タ中のドーパント不純物濃度を用いて導出される。
で用いられるＨＶＬＤＭＯＳトランジスタについてはさ
らに複雑になる。ＲＥＳＵＲＦ状態で用いられるデバイ
スでは、シリコンオンインシュレータ技術（ＳＯＩ技
術）で製造されたこの場合のＨＶＬＤＭＯＳデバイスに
対する高いブレークダウン電圧を得るために空間電荷領
域がさらに拡大される。この際にデバイス中のｐ−ｎ領
域からの垂直方向の空乏化と基板酸化物層からのＭＯＳ
キャパシタンスを介しての水平方向の同時の空乏化とに
より電圧が得られる。ここで基板から加わっているＭＯ
Ｓキャパシタンス、すなわち酸化物層キャパシタンスお
よび空乏層キャパシタンスから成るキャパシタンスは、
後に説明するように、ｐ＋形のボディとｎ形のドリフト
領域の間のｐ−ｎ接合部の空乏層キャパシタンスに並列
に存在する。ｐ−ｎ接合部の空乏層キャパシタンスはこ
の場合無視できる程度の影響しか及ぼさない。これはｐ
−ｎ接合部のキャパシタエリアが酸化物層キャパシタの
エリアに比べて無視できる程度に小さいからである。換
言すれば、ＭＯＳキャパシタンスはデバイスの基板と絶
縁用酸化物層によって形成されており、デバイスのドリ
フト領域の空乏層幅Ｗを完全に支配している。したがっ
て後に説明するように、別の拡張された数学アルゴリズ
ムが、本発明により求められた、ＲＥＳＵＲＦ原理を用
いてＳＯＩ技術で製造されたＨＶＬＤＭＯＳトランジス
タ中のドーパント不純物濃度を用いて導出される。
【００１１】本発明の他の利点は従属請求項に記載され
ており、これをより良く理解するために以下に図に関連
して説明する。
ており、これをより良く理解するために以下に図に関連
して説明する。
【００１２】
【実施例】図１には光ビームスキャン装置１０が示され
ており、この装置は本発明の方法を用いて検査すべき半
導体デバイスＤＵＴ１２の長さ方向に沿ったドーパント
濃度を測定する。デバイスは例えばＨＶＬＤＭＯＳトラ
ンジスタである。装置１０はビーム１６を発生するレー
ザ１４と、偏光器１８と、偏光鏡系２０と、ビーム１６
をデバイス１２上の微小な点にフォーカシングする顕微
鏡２２と、電源２４と、信号増幅器２６と、信号ミキサ
２８と、ラスタジェネレータ３０と、ＣＲＴディスプレ
イ３２（陰極線管ディスプレイ）と、パーソナルコンピ
ュータＰＣ３４とを有する。装置１０の個々の素子は従
来よく知られているが、本発明の方法に関連して独特の
手段でデバイス１２の長さ方向に沿ったドーパント不純
物濃度の測定に使用されるので、後に詳細に説明する。
本発明は光ビームを使用するだけに限定されず、走査電
子顕微鏡（ＳＥＭ）を用いて電子ビームを誘導電流ＥＢ
ＩＣのために使用することができることに留意すべきで
ある。
ており、この装置は本発明の方法を用いて検査すべき半
導体デバイスＤＵＴ１２の長さ方向に沿ったドーパント
濃度を測定する。デバイスは例えばＨＶＬＤＭＯＳトラ
ンジスタである。装置１０はビーム１６を発生するレー
ザ１４と、偏光器１８と、偏光鏡系２０と、ビーム１６
をデバイス１２上の微小な点にフォーカシングする顕微
鏡２２と、電源２４と、信号増幅器２６と、信号ミキサ
２８と、ラスタジェネレータ３０と、ＣＲＴディスプレ
イ３２（陰極線管ディスプレイ）と、パーソナルコンピ
ュータＰＣ３４とを有する。装置１０の個々の素子は従
来よく知られているが、本発明の方法に関連して独特の
手段でデバイス１２の長さ方向に沿ったドーパント不純
物濃度の測定に使用されるので、後に詳細に説明する。
本発明は光ビームを使用するだけに限定されず、走査電
子顕微鏡（ＳＥＭ）を用いて電子ビームを誘導電流ＥＢ
ＩＣのために使用することができることに留意すべきで
ある。
【００１３】レーザ１４は光ビーム１６を適切な波長お
よび強度で、例えば６３３ｎｍの波長と数ワットの強度
で送出する。ビーム１６は偏光器１８を通過し、偏光鏡
系２０へ達する。偏光鏡系２０は複数の運動可能な鏡４
０、４２を有しており、これらの鏡はリード４４を介し
てラスタジェネレータ３０から受け取られた電気信号に
よって前後に駆動される。鏡４０、４２の機械的運動に
より、ラスタジェネレータ３０からの電気信号に同期し
てビーム１６は周知のように前後および左右に偏光され
る。ビーム１６は偏光鏡系２０を通って顕微鏡２２へ達
し、この顕微鏡によりデバイス１２の表面上の微小な点
（例えば直径約１μｍ）にフォーカシングされる。これ
により光ビームによってデバイス１２に誘導電流ＯＢＩ
Ｃが生じる。ビーム１６は偏光鏡系２０によって偏光さ
れ、走査線ごとにデバイス１２の長さ方向に沿ってスキ
ャンを行い、ＣＲＴディスプレイに同期される。
よび強度で、例えば６３３ｎｍの波長と数ワットの強度
で送出する。ビーム１６は偏光器１８を通過し、偏光鏡
系２０へ達する。偏光鏡系２０は複数の運動可能な鏡４
０、４２を有しており、これらの鏡はリード４４を介し
てラスタジェネレータ３０から受け取られた電気信号に
よって前後に駆動される。鏡４０、４２の機械的運動に
より、ラスタジェネレータ３０からの電気信号に同期し
てビーム１６は周知のように前後および左右に偏光され
る。ビーム１６は偏光鏡系２０を通って顕微鏡２２へ達
し、この顕微鏡によりデバイス１２の表面上の微小な点
（例えば直径約１μｍ）にフォーカシングされる。これ
により光ビームによってデバイス１２に誘導電流ＯＢＩ
Ｃが生じる。ビーム１６は偏光鏡系２０によって偏光さ
れ、走査線ごとにデバイス１２の長さ方向に沿ってスキ
ャンを行い、ＣＲＴディスプレイに同期される。
【００１４】ビーム１６によるスキャン中、デバイス１
２は電源２４および負荷抵抗ＲＬ４６から正の電圧＋Ｖ
を逆方向でバイアスされる。電源の負の側はグラウンド
されている。フォト応答性の電流は一方ではデバイス１
２からセンサ抵抗ＲＳ４８を通ってグラウンドへ流れる
が、他方ではＩsignalで示される信号としてセンサ抵抗
４８からリード５０を介して増幅器２６の入力側へ印加
される。増幅器の出力側はリード５２を介して信号ミキ
サ２８の一方の入力側Ｓへ接続されている。ラスタ信号
は信号ミキサ２８の他方の入力側Ｒへリード５４を介し
てラスタジェネレータ３０から印加される。信号ミキサ
２８からの２つの信号Ｒ、Ｓは共通の接続線路５６を介
してＣＲＴディスプレイ３２の入力側へ印加される。Ｃ
ＲＴディスプレイではこの信号がスクリーン５８に通常
ｘ座標およびｙ座標を有する波形として表示される。こ
のことは後に説明する。共通の接続線路５６上の２つの
信号Ｒ、Ｓは同様にパーソナルコンピュータ３２にも印
加される。このパーソナルコンピュータで信号が処理さ
れ、デバイス１２の長さ方向に沿ったドーパント不純物
濃度が後に説明するように得られる。
２は電源２４および負荷抵抗ＲＬ４６から正の電圧＋Ｖ
を逆方向でバイアスされる。電源の負の側はグラウンド
されている。フォト応答性の電流は一方ではデバイス１
２からセンサ抵抗ＲＳ４８を通ってグラウンドへ流れる
が、他方ではＩsignalで示される信号としてセンサ抵抗
４８からリード５０を介して増幅器２６の入力側へ印加
される。増幅器の出力側はリード５２を介して信号ミキ
サ２８の一方の入力側Ｓへ接続されている。ラスタ信号
は信号ミキサ２８の他方の入力側Ｒへリード５４を介し
てラスタジェネレータ３０から印加される。信号ミキサ
２８からの２つの信号Ｒ、Ｓは共通の接続線路５６を介
してＣＲＴディスプレイ３２の入力側へ印加される。Ｃ
ＲＴディスプレイではこの信号がスクリーン５８に通常
ｘ座標およびｙ座標を有する波形として表示される。こ
のことは後に説明する。共通の接続線路５６上の２つの
信号Ｒ、Ｓは同様にパーソナルコンピュータ３２にも印
加される。このパーソナルコンピュータで信号が処理さ
れ、デバイス１２の長さ方向に沿ったドーパント不純物
濃度が後に説明するように得られる。
【００１５】図２には、図１のデバイス１２への導電接
続の様態を示す回路ダイヤグラム６０が概略的に示され
ている。ダイヤグラム６０に示されているように、デバ
イス１２は例えばＨＶＬＤＭＯＳのＰチャネルトランジ
スタ６２であり、ドレイン６４、ゲート６５およびソー
ス６６を有する。ただしデバイス１２はここに示されて
いるトランジスタ６２とは異なる半導体デバイスであっ
てもよい（例えば図５を参照）。トランジスタ６２はビ
ーム１６によるスキャンの間逆方向にバイアスされてお
り、その際にドレイン６４は負荷抵抗ＲＬ４６（図１を
参照）を介して電源２４の正の端子６８（＋Ｖ）に接続
されている。この端子は図１には示されていない。電源
の負の側は端子６９とグラウンドとに接続されている。
トランジスタ６２のゲート６５は一方では直接にグラウ
ンドに接続されており、他方では端子６９（−Ｖ）に接
続されているが、ソース６６がセンサ抵抗ＲＳ４８を介
してグラウンドに接続される際にはグラウンドに接続さ
れる。センサ抵抗４８にかかる電圧は、デバイス１２が
ビーム１６でスキャンされる際の電流ＯＢＩＣに比例す
る。これは上述した通りである。この電圧はリード５０
（図１を参照）に印加され、記号Ｉsignalを付されてい
る。給電電圧＋Ｖはここでの所定のデバイスでアバラン
シェブレークダウンが開始するまでの広い範囲にわたっ
て可変である。具体的には抵抗ＲＬ４６は１００ＫΩの
値であり、抵抗ＲＳ４８は１０ＫΩの値であり、トラン
ジスタ６２のドレイン６４とソース６６との間の逆方向
バイアスでの抵抗は約１００ＭΩの値である。これらの
抵抗の相対的な大きさによってトランジスタ６２のドレ
イン６４での電圧すなわち実質的には給電電圧＋Ｖと、
ソース６６での電圧すなわち実質的にはグラウンド−Ｖ
とが生じる。
続の様態を示す回路ダイヤグラム６０が概略的に示され
ている。ダイヤグラム６０に示されているように、デバ
イス１２は例えばＨＶＬＤＭＯＳのＰチャネルトランジ
スタ６２であり、ドレイン６４、ゲート６５およびソー
ス６６を有する。ただしデバイス１２はここに示されて
いるトランジスタ６２とは異なる半導体デバイスであっ
てもよい（例えば図５を参照）。トランジスタ６２はビ
ーム１６によるスキャンの間逆方向にバイアスされてお
り、その際にドレイン６４は負荷抵抗ＲＬ４６（図１を
参照）を介して電源２４の正の端子６８（＋Ｖ）に接続
されている。この端子は図１には示されていない。電源
の負の側は端子６９とグラウンドとに接続されている。
トランジスタ６２のゲート６５は一方では直接にグラウ
ンドに接続されており、他方では端子６９（−Ｖ）に接
続されているが、ソース６６がセンサ抵抗ＲＳ４８を介
してグラウンドに接続される際にはグラウンドに接続さ
れる。センサ抵抗４８にかかる電圧は、デバイス１２が
ビーム１６でスキャンされる際の電流ＯＢＩＣに比例す
る。これは上述した通りである。この電圧はリード５０
（図１を参照）に印加され、記号Ｉsignalを付されてい
る。給電電圧＋Ｖはここでの所定のデバイスでアバラン
シェブレークダウンが開始するまでの広い範囲にわたっ
て可変である。具体的には抵抗ＲＬ４６は１００ＫΩの
値であり、抵抗ＲＳ４８は１０ＫΩの値であり、トラン
ジスタ６２のドレイン６４とソース６６との間の逆方向
バイアスでの抵抗は約１００ＭΩの値である。これらの
抵抗の相対的な大きさによってトランジスタ６２のドレ
イン６４での電圧すなわち実質的には給電電圧＋Ｖと、
ソース６６での電圧すなわち実質的にはグラウンド−Ｖ
とが生じる。
【００１６】図３にはトランジスタ６２を有するデバイ
ス１２がラテラルの高電圧用ダイオードの形の簡単な例
として拡大されて概略的に示されている。デバイス１２
の長さ方向に沿っての距離はｘ軸方向で示されており、
このデバイスに沿って右方向へスキャンする光ビーム１
６の種々の位置が示されている。またデバイス１２のｐ
−ｎ接合部７０はｘ＝０で示されている。デバイス１２
の影を付けられた第１のエリアはｐ＋形のボディ領域７
２を表しており、ｐ−ｎ接合部の両側の影の付いていな
いエリアは非対称な空間電荷領域７４を表しており、影
を付けられた第２のエリアはｎ形のドリフト領域７６の
残りの部分を表している。
ス１２がラテラルの高電圧用ダイオードの形の簡単な例
として拡大されて概略的に示されている。デバイス１２
の長さ方向に沿っての距離はｘ軸方向で示されており、
このデバイスに沿って右方向へスキャンする光ビーム１
６の種々の位置が示されている。またデバイス１２のｐ
−ｎ接合部７０はｘ＝０で示されている。デバイス１２
の影を付けられた第１のエリアはｐ＋形のボディ領域７
２を表しており、ｐ−ｎ接合部の両側の影の付いていな
いエリアは非対称な空間電荷領域７４を表しており、影
を付けられた第２のエリアはｎ形のドリフト領域７６の
残りの部分を表している。
【００１７】影の付いていないエリアすなわち空間電荷
領域７４は、デバイス１２のｐ−ｎ接合部７０に隣接す
る空乏層領域を表している。この領域では、レーザで誘
導されて光発生した全ての電子‐ホール対が分離され、
逆方向でバイアスされる電圧の局所的な高い電界によっ
て集まる。これによりフォト電流ＯＢＩＣが生じる。
領域７４は、デバイス１２のｐ−ｎ接合部７０に隣接す
る空乏層領域を表している。この領域では、レーザで誘
導されて光発生した全ての電子‐ホール対が分離され、
逆方向でバイアスされる電圧の局所的な高い電界によっ
て集まる。これによりフォト電流ＯＢＩＣが生じる。
【００１８】影を付けられた第２のエリアは、空乏層領
域ひいては空間電荷領域７４の外側の中性のｎ形ドリフ
ト領域７６を表している。ここでは光発生したキャリア
はもはや集まらず、フォト電流ＯＢＩＣは測定されな
い。デバイス１２への導電接続は図２とは異なって図３
では示されていない。デバイス１２のドレイン６４およ
びソース６６は図３に概略的に示されているようにデバ
イス１２の反対側の端部に存在する。
域ひいては空間電荷領域７４の外側の中性のｎ形ドリフ
ト領域７６を表している。ここでは光発生したキャリア
はもはや集まらず、フォト電流ＯＢＩＣは測定されな
い。デバイス１２への導電接続は図２とは異なって図３
では示されていない。デバイス１２のドレイン６４およ
びソース６６は図３に概略的に示されているようにデバ
イス１２の反対側の端部に存在する。
【００１９】空間電荷領域７４内では、光発生した全て
の電子‐ホール対が必ず集まり、最大のフォト電流ＯＢ
ＩＣの信号を発生する。この信号はリード５０に信号Ｉ
sign alとして印加される。スキャンレーザビーム１６が
空間電荷領域の空乏層幅Ｗの外側エッジ７８を横断して
ｘ軸方向に通過し、ｎ形ドリフト領域７６に達すると、
集められた電流ＯＢＩＣおよびＩsignalは低下し始め
る。エッジ７８で区切られる空乏層幅Ｗの実際の範囲は
電源２４の電圧＋Ｖに依存する。このことは後に説明す
る。
の電子‐ホール対が必ず集まり、最大のフォト電流ＯＢ
ＩＣの信号を発生する。この信号はリード５０に信号Ｉ
sign alとして印加される。スキャンレーザビーム１６が
空間電荷領域の空乏層幅Ｗの外側エッジ７８を横断して
ｘ軸方向に通過し、ｎ形ドリフト領域７６に達すると、
集められた電流ＯＢＩＣおよびＩsignalは低下し始め
る。エッジ７８で区切られる空乏層幅Ｗの実際の範囲は
電源２４の電圧＋Ｖに依存する。このことは後に説明す
る。
【００２０】デバイス１２はｐ−ｎ接合部７０に内部キ
ャパシタンスを有する。このキャパシタンスＣは図３に
破線で概略的に参照番号７９で示されており、このキャ
パシタンスはデバイス１２のドレイン６４とソース６６
との間に結合されている。ドレインでの電圧６４はここ
では＋ＶＤで示されている。前述のように、電圧‐キャ
パシタンス関係から、空間電荷領域の空乏層幅ＷがＬＤ
ＭＯＳトランジスタに逆方向バイアスされる印加電圧の
関数として求められる。逆方向バイアスされる電圧によ
り、トラップされた正のイオンが段階的なｎ形ドリフト
領域にカバーされない状態でどれだけ存在しているかが
求められ、各印加電圧に対して固定の空乏層幅Ｗが得ら
れる。逆方向バイアスのもとでＬＤＭＯＳデバイスに生
じるフォト電流信号ＯＢＩＣにより、空乏層幅Ｗの測定
は逆方向バイアスされる印加電圧の関数として行われ
る。この測定からドーパント不純物濃度と測定された各
空乏層幅Ｗとの相関関係が数学アルゴリズムにより得ら
れる。これによりドーパント不純物濃度のプロフィルを
ＬＤＭＯＳデバイス例えばトランジスタ６２のドリフト
領域の距離または空乏層幅Ｗの関数として分析すること
ができる。
ャパシタンスを有する。このキャパシタンスＣは図３に
破線で概略的に参照番号７９で示されており、このキャ
パシタンスはデバイス１２のドレイン６４とソース６６
との間に結合されている。ドレインでの電圧６４はここ
では＋ＶＤで示されている。前述のように、電圧‐キャ
パシタンス関係から、空間電荷領域の空乏層幅ＷがＬＤ
ＭＯＳトランジスタに逆方向バイアスされる印加電圧の
関数として求められる。逆方向バイアスされる電圧によ
り、トラップされた正のイオンが段階的なｎ形ドリフト
領域にカバーされない状態でどれだけ存在しているかが
求められ、各印加電圧に対して固定の空乏層幅Ｗが得ら
れる。逆方向バイアスのもとでＬＤＭＯＳデバイスに生
じるフォト電流信号ＯＢＩＣにより、空乏層幅Ｗの測定
は逆方向バイアスされる印加電圧の関数として行われ
る。この測定からドーパント不純物濃度と測定された各
空乏層幅Ｗとの相関関係が数学アルゴリズムにより得ら
れる。これによりドーパント不純物濃度のプロフィルを
ＬＤＭＯＳデバイス例えばトランジスタ６２のドリフト
領域の距離または空乏層幅Ｗの関数として分析すること
ができる。
【００２１】一般的にドーパント不純物濃度と逆方向バ
イアスのｐ−ｎ接合部でのキャパシタンスＣの微分との
間の関係について、
イアスのｐ−ｎ接合部でのキャパシタンスＣの微分との
間の関係について、
【００２２】
【数１】
【００２３】ここでＮＤは１ｃｍ3あたりのドナー原子
の数によるドナー不純物濃度、Ｃはキャパシタンス、ｑ
は電子の基本電荷量、ｋｓはシリコンの誘電率、＿ｏは
フリースペースの誘電率、Ａはユニットの領域、Ｖはバ
イアス電圧が成り立つ。
の数によるドナー不純物濃度、Ｃはキャパシタンス、ｑ
は電子の基本電荷量、ｋｓはシリコンの誘電率、＿ｏは
フリースペースの誘電率、Ａはユニットの領域、Ｖはバ
イアス電圧が成り立つ。
【００２４】上述の式１は電流ＯＢＩＣを測定するため
に適切に、接合部のキャパシタンス増分を空間電荷領域
の空乏層幅Ｗおよびその微分に基づく逆方向バイアス電
圧の関数として書き直すことができる。すなわち
に適切に、接合部のキャパシタンス増分を空間電荷領域
の空乏層幅Ｗおよびその微分に基づく逆方向バイアス電
圧の関数として書き直すことができる。すなわち
【００２５】
【数２】
【００２６】または
【００２７】
【数３】
【００２８】ここで種々の量は式１と同様である。
【００２９】図４には、信号Ｉsignalの理想的な波形８
２のグラフ８０が示されている。グラフ８０の横軸は図
３のデバイス１２のｘ軸方向での距離を表している。グ
ラフ８０の縦軸はＩsignalの大きさを表しており、１.
０のレベルは正規化された測定最大値を表している。図
３、図４にわたっている垂直方向の第１の破線８４はｐ
−ｎ接合部７０の位置ｘ＝０を表している。垂直方向の
第２の破線８６は空乏層幅Ｗのエッジ７８の位置Ｘ＝ｎ
を表しており、垂直方向の第３の破線８８はデバイス１
２のｎ形ドリフト領域７６の右方端部を表している。
２のグラフ８０が示されている。グラフ８０の横軸は図
３のデバイス１２のｘ軸方向での距離を表している。グ
ラフ８０の縦軸はＩsignalの大きさを表しており、１.
０のレベルは正規化された測定最大値を表している。図
３、図４にわたっている垂直方向の第１の破線８４はｐ
−ｎ接合部７０の位置ｘ＝０を表している。垂直方向の
第２の破線８６は空乏層幅Ｗのエッジ７８の位置Ｘ＝ｎ
を表しており、垂直方向の第３の破線８８はデバイス１
２のｎ形ドリフト領域７６の右方端部を表している。
【００３０】波形８２は第１のほぼ水平な部分９０を有
しており、この部分は実質的に一定のフォト電流ＯＢＩ
ＣすなわちＩsignalが空間電荷領域の空乏層幅Ｗすなわ
ちｘ＝０からｘ＝ｎまでの範囲に集まっていることを表
している。波形８２はさらにｘ＝ｎで始まるカーブ部分
９２を有しており、このカーブはビーム１６のスキャン
の際にｎ形ドリフト領域７６に沿って徐々に、所定数の
拡散長さの範囲内で指数関数的に１.０から０へ低下す
る。Ｉsignalはｎ形ドリフト領域７６の右方端部に達す
るまでに０に低下する。波形８２の水平部分９０は空乏
層幅Ｗの尺度であり、この水平部分９０のｘ軸方向での
長さは電源２４（図１、図２を参照）からデバイス１２
へ印加されるバイアス電圧の関数である。水平部分９０
の長さはバイアス電圧が増大するに連れて長くなる。図
１のパーソナルコンピュータＰＣ３４で適切な数学アル
ゴリズムを使用することにより、当業者には容易に理解
されるように、上述の式２でのＮＤの解が得られ、デバ
イス１２の長さ方向に沿ったドーパント不純物濃度のプ
ロフィルが得られる。所定のトランジスタでのドーパン
ト不純物濃度ＮＤのプロフィルの具体的な例は後に示
す。
しており、この部分は実質的に一定のフォト電流ＯＢＩ
ＣすなわちＩsignalが空間電荷領域の空乏層幅Ｗすなわ
ちｘ＝０からｘ＝ｎまでの範囲に集まっていることを表
している。波形８２はさらにｘ＝ｎで始まるカーブ部分
９２を有しており、このカーブはビーム１６のスキャン
の際にｎ形ドリフト領域７６に沿って徐々に、所定数の
拡散長さの範囲内で指数関数的に１.０から０へ低下す
る。Ｉsignalはｎ形ドリフト領域７６の右方端部に達す
るまでに０に低下する。波形８２の水平部分９０は空乏
層幅Ｗの尺度であり、この水平部分９０のｘ軸方向での
長さは電源２４（図１、図２を参照）からデバイス１２
へ印加されるバイアス電圧の関数である。水平部分９０
の長さはバイアス電圧が増大するに連れて長くなる。図
１のパーソナルコンピュータＰＣ３４で適切な数学アル
ゴリズムを使用することにより、当業者には容易に理解
されるように、上述の式２でのＮＤの解が得られ、デバ
イス１２の長さ方向に沿ったドーパント不純物濃度のプ
ロフィルが得られる。所定のトランジスタでのドーパン
ト不純物濃度ＮＤのプロフィルの具体的な例は後に示
す。
【００３１】図５にはＲＥＳＵＲＦ原理を用いて例えば
シリコンオンインシュレータ技術（ＳＯＩ技術）で製造
されたＨＶＬＤＭＯＳトランジスタが大きく拡大されて
概略的に示されている。トランジスタ１００はトランジ
スタ６２の代わりに図１のデバイス１２として使用され
ている。トランジスタ１００の長さ方向での距離はｘ軸
で示されており、トランジスタ１００が右方へ走査され
る際の光ビーム１６の種々の位置が示されている。トラ
ンジスタ１００のｐ−ｎ接合部ｘ＝０は参照番号１０２
で示されている。トランジスタの影を濃く付けた第１の
領域はｐ＋形のボディ領域１０４を表しており、ｐ−ｎ
接合部１０２にわたって薄く影を付けた（ハッチングさ
れた）領域は非対称な空間電荷領域１０６を表してい
る。影を濃く付けた第２の領域はｎ形のドリフト領域を
表しており、影を濃く付けた第３の領域はグラウンドさ
れたｎ＋形の基板１００を表している。影の付いていな
い領域は酸化ケイ素（ＳｉＯ２）から成る水平の層１１
２を表しており、この層は基板１１０をトランジスタ１
００の上方の部分１０４、１０６、１０８から分離して
いる。トランジスタ１００への導電接続はここでは示さ
れていないが、図２のトランジスタ６２と類似してい
る。トランジスタ１００のドレイン１１６およびソース
１１８は、図５に概略的に示されているように、トラン
ジスタの反対側の端部に存在している。図示されないゲ
ートはグラウンドされている。
シリコンオンインシュレータ技術（ＳＯＩ技術）で製造
されたＨＶＬＤＭＯＳトランジスタが大きく拡大されて
概略的に示されている。トランジスタ１００はトランジ
スタ６２の代わりに図１のデバイス１２として使用され
ている。トランジスタ１００の長さ方向での距離はｘ軸
で示されており、トランジスタ１００が右方へ走査され
る際の光ビーム１６の種々の位置が示されている。トラ
ンジスタ１００のｐ−ｎ接合部ｘ＝０は参照番号１０２
で示されている。トランジスタの影を濃く付けた第１の
領域はｐ＋形のボディ領域１０４を表しており、ｐ−ｎ
接合部１０２にわたって薄く影を付けた（ハッチングさ
れた）領域は非対称な空間電荷領域１０６を表してい
る。影を濃く付けた第２の領域はｎ形のドリフト領域を
表しており、影を濃く付けた第３の領域はグラウンドさ
れたｎ＋形の基板１００を表している。影の付いていな
い領域は酸化ケイ素（ＳｉＯ２）から成る水平の層１１
２を表しており、この層は基板１１０をトランジスタ１
００の上方の部分１０４、１０６、１０８から分離して
いる。トランジスタ１００への導電接続はここでは示さ
れていないが、図２のトランジスタ６２と類似してい
る。トランジスタ１００のドレイン１１６およびソース
１１８は、図５に概略的に示されているように、トラン
ジスタの反対側の端部に存在している。図示されないゲ
ートはグラウンドされている。
【００３２】トランジスタ１００の空間電荷領域１０６
内では常に光発生した全ての電子‐ホール対が集まって
最大信号を生じさせ、この信号はリード５０にＩsignal
として印加される（図１を参照）。スキャンレーザビー
ム１６が空間電荷領域の空乏層幅Ｗの外側エッジ１２０
をｘ軸方向で通過してｎ形のドリフト領域１０８に達す
ると、集められた電流ＯＢＩＣおよびＩsignalは低下し
はじめる。エッジ１２０で区切られる空乏層幅Ｗの実際
の範囲ｘ＝ｐ−ｎは電源２４の電圧＋Ｖに依存する。こ
のことは後に説明する。
内では常に光発生した全ての電子‐ホール対が集まって
最大信号を生じさせ、この信号はリード５０にＩsignal
として印加される（図１を参照）。スキャンレーザビー
ム１６が空間電荷領域の空乏層幅Ｗの外側エッジ１２０
をｘ軸方向で通過してｎ形のドリフト領域１０８に達す
ると、集められた電流ＯＢＩＣおよびＩsignalは低下し
はじめる。エッジ１２０で区切られる空乏層幅Ｗの実際
の範囲ｘ＝ｐ−ｎは電源２４の電圧＋Ｖに依存する。こ
のことは後に説明する。
【００３３】トランジスタ１００はｐ−ｎ接合部１０２
にかかる内部キャパシタンスを有しており、図５ではこ
れは破線のＣ１でキャパシタ１３０として概略的に示さ
れている。このキャパシタンスはトランジスタ１００の
ドレイン１１６の電圧＋ＶＤとグラウンドとの間に結合
されていることが示されている。また電圧＋ＶＤとグラ
ウンドとの間にそれぞれ直列に接続されて、空乏層キャ
パシタンスが破線のＣ２でキャパシタ１３２として示さ
れており、絶縁層（ＳｉＯ２）キャパシタンスがＣ３で
キャパシタ１３４として示されている。ｐ−ｎ接合部１
０２からキャパシタ１３０の大きさが求められるが、こ
れは空乏層領域のキャパシタンスすなわちキャパシタ１
３２および絶縁層のキャパシタンスすなわちキャパシタ
１３４に比べて無視できる程度に小さい。このためキャ
パシタ１３０は考慮に入れなくともよく、キャパシタ１
３２、１３４のみを考慮する。
にかかる内部キャパシタンスを有しており、図５ではこ
れは破線のＣ１でキャパシタ１３０として概略的に示さ
れている。このキャパシタンスはトランジスタ１００の
ドレイン１１６の電圧＋ＶＤとグラウンドとの間に結合
されていることが示されている。また電圧＋ＶＤとグラ
ウンドとの間にそれぞれ直列に接続されて、空乏層キャ
パシタンスが破線のＣ２でキャパシタ１３２として示さ
れており、絶縁層（ＳｉＯ２）キャパシタンスがＣ３で
キャパシタ１３４として示されている。ｐ−ｎ接合部１
０２からキャパシタ１３０の大きさが求められるが、こ
れは空乏層領域のキャパシタンスすなわちキャパシタ１
３２および絶縁層のキャパシタンスすなわちキャパシタ
１３４に比べて無視できる程度に小さい。このためキャ
パシタ１３０は考慮に入れなくともよく、キャパシタ１
３２、１３４のみを考慮する。
【００３４】電流ＯＢＩＣおよび図４の波形８２のよう
なＩsignalは、レーザビーム１６でスキャンされる際に
デバイス１２としてのトランジスタ１００で形成され
る。前述したように、高電圧で使用されるＨＶＬＤＭＯ
ＳトランジスタではＲＥＳＵＲＦ状態が利用され、空間
電荷領域がさらに拡大されて高いブレークダウン電圧を
得ることができる。この電圧はデバイスのｐ−ｎ接合部
からの垂直方向の空乏化と底部の酸化物層からの付加キ
ャパシタンスを介しての水平方向の同時の空乏化とによ
り生じる。ｐ−ｎ接合部の空乏層キャパシタンスＣ１
は、ｐ−ｎ接合領域が無視可能な程度に小さいので、こ
の場合無視できる。上述のように直列キャパシタンスＣ
２、Ｃ３はデバイスの基板および絶縁層によって形成さ
れ、トランジスタ１００のドリフト領域の空乏層幅Ｗを
完全に支配する。上述の式２はこの場合成り立たない。
ただし式１から数学的に導出された式によりさらにトラ
ンジスタ１００のドーパント不純物濃度のプロフィルが
求められることは、当業者にとっては容易に理解され
る。
なＩsignalは、レーザビーム１６でスキャンされる際に
デバイス１２としてのトランジスタ１００で形成され
る。前述したように、高電圧で使用されるＨＶＬＤＭＯ
ＳトランジスタではＲＥＳＵＲＦ状態が利用され、空間
電荷領域がさらに拡大されて高いブレークダウン電圧を
得ることができる。この電圧はデバイスのｐ−ｎ接合部
からの垂直方向の空乏化と底部の酸化物層からの付加キ
ャパシタンスを介しての水平方向の同時の空乏化とによ
り生じる。ｐ−ｎ接合部の空乏層キャパシタンスＣ１
は、ｐ−ｎ接合領域が無視可能な程度に小さいので、こ
の場合無視できる。上述のように直列キャパシタンスＣ
２、Ｃ３はデバイスの基板および絶縁層によって形成さ
れ、トランジスタ１００のドリフト領域の空乏層幅Ｗを
完全に支配する。上述の式２はこの場合成り立たない。
ただし式１から数学的に導出された式によりさらにトラ
ンジスタ１００のドーパント不純物濃度のプロフィルが
求められることは、当業者にとっては容易に理解され
る。
【００３５】次の先験的な式３は一般的なＭＯＳキャパ
シタから、シリコンオンインシュレータ技術（ＳＯＩ技
術）によるＲＥＳＵＲＦを用いたＨＶＬＤＭＯＳトラン
ジスタ例えばトランジスタ１００のために導出されたも
のである。
シタから、シリコンオンインシュレータ技術（ＳＯＩ技
術）によるＲＥＳＵＲＦを用いたＨＶＬＤＭＯＳトラン
ジスタ例えばトランジスタ１００のために導出されたも
のである。
【００３６】
【数４】
【００３７】ここで３００゜ＫでｋＴ／ｑ＝２.５８６
×１０−２Ｖ、ｋｏｘはＳｉＯ２の誘電率、ｎｉ＝１.
５×１０１０／ｃｍ３（真性のシリコン）、ｄｏｘは酸
化ケイ素層（ＳｉＯ２）の厚さであり、残りの量は式１
と同様である。
×１０−２Ｖ、ｋｏｘはＳｉＯ２の誘電率、ｎｉ＝１.
５×１０１０／ｃｍ３（真性のシリコン）、ｄｏｘは酸
化ケイ素層（ＳｉＯ２）の厚さであり、残りの量は式１
と同様である。
【００３８】式３では量ＮＤがそれ自体で関数として表
されていることに注意すべきである。従って式３では、
仮定または設定のＮＤ値で開始されるＮＤの連続的な近
似法によって最適なＮＤの解が得られる。測定される条
件集合でのＮＤの適正な値は連続するＮＤ値を用いた複
数回の反復によって次第に実際の値に接近し、周知のよ
うに得られる。以下にトランジスタ１００でのドーパン
ト濃度の所定の例での反復されたＮＤの集合を示す。
されていることに注意すべきである。従って式３では、
仮定または設定のＮＤ値で開始されるＮＤの連続的な近
似法によって最適なＮＤの解が得られる。測定される条
件集合でのＮＤの適正な値は連続するＮＤ値を用いた複
数回の反復によって次第に実際の値に接近し、周知のよ
うに得られる。以下にトランジスタ１００でのドーパン
ト濃度の所定の例での反復されたＮＤの集合を示す。
【００３９】次の表は、ＲＥＳＵＲＦを用いたＨＶＬＤ
ＭＯＳトランジスタ例えばトランジスタ１００におけ
る、逆方向バイアスされる電圧Ｖ、空乏層幅Ｗ、ドーパ
ント不純物濃度ＮＤを図１のデバイス１２のための装置
と本発明の方法とを用いて測定したものである。酸化物
層（ＳｉＯ２）、例えば図５のトランジスタの層１１２
の厚さは１.６μｍである。
ＭＯＳトランジスタ例えばトランジスタ１００におけ
る、逆方向バイアスされる電圧Ｖ、空乏層幅Ｗ、ドーパ
ント不純物濃度ＮＤを図１のデバイス１２のための装置
と本発明の方法とを用いて測定したものである。酸化物
層（ＳｉＯ２）、例えば図５のトランジスタの層１１２
の厚さは１.６μｍである。
【００４０】
【表１】
【００４１】上の表では列３のＮＤ値は式３を用いて求
められる。例えば列１のＮＤの値３.２０４×１０１６
は逆方向バイアスされる３０Ｖの電圧と空乏層幅Ｗ＝
７.７２μｍに相応して次のように計算されたものであ
る。まず最初にＮＤを５×１０１ ６と仮定して、このＮ
Ｄ値を式３の右辺に代入し第１の反復を行う。この計算
のＮＤに対する結果は３.１０７３×１０１６の値であ
る。この値を式３に代入して第２の反復を行うと、３.
２１１４×１０１６の計算値が得られる。この値を式３
に代入して第３の反復を行うと、３.２０３９×１０
１６のＮＤ値が得られる。第３の反復が終了するとＮＤ
の値は式３の両辺でほぼ同一となり、３.２０４×１０
１６が充分な精度で実際のドーパント濃度を表している
ことがわかる。一般的に言えばＮＤの計算には５回以内
の反復、典型的には３回の反復が必要である。この反復
により実際値に充分に近似する集束した値が得られる。
められる。例えば列１のＮＤの値３.２０４×１０１６
は逆方向バイアスされる３０Ｖの電圧と空乏層幅Ｗ＝
７.７２μｍに相応して次のように計算されたものであ
る。まず最初にＮＤを５×１０１ ６と仮定して、このＮ
Ｄ値を式３の右辺に代入し第１の反復を行う。この計算
のＮＤに対する結果は３.１０７３×１０１６の値であ
る。この値を式３に代入して第２の反復を行うと、３.
２１１４×１０１６の計算値が得られる。この値を式３
に代入して第３の反復を行うと、３.２０３９×１０
１６のＮＤ値が得られる。第３の反復が終了するとＮＤ
の値は式３の両辺でほぼ同一となり、３.２０４×１０
１６が充分な精度で実際のドーパント濃度を表している
ことがわかる。一般的に言えばＮＤの計算には５回以内
の反復、典型的には３回の反復が必要である。この反復
により実際値に充分に近似する集束した値が得られる。
【００４２】上述したＮＤの計算は図１のパーソナルコ
ンピュータＰＣ３４で適切な数学アルゴリズムを用いて
行われる。これは当業者には充分に理解される。表の列
２〜１６に挙げられた、相応の電圧Ｖおよび空乏層幅Ｗ
に対する別のＮＤ値も同様に得られる。表の列３はデバ
イス１２例えばトランジスタ１００に沿ったドーパント
不純物濃度のプロフィルである。ここでドーパント濃度
のプロフィルは長さが増大するにつれてほぼ線形に増加
することに注意すべきである。このようなＮＤのプロフ
ィルすなわち形状、線形性、持続性などを分析すること
により、トランジスタを製造する際の製造プロセスや設
計の迅速な評価および／または変更が可能になる。情報
を迅速にフィードバックすることにより最終製品の最適
化が達成される。これは製造されるトランジスタの高い
コスト効率およびパフォーマンスレベルを達成するため
に重要である。もちろん図３に示されているような基板
ＭＯＳキャパシタンスを有さない非ＳＯＩトランジスタ
のドーパント不純物濃度を式２を用いて同様に得ること
もできる。これにより上掲の表と類似の表（図示しな
い）を定めることができる。
ンピュータＰＣ３４で適切な数学アルゴリズムを用いて
行われる。これは当業者には充分に理解される。表の列
２〜１６に挙げられた、相応の電圧Ｖおよび空乏層幅Ｗ
に対する別のＮＤ値も同様に得られる。表の列３はデバ
イス１２例えばトランジスタ１００に沿ったドーパント
不純物濃度のプロフィルである。ここでドーパント濃度
のプロフィルは長さが増大するにつれてほぼ線形に増加
することに注意すべきである。このようなＮＤのプロフ
ィルすなわち形状、線形性、持続性などを分析すること
により、トランジスタを製造する際の製造プロセスや設
計の迅速な評価および／または変更が可能になる。情報
を迅速にフィードバックすることにより最終製品の最適
化が達成される。これは製造されるトランジスタの高い
コスト効率およびパフォーマンスレベルを達成するため
に重要である。もちろん図３に示されているような基板
ＭＯＳキャパシタンスを有さない非ＳＯＩトランジスタ
のドーパント不純物濃度を式２を用いて同様に得ること
もできる。これにより上掲の表と類似の表（図示しな
い）を定めることができる。
【００４３】上記の説明は説明を目的としたものであ
り、本発明はこれに限定されない。説明した本発明の装
置および方法に基づいて種々の変更が当業者には可能で
あり、これらの変更は本発明の特許請求の範囲に記載さ
れた観点から離れずに実施できる。特に本発明は図３、
図５に示されているトランジスタでの適用に限定され
ず、他の半導体デバイス、例えば高電圧で使用されるラ
テラル半導体ダイオードおよび他の電子デバイスに対し
ても適用できる。適用分野は誘導電流ＯＢＩＣまたはＥ
ＢＩＣによるｐ−ｎ接合部の検査、ショットキーバリア
の検査またはＭＯＳキャパシタの検査などである。また
本発明は、半導体デバイスの長さに沿って線形に変化す
るドーパント不純物濃度の測定のみに限定されない。
り、本発明はこれに限定されない。説明した本発明の装
置および方法に基づいて種々の変更が当業者には可能で
あり、これらの変更は本発明の特許請求の範囲に記載さ
れた観点から離れずに実施できる。特に本発明は図３、
図５に示されているトランジスタでの適用に限定され
ず、他の半導体デバイス、例えば高電圧で使用されるラ
テラル半導体ダイオードおよび他の電子デバイスに対し
ても適用できる。適用分野は誘導電流ＯＢＩＣまたはＥ
ＢＩＣによるｐ−ｎ接合部の検査、ショットキーバリア
の検査またはＭＯＳキャパシタの検査などである。また
本発明は、半導体デバイスの長さに沿って線形に変化す
るドーパント不純物濃度の測定のみに限定されない。
【図１】検査すべき半導体デバイスＤＵＴ例えばＨＶＬ
ＤＭＯＳトランジスタをスキャンし、光ビームによって
誘導される電流ＯＢＩＣをデバイス内に発生させ、本発
明の方法でデバイスの長さ方向に沿ったドーパント不純
物濃度を求める装置のブロックダイヤグラムである。
ＤＭＯＳトランジスタをスキャンし、光ビームによって
誘導される電流ＯＢＩＣをデバイス内に発生させ、本発
明の方法でデバイスの長さ方向に沿ったドーパント不純
物濃度を求める装置のブロックダイヤグラムである。
【図２】図１の半導体デバイスＤＵＴが測定中どのよう
に逆方向バイアスされるかを示す回路ダイヤグラムであ
る。
に逆方向バイアスされるかを示す回路ダイヤグラムであ
る。
【図３】図１のデバイスＤＵＴを大きく拡大して示す略
図である。
図である。
【図４】図３のデバイスＤＵＴの長さ方向に沿ったｘ軸
での距離に対して、光ビームによりｘ軸方向でデバイス
が長さ方向に沿ってスキャンされる際に所定の給電電圧
Ｖで得られた誘導電流ＯＢＩＣの信号Ｉsignalの理想的
な波形を示すグラフである。
での距離に対して、光ビームによりｘ軸方向でデバイス
が長さ方向に沿ってスキャンされる際に所定の給電電圧
Ｖで得られた誘導電流ＯＢＩＣの信号Ｉsignalの理想的
な波形を示すグラフである。
【図５】シリコンオンインシュレータ技術（ＳＯＩ技
術）でＲＥＳＵＲＦ原理を用いて製造されたＨＶＬＤＭ
ＯＳトランジスタを有するデバイスＤＵＴを拡大して示
す図３に類似の略図である。
術）でＲＥＳＵＲＦ原理を用いて製造されたＨＶＬＤＭ
ＯＳトランジスタを有するデバイスＤＵＴを拡大して示
す図３に類似の略図である。
７０、１０２ 空乏層 ７２、１０４ ｐ＋形ボディ ７４、１０６ 空間電荷領域 ７６、１０８ ｎ形ドリフト領域 ７９、１３０、１３２、１３４ キャパシタンス
Claims (8)
- 【請求項１】 検査すべきデバイス（ＤＵＴ）に第１の
電圧を逆方向でバイアスする第１のステップと、 デバイスを放射エネルギビームでスキャンし、該ビーム
がデバイスをスキャンする際に可変の信号電流をデバイ
ス中に誘導し、該電流を用いてデバイス中の第１の空乏
層幅（Ｗ）を測定する第２のステップと、 複数の別個のバイアス電圧を用いて第１のステップおよ
び第２のステップを反復し、デバイス（ＤＵＴ）内の相
応する空乏層幅（Ｗ）を測定する付加的なステップと、 電圧および空乏層幅（Ｗ）からデバイス中のドーパント
不純物濃度のプロフィルを求める最終ステップとを有す
る、ことを特徴とする半導体デバイス中のドーパント不
純物濃度の非破壊測定方法。 - 【請求項２】 検査すべきデバイス（ＤＵＴ）は高電圧
で使用されるラテラル拡散形金属酸化物半導体トランジ
スタ（ＨＶＬＤＭＯＳ）であり、バイアスされる電圧は
所定のデバイスでアバランシェブレークダウン開始まで
の範囲を有しており、放射エネルギビームは顕微鏡によ
ってデバイス（ＤＵＴ）上にフォーカシングされるレー
ザビームであり、該ビームによってデバイス（ＤＵＴ）
にフォト電流を誘導し、該電流によって形成される信号
を空乏層幅（Ｗ）の測定に用いる、請求項１記載の方
法。 - 【請求項３】 半導体デバイス例えば高電圧で使用され
るラテラル拡散形の金属酸化物半導体トランジスタ（Ｈ
ＶＬＤＭＯＳ）の長さ方向に沿った不純物濃度（ＮＤ）
のプロフィルを求める方法において、 デバイスに広い範囲で可変の電圧（Ｖ）を逆方向でバイ
アスするステップと、 デバイスの長さ方向に沿って放射エネルギビームでスキ
ャンして、デバイス中に誘導電流の信号を発生させるス
テップと、 該誘導電流の信号を用いて相応の電圧（Ｖ）に対するデ
バイス中の空乏層幅（Ｗ）を測定するステップと、 上記のステップを異なるバイアス電圧で反復して、一連
の電圧（Ｖ）と相応の空乏層幅（Ｗ）との関係を定める
ステップと、 電圧（Ｖ）、空乏層幅（Ｗ）、濃度（ＮＤ）の間の数学
的な関係から、デバイスの長さ方向に沿ったドーパント
不純物濃度（ＮＤ）のプロフィルを求める、ことを特徴
とする不純物濃度のプロフィルを求める方法。 - 【請求項４】 内部キャパシタンス（Ｃ）を有する半導
体デバイス、例えば高電圧で使用されるラテラル拡散形
の金属酸化物半導体トランジスタ（ＨＶＬＤＭＯＳ）の
長さ方向に沿った点でドーパント不純物濃度（ＮＤ）を
求める方法において、 デバイスのアバランシェブレークダウン開始までの広い
範囲で可変の電圧（Ｖ）をデバイスに逆方向でバイアス
するステップと、 デバイスの長さ方向に沿って放射エネルギビームでスキ
ャンして、デバイス中に誘導電流の信号を発生させるス
テップと、 該誘導電流の信号を用いて相応の電圧（Ｖ）に対する空
乏層幅（Ｗ）を測定するステップと、 上記のステップを異なるバイアス電圧で反復して、一連
の電圧（Ｖ）と相応の空乏層幅（Ｗ）との関係を定める
ステップと、 電圧（Ｖ）、空乏層幅（Ｗ）、キャパシタンス（Ｃ）、
ドーパント濃度（ＮＤ）の間の相関関係から、デバイス
の長さ方向に沿った点での相応のドーパント濃度
（ＮＤ）を求めるステップとを有する、ことを特徴とす
るドーパント不純物濃度を求める方法。 - 【請求項５】 デバイスはシリコンオンインシュレータ
（ＳＯＩ）技術における低減された表面電界の原理（Ｒ
ＥＳＵＲＦ）を用いて製造された高電圧で使用されるラ
テラル拡散形の金属酸化物半導体トランジスタ（ＨＶＬ
ＤＭＯＳ）であり、キャパシタンスは実質的に誘電的に
分離された基板から生じる基板酸化物層（ＭＯＳ）のキ
ャパシタンスと空乏層のキャパシタンスとから成る、請
求項４記載の方法。 - 【請求項６】 内部キャパシタンス（Ｃ）を有する半導
体デバイス、例えば高電圧で使用されるラテラル２重拡
散形の金属酸化物半導体トランジスタ（ＨＶＬＤＭＯ
Ｓ）の長さ方向に沿った点でドーパント不純物濃度（Ｎ
Ｄ）を求める方法において、 広い範囲で可変の電圧（Ｖ）をデバイスに逆方向でバイ
アスするステップと、 デバイスの長さ方向に沿って放射エネルギビームでスキ
ャンして、デバイス中に誘導電流の信号を発生させるス
テップと、 該誘導電流の信号を用いて相応の電圧（Ｖ）に対するデ
バイス中の空乏層幅（Ｗ）を測定するステップと、 上記のステップを異なるバイアス電圧で反復して、一連
の電圧（Ｖ）と相応の空乏層幅（Ｗ）との関係を定める
ステップと、 電圧（Ｖ）、空乏層幅（Ｗ）、キャパシタンス（Ｃ）、
ドーパント濃度（ＮＤ）の間の相関関係から、デバイス
の長さ方向に沿った点での相応のドーパント濃度
（ＮＤ）を求めるステップとを有し、 前記測定ステップでは誘導電流の信号は空乏層幅（Ｗ）
の内部で一般的に高い一定の値を有しており、空乏層幅
の外側では一般的にゼロに低下し、空乏層幅（Ｗ）はバ
イアスされる電圧（Ｖ）が増大するにつれて増大する、
ことを特徴とする不純物濃度を求める方法。 - 【請求項７】 デバイスはシリコンオンインシュレータ
技術により低減された表面電界の原理（ＲＥＳＵＲＦ）
を用いて製造された高電圧で使用されるラテラル拡散形
の金属酸化物半導体トランジスタ（ＨＶＬＤＭＯＳ）で
あり、キャパシタンスは実質的に酸化物層のキャパシタ
ンスと空乏層のキャパシタンスとから成り、濃度
（ＮＤ）を表す数学的な式を濃度について反復してドー
パント濃度（ＮＤ）を計算する、請求項６記載の方法。 - 【請求項８】 ドーパント濃度をプロフィルし、該プロ
フィルを用いてトランジスタを作成するための設計プロ
セスおよび製造プロセスを、最適なコストおよびパフォ
ーマンスが達成されるように迅速に監視および／または
変更する、請求項６記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US7972098P | 1998-03-27 | 1998-03-27 | |
| US60/079720 | 1998-03-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340293A true JPH11340293A (ja) | 1999-12-10 |
Family
ID=22152368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11084550A Withdrawn JPH11340293A (ja) | 1998-03-27 | 1999-03-26 | 半導体デバイス中のド―パント不純物濃度の非破壊測定方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6294919B1 (ja) |
| EP (1) | EP0945734A3 (ja) |
| JP (1) | JPH11340293A (ja) |
| KR (1) | KR19990078175A (ja) |
| CN (1) | CN1243948A (ja) |
| TW (1) | TW429321B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006500773A (ja) * | 2002-09-23 | 2006-01-05 | アプライド マテリアルズ インコーポレイテッド | 拡散層の横方向拡散の測定 |
| JP2006093257A (ja) * | 2004-09-22 | 2006-04-06 | Fuji Electric Holdings Co Ltd | 半導体素子の微小領域の電気物性測定方法 |
| JP2013174477A (ja) * | 2012-02-24 | 2013-09-05 | Dainippon Screen Mfg Co Ltd | 検査装置および検査方法 |
| WO2014129377A1 (ja) * | 2013-02-19 | 2014-08-28 | 浜松ホトニクス株式会社 | 電界集中位置観察装置および電界集中位置観察方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897440B1 (en) * | 1998-11-30 | 2005-05-24 | Fab Solutions, Inc. | Contact hole standard test device |
| JP3749107B2 (ja) * | 1999-11-05 | 2006-02-22 | ファブソリューション株式会社 | 半導体デバイス検査装置 |
| JP3874996B2 (ja) * | 2000-05-30 | 2007-01-31 | ファブソリューション株式会社 | デバイス検査方法および装置 |
| JP3847568B2 (ja) * | 2001-03-01 | 2006-11-22 | ファブソリューション株式会社 | 半導体装置製造方法 |
| JP4738610B2 (ja) | 2001-03-02 | 2011-08-03 | 株式会社トプコン | 基板表面の汚染評価方法及び汚染評価装置と半導体装置の製造方法 |
| JP3913555B2 (ja) | 2002-01-17 | 2007-05-09 | ファブソリューション株式会社 | 膜厚測定方法および膜厚測定装置 |
| US6815950B2 (en) * | 2002-07-24 | 2004-11-09 | Schlumberger Technology Corporation | J-spectroscopy in the wellbore |
| TW200741892A (en) * | 2006-03-02 | 2007-11-01 | Volterra Semiconductor Corp | A lateral double-diffused MOSFET (LDMOS) transistor and a method of fabricating |
| US9103659B1 (en) * | 2014-02-27 | 2015-08-11 | Tsmc Solar Ltd. | Method and system for junction depth identification for ultra shallow junctions |
| CN103943531A (zh) * | 2014-04-22 | 2014-07-23 | 上海华力微电子有限公司 | 在线监控锗硅工艺中自掺杂硼浓度的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047665B2 (ja) * | 1981-01-29 | 1985-10-23 | 富士通株式会社 | スタティック半導体メモリ |
| US4827212A (en) * | 1988-01-20 | 1989-05-02 | Semitest, Inc. | Noninvasive method and apparatus for characterization of semiconductors |
| US5413942A (en) * | 1989-03-14 | 1995-05-09 | Yeda Research And Development Co. Ltd. | Monolithic electronic structures |
| JPH06151538A (ja) * | 1992-02-03 | 1994-05-31 | Leo Giken:Kk | 半導体ウエハの評価方法及びその装置 |
| JPH08152724A (ja) * | 1994-11-30 | 1996-06-11 | Hodogaya Chem Co Ltd | 電子写真用感光体 |
-
1999
- 1999-03-11 US US09/266,038 patent/US6294919B1/en not_active Expired - Lifetime
- 1999-03-22 EP EP99105745A patent/EP0945734A3/en not_active Withdrawn
- 1999-03-24 TW TW088104676A patent/TW429321B/zh not_active IP Right Cessation
- 1999-03-24 KR KR1019990009952A patent/KR19990078175A/ko not_active Application Discontinuation
- 1999-03-26 JP JP11084550A patent/JPH11340293A/ja not_active Withdrawn
- 1999-03-27 CN CN99107679A patent/CN1243948A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006500773A (ja) * | 2002-09-23 | 2006-01-05 | アプライド マテリアルズ インコーポレイテッド | 拡散層の横方向拡散の測定 |
| JP2006093257A (ja) * | 2004-09-22 | 2006-04-06 | Fuji Electric Holdings Co Ltd | 半導体素子の微小領域の電気物性測定方法 |
| JP2013174477A (ja) * | 2012-02-24 | 2013-09-05 | Dainippon Screen Mfg Co Ltd | 検査装置および検査方法 |
| WO2014129377A1 (ja) * | 2013-02-19 | 2014-08-28 | 浜松ホトニクス株式会社 | 電界集中位置観察装置および電界集中位置観察方法 |
| JPWO2014129377A1 (ja) * | 2013-02-19 | 2017-02-02 | 浜松ホトニクス株式会社 | 電界集中位置観察装置および電界集中位置観察方法 |
| US9733297B2 (en) | 2013-02-19 | 2017-08-15 | Hamamatsu Photonics K.K. | Electric field concentration location observation device and electric field concentration location observation method |
Also Published As
| Publication number | Publication date |
|---|---|
| US6294919B1 (en) | 2001-09-25 |
| CN1243948A (zh) | 2000-02-09 |
| KR19990078175A (ko) | 1999-10-25 |
| EP0945734A3 (en) | 1999-12-01 |
| EP0945734A2 (en) | 1999-09-29 |
| TW429321B (en) | 2001-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5216362A (en) | Contactless technique for measuring epitaxial dopant concentration profiles in semiconductor wafers | |
| US4812756A (en) | Contactless technique for semicondutor wafer testing | |
| US6395437B1 (en) | Junction profiling using a scanning voltage micrograph | |
| US6346821B1 (en) | Method for nondestructive measurement of minority carrier diffusion length and minority carrier lifetime in semiconductor devices | |
| JPH11340293A (ja) | 半導体デバイス中のド―パント不純物濃度の非破壊測定方法 | |
| Schroder | Contactless surface charge semiconductor characterization | |
| US6265890B1 (en) | In-line non-contact depletion capacitance measurement method and apparatus | |
| CN102522386A (zh) | 栅氧化层界面陷阱密度测试结构及测试方法 | |
| US6514778B2 (en) | Method for measuring effective gate channel length during C-V method | |
| MacDonald et al. | Direct measurement of the depletion layer width variation vs applied bias for ap‐n junction | |
| US20070273400A1 (en) | Apparatus and Method for Electrical Characterization of Semiconductors | |
| US7405580B2 (en) | Self-calibration in non-contact surface photovoltage measurement of depletion capacitance and dopant concentration | |
| TWI601213B (zh) | 應用於半導體裝置之形成淺接面的方法 | |
| EP1610373A2 (en) | Method and apparatus for determining generation lifetime of product semiconductor wafers | |
| JP2609728B2 (ja) | Ｍｉｓ界面評価法及び装置 | |
| US6664797B1 (en) | Method for profiling semiconductor device junctions using a voltage contrast scanning electron microscope | |
| KR20200025797A (ko) | 반도체 재료의 도핑농도 측정방법 및 이를 이용한 컴퓨터 프로그램을 기록한 기록매체 | |
| US20080182347A1 (en) | Methods for monitoring ion implant process in bond and cleave, silicon-on-insulator (SOI) wafer manufacturing | |
| JP3766261B2 (ja) | 走査型静電容量顕微鏡による測定方法および測定装置 | |
| Sorge | Non-quasistatic simultaneous HF/LF-CV measurements for rapid characterization of MOS structures | |
| US6836134B2 (en) | Apparatus and method for determining leakage current between a first semiconductor region and a second semiconductor region to be formed therein | |
| JP2977172B2 (ja) | 半導体の特性測定方法 | |
| Yarling et al. | Uniformity mapping in ion implantation | |
| Stacey et al. | Using surface charge analysis to characterize the radiation response of Si/SiO/sub 2/structures | |
| Bonzi et al. | Doping profile extraction for predictive modeling of Single Photon Avalanche Diodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |