TWI601213B - 應用於半導體裝置之形成淺接面的方法 - Google Patents

應用於半導體裝置之形成淺接面的方法 Download PDF

Info

Publication number
TWI601213B
TWI601213B TW103101551A TW103101551A TWI601213B TW I601213 B TWI601213 B TW I601213B TW 103101551 A TW103101551 A TW 103101551A TW 103101551 A TW103101551 A TW 103101551A TW I601213 B TWI601213 B TW I601213B
Authority
TW
Taiwan
Prior art keywords
junction
predetermined
substrate
charge
shallow junction
Prior art date
Application number
TW103101551A
Other languages
English (en)
Other versions
TW201436053A (zh
Inventor
珍 盧 艾維爾特
Original Assignee
愛美科公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛美科公司 filed Critical 愛美科公司
Publication of TW201436053A publication Critical patent/TW201436053A/zh
Application granted granted Critical
Publication of TWI601213B publication Critical patent/TWI601213B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2648—Characterising semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Description

應用於半導體裝置之形成淺接面的方法
本發明係關於應用於半導體裝置之形成淺接面之領域。
為製作應用於諸如例如電晶體之半導體裝置之淺接面，通常在於一基板中植入摻雜劑之後應用之活化退火通常具有嚴重熱預算限制。作為一結果，通常並非活化所有經植入摻雜劑。
針對淺接面或鈍化層之程序開發，知曉接面之電特性係重要及/或有利的。
此項技術中已知之一直截了當方法係可能結合二次離子質譜儀(SIMS)來使用量測上部接面層之薄片電阻(Rs)之所謂的「四點探針」，此舉然後允許判定活性濃度及劑量。然而，對「四點探針」方法及SIMS之使用依賴於所關注之上部層中之自由載子之理論移動率值。由於薄片電阻取決於所關注之層(上部層)中之自由電荷載子之活性劑量及平均移動率，因此量測此移動率係重要的。此可藉由霍爾(Hall)量測來完成，但此等量測並非直截了當且在接觸樣本時需要特別注意。其並非係一線內計量方法且映射能力係不可能的。
不存在可線內直接量測一淺接面中之自由電荷載子之活性劑量及平均移動率之快速線內計量。
因此，存在對用於線內判定自由電荷載子之活性劑量及平均移 動率之一線內計量方法之一需要，以獲得對活化程序之較多科學見解。
本發明之一目標係提供一種應用於半導體裝置之線內(亦即，在程序流程期間)形成淺接面之方法。形成可係(舉例而言)基於執行局部量測，且可包含以一圖譜格式表示該等量測。
本發明之又一目標係提供一種能夠直接及自動地量測自由電荷載子之活性劑量及平均移動率之方法。
又一目標係提供一種可用於選擇製造程序及淺接面之製造程序最佳化以及製造中之品質控制之方法。
本發明之又一目標係避免藉助於如先前技術中所使用之SIMS量測進行形成之高成本。
根據本發明藉助展示第一獨立技術方案之技術特性之一方法來達成此等目標。
本發明之另一目標係提供一種相關聯電腦程式。
根據本發明之一第一態樣，揭示一種應用於半導體裝置之形成淺接面之方法，該方法包括：a.提供一基板，該基板包括在該基板之一第一主表面處之一淺接面，該淺接面實質上平行於該第一主表面而形成；b.在該第一主表面之頂部上提供一介電層；c.將以下反覆步驟之一組合反覆至少兩次：-藉助於一放電構件提供且判定該介電層之一預定區上之一各別電荷之一值；-量測該預定區之一對應接面光電壓；d.自該等各別電荷及該等對應接面光電壓導出該基板之該預定區之一平均電洞/電子移動率(舉例而言，該平均電洞/電子移動率)之一 量度或活性摻雜劑之一劑量(舉例而言，活性摻雜劑之該劑量)之一量度中之至少一者。
此提供可執行線內計量之優點，藉此直接及自動地判定該等自由電荷載子之活性劑量及平均移動率。可藉此緊密地監視及分析該淺接面中之摻雜劑活化程序。
該基板可係(舉例而言)一矽、鍺或GaAs基板。其可係熟習此項技術者已知之任何目前最佳技術之半導體基板，其中在一主表面上施加一淺接面。
該預定區可包括該基板之全第一主表面。
可藉由熟習此項技術者已知之離子植入程序來形成該淺接面。該接面可較佳地具有小於100nm、更佳地小於75nm、更佳地小於50nm、40nm、30nm、20nm、10nm中之任何值之一厚度(或在另一視圖中，為深度)。
提供且判定該介電層之一預定區上之一各別正或負電荷之一值可體現其中針對每一反覆添加/移除電荷之一系列逐步程序。舉例而言，在兩個反覆之間移除或添加之電荷之量可係實質上恆定的。
該介電層可係已知適合於熟習此項技術者之任何目前最佳技術之介電層。舉例而言，其可係可(舉例而言)由一電漿增強之CVD程序(PECVD)沈積之一SiO2層。該介電層之厚度較佳地係在10nm至100nm之範圍內。
根據較佳實施例，該方法進一步包括在該等系列之反覆結束之後(亦即，在反覆該等反覆步驟之一組合之後)，移除或中和來自該介電層之該預定區之該等所沈積電荷。若有必要，亦可在開始該等系列之反覆之前(亦即，在反覆該等反覆步驟之一組合之前)，執行移除或中和來自該介電層之該預定區之電荷。
此提供可在相同初始條件下重複該方法之優點。
根據某些實施例，可能，可提供一初始電暈電荷沈積以補償介電中之初始現有電荷或者界面陷阱中或其處所含有之電荷。在於相同初始條件下重複該程序時(例如，為評估或降低該方法之系統誤差)，亦可重複該初始電暈電荷沈積。
根據較佳實施例，導出該預定區之一平均電洞/電子移動率之一量度或活性摻雜劑之一劑量之一量度中之至少一者包括：執行一線性擬合。
根據較佳實施例，該線性擬合係基於針對p+/n-Si之關係式1/Rs=μp.(q.Dp-Qc)及針對n+/p-Si接面之1/Rs=μn.(q.Dn+Qc)，其中Qc係沈積於該介電層上之各別電荷，Rs係上部接面層之薄片電阻，Dp/Dn係在提供任何電荷之前電洞/電子之真正劑量，μp及μn係該淺接面之各別p+/n+層之平均電洞/電子移動率，且q係電荷單位。
根據較佳實施例，該介電層與該第一主表面直接接觸。該介電層可沈積於該第一主表面上。
根據較佳實施例，該等各別電荷由電暈充電提供。
根據較佳實施例，該淺接面係p+n型之一接面。
根據較佳實施例，該淺接面係n+p型之一接面。
根據較佳實施例，該等各別電荷係正的。舉例而言，其可包括帶正電荷之離子。
根據較佳實施例，該等各別電荷係負的。舉例而言，其可包括帶負電荷之離子。
在本發明之第二態樣中，揭示一種用於映射一基板上之一淺接面之特性資訊之方法，該方法包括對至少兩個預定及不相交區執行根據該第一態樣之實施例中之任一者之一方法。
根據較佳實施例，對複數個預定不相交區執行用於映射之該方 法，且該等預定不相交區之聯集對應於該基板之該第一主表面。
根據本發明之一第三態樣，揭示一種電腦程式，該電腦程式經調適用於在於一電腦上運行時執行以下步驟：自如根據該第一態樣之方法之步驟(c)中所闡述之各別電荷及對應接面光電壓來導出包括一淺接面之一基板之一預定區之一平均電洞/電子移動率之一量度或活性摻雜劑之一劑量之一量度中之至少一者。該電腦程式可進一步經調適以執行如該第一態樣所闡釋之方法之進一步步驟。舉例而言，其可經調適用於執行用於導出該預定區之一平均電洞/電子移動率之一量度或活性摻雜劑之一劑量之一量度中之至少一者之一線性擬合。此一線性擬合可係基於關係式1/Rs=μp.(q.Dp-Qc)或1/Rs=μn.(q.Dn+Qc)，如針對該第一態樣所闡釋。
1‧‧‧n型矽基板
2‧‧‧p+n接面
3‧‧‧電絕緣介電質
4‧‧‧電暈電荷沈積
5‧‧‧帶正電荷之電洞
#1‧‧‧結果
#2‧‧‧結果
#3‧‧‧結果
#4‧‧‧結果
將藉助於以下說明及附圖來進一步闡明本發明。
圖1展示根據本發明之實施例中之任一者之用於執行方法之一典型設置。
圖2圖解說明基於所量測資料之一線性擬合之本發明之一實施例。
圖3係提供自圖2中所展示之資料獲得之結果之一概述之一表。
圖4圖解說明藉助根據本發明之態樣之一方法而量測之一淺接面之一移動率圖譜。
圖5圖解說明藉助根據本發明之態樣之一方法而量測之一淺接面之一活性劑量圖譜。
將關於特定實施例並參考特定圖式闡述本發明，但本發明並不限於該等實施例及該等圖式而僅受申請專利範圍限制。所闡述圖式僅係示意性的且係非限制性的。在圖式中，出於說明性目的，元件中之 某些元件之大小可擴大且未按比例繪製。尺寸及相對尺寸未必對應於本發明之實踐之實際減小。
此外，在說明及申請專利範圍中之術語第一、第二、第三及諸如此類用於將類似元件區分開且未必用於闡述一順序或時間次序。該等術語在適當情形下可互換，且本發明之實施例可以除本文中所闡述或所圖解說明之順序之外的順序來操作。
此外，在說明及申請專利範圍中之術語頂部、底部、在...上方、在...下方及諸如此類用於闡述性目的且未必用於闡述相對位置。如此使用之術語在適當情形下可互換，且本文中所闡述的本發明之實施例可以除本文中所闡述或所圖解說明之定向之外的定向來操作。
此外，各種實施例雖然稱作「較佳」但將視為藉以可實施本發明之例示性方式而非限制本發明之範疇。
在申請專利範圍中所使用之術語「包括」不應解釋為受限於此後所列舉之元件或步驟；其不排除其他元件或步驟。需要將其解釋為指定如所提及之所述特徵、整數、步驟或組件之存在，但不排除一或多個其他特徵、整數、步驟或組件或者其群組之存在或添加。因此，表達「包括A及B之一裝置」之範疇不應限於僅由組件A及B組成之裝置，而是關於本發明，僅枚舉之裝置之組件係A及B，且進一步申請專利範圍應解釋為包含彼等組件之等效物。
為圖解說明本發明之態樣，已使用包括電暈充電及接面光電壓量測(JPV)之能力之Semilab WT-2000類型之一計量工具。此裝置之功能視為熟習此項技術者已知，且已在(舉例而言)歐洲專利EP1998184 B1中闡述其功能之某些相對態樣，該歐洲專利以引用方式特此併入本文中。
該方法包括：組合至少兩個量測模組或裝置，更特定而言，組合能夠將一電暈電荷施加於該界面表面上之一特定區上且量測相關表 面電壓之一第一模組(稱作Q-V模組)與一第二模組(稱作接面光電壓模組或JPV模組)，以一固定頻率施加一雷射或LED脈衝從而在該特定區內產生一照明點，且隨後藉助於兩個電極量測分別在該照明點內側之所誘發光電壓(V1)及在其外側之所誘發光電壓(V2)。
量測該等電壓之該兩個電極係較佳地同心的或至少部分同心的。另一選擇係，該等電極可係線性的(在雷射或LED點係一同心點之情形中)。然後，自薄片電阻(薄片電阻與移動率成反比)導出移動率，該薄片電阻自身自分別在照明點內側及外側所量測之所誘發光電壓(V1)及(V2)導出。
就照明點而言，應理解為藉由自一雷射或LED接收一定量之能量而界定之一小區。
就電暈電荷而言，應理解為，藉由電暈放電效應(藉由在一尖銳彎曲之電極與超過充電器總成之電暈起始電壓之接地之間施加高電壓)形成離子化分子。
該方法較佳地以將一電暈電荷施加於介電層上開始以吸引或排斥pn接面之p+或n+頂部層中之自由電荷載子。視情況，然後，透過一Q-V模組使用一克耳文(Kelvin)探針來較佳地以不接觸方式量測對應表面電位，以檢查是否任何電暈電荷洩漏掉。然後，藉助JPV模組來執行之一量測用以判定淺接面之p+或n+層之薄片電阻。
藉由使處於一固定電位(例如，10kV)之一金屬(例如，鎢)線越過基板表面上方而在該整個基板(晶圓)上方較佳地執行施加一電暈電荷之步驟。另一選擇係且亦較佳地，藉由使用一電暈噴嘴來局部地沈積Q-V電暈電荷。在該電暈噴嘴中，氣流吹走由在一管中居中之一尖銳針組成之一總成中所產生之離子，該管在基板表面上將電暈電荷局部地吹於一(大約1cm2)預定區上。使用一克耳文探針以不接觸方式較佳地量測相關表面電壓Vs(至少在該特定區上)。
一克耳文探針可定義為定位於該表面上方的形成一電容器之一振動電極(~0.5cm2區)。若施加至該電極之電壓相等於表面電壓，則AC電流具有其最小量，從而提供以一不接觸方式量測表面電壓之一方式(該特定克耳文探針由Trek有限公司製造)。
使用JPV模組來執行量測介電層下方之p+或n+層中之自由電荷載子之薄片電阻之步驟。該JPV模組宜與在下伏(例如，Si或Ge)基板中形成電子電洞對之一雷射或LED脈衝一起使用。藉由以一固定頻率施加一雷射或LED脈衝，在內電極下方形成一照明點，而外電極保持在黑暗區域中。將一適當波長用於LED或雷射光(例如，在Si之情形中，為470nm)，在照明區域中形成電子電洞對。在一p+n型淺接面上，該接面之內部電場將過量之電洞移動至在介電層與(Si)基板之界面表面附近之p+層中。由於電荷梯度，因此平行於該界面表面之一電場將平行於該界面表面徑向地分散過量電荷。
藉由使用兩個至少部分同心電極(其中一個電極(R1)定位於照明點內且一個電極(R2)定位於該照明點外側)，可導出所誘發光電壓V1(源自R1)及V2(源自R2)。該等至少部分同心電極可具有一環結構。分別藉由電極R1及R2較佳地以不接觸方式量測電壓V1及V2。
另一選擇係且亦較佳地，該等電極可係(舉例而言)線性電極，例如手指狀電極。
可藉由電容性耦合以一不接觸方式執行對源自該等至少部分同心電極之電壓V1及V2之量測。
可在不同晶圓位點上應用組合JPV量測與電暈電壓沈積之方法以使得形成一薄片電阻映射系統。此新映射方法使得在一基板(例如，Si晶圓)上形成淺接面成為可能。
根據本發明之較佳實施例，藉由使一金屬(例如，鎢)線越過晶圓上方來在該基板之整個表面上方應用施加一電暈電荷之程序，該線在 一固定電壓(例如，10kV)下。
就越過而言，可建議根據X及Y方向之一恆定速度線性移動，顯然亦可使用認為適合於熟習此項技術者之任何其他移動。形成電暈電荷之構件(一金屬線或電暈噴頭)之位移之速度將導致具有一電荷密度之電暈電荷之形成。
該速度判定電荷沈積且該速度可在0.01cm/s與20cm/s之間較佳地變化。
另一選擇係，雖然由於電流實際限制而不較佳，但藉由使用在晶圓表面上將電暈電荷局部地吹於一約2cm2區上之一電暈噴嘴而在一專用區上局部地應用施加一電暈之步驟。
根據本發明之較佳實施例，使用一克耳文探針來執行至少局部地在一專用區上量測表面電壓Vs之步驟。較佳地以不接觸方式執行該量測。
根據本發明之較佳實施例，使用一雷射或LED脈衝來執行以下步驟：在至基板上之一專用區上至少局部地形成淺接面中之過量自由電荷(針對p+型矽之電洞，針對n+型矽之電子)，該雷射或LED脈衝在至少一個介電層下方之基板中形成電子電洞對以使得過量自由電荷局部地形成於由表面介電層及半導體形成之界面附近的該淺接面之上部層中。
根據本發明之較佳實施例，使用接面光電壓模組來執行藉助於兩個至少部分同心電極在照明點內側及外側量測光電壓之步驟。JPV量測之基礎係使用電荷載子之光激發且以一空間解析方式監視該照明點內側及外側之JPV信號。
根據本發明之較佳實施例，該基板係諸如例如一矽(Si)或鍺(Ge)晶圓之一扁平基板。該基板亦可係一SOI(絕緣體上矽)或一GOI(絕緣體上鍺)基板，該基板基本上係一矽(鍺)晶圓，其中一薄氧化物(例 如，SiO2)層作為介電層隱埋於其上。該基板可在沈積一介電層之步驟之前經清洗以移除污染物。較佳地，該基板可經摻雜及退火以獲得(例如)一經p+n摻雜或n+p淺接面基板。
根據本發明之另一較佳實施例，該至少一個介電層係一單個介電層或介電層之一組合(舉例而言，一「雙介電材料」)。用於介電層之介電材料之較佳實例係諸如SiO2層、SiN、SiON、HfO2或其他金屬/稀土氧化物(諸如ZrO2、Al2O3、La2O3、Pr2O3、Ta2O5...)以及此等金屬/稀土元素之相關稀酸鹽之材料。舉例而言，介電層之厚度可在10nm至100nm之範圍內。
根據本發明之較佳實施例，使用諸如例如化學汽相沈積(CVD)、電漿增強之CVD(PECVD)、金屬有機化學汽相沈積(MOCVD)、原子層沈積(ALD)之沈積技術來執行沈積至少一個介電層之程序。
圖1圖解說明根據本發明之一較佳實施例之一方法。提供一n型矽基板1。在藉由離子植入在該基板之一前表面處或中界定一p+n接面2形成淺接面之後，，沈積一電絕緣介電質3。此處，在400℃下沈積具有50nm之一厚度之一CVD氧化物。使用藉由在0.2keV下n型矽中之B植入製成之一淺p+n接面。
執行一系列電暈電荷沈積4，每一電暈電荷沈積後續接著一接面光電壓(JPV)量測。此類型之量測進一步表示為CJPV。該JPV遞送介電層(氧化物)下方之p+層之薄片電阻Rs(圖1)。該氧化物防止任何電暈電荷洩漏掉。其藉由電感影響p+層中之自由載子之量。一正電暈電荷將排斥p+層中之電洞，從而產生一較高Rs。一負電暈電荷將吸引相等量之帶正電荷之電洞5，從而降低Rs。1/Rs可表示為：1/Rs=μ.(q.Dp-Qc)
其中μ為p+層之平均電洞移動率，Dp為電洞之原始(在電暈充電之前)劑量且q為單位電荷。Dp良好地近似等於活性硼摻雜劑之劑量。QC 為沈積於氧化物上之可為正以及負之電暈電荷。在1/Rs與QC之間存在一線性關係，針對其斜率表示平均電洞移動率而x軸相交表示qDp。因此，若可沈積相等於qDp之電暈電荷Qc之一量，則將不再偵測導電率。在實務中，此係不可能的，此乃因電暈電荷之量將如此高以致該電暈電荷將因隧穿或氧化物分解而洩漏掉。此意指需要來自資料點之一外插，如圖2中所展示。類似地，可將此技術應用於(舉例而言)包括p型矽基板中所植入之砷或磷光體之n+p上。此外，可以此方式量測如(舉例而言)Ge及GaAs基板之其他基板上之接面。
圖2繪示為圖解說明一p+n接面上之一CJPV量測之不同結果#1、#2、#3、#4之圖表，其中擬合線之斜率對應或相關於淺接面之電洞移動率，而x軸相交對應或相關於淺接面之活性劑量。
圖3之表展示藉助CJPV方法獲得之結果#1、#2、#3、#4。其清晰地展示較高退火溫度之較高活化。針對類似程序條件，所獲得移動率值係真實的且與文獻(例如，F.Severac等人，Mater.Sci.Eng.B，154-155(2008)，第225至228頁)一致。
將瞭解，電暈電荷與JPV之此組合可實施為一完全自動化迅速線內計量。該自動化亦允許映射能力。
圖4及圖5圖解說明藉助根據本發明之方法基於曝露於一0.2keV、B 1E14cm-2摻雜位準及在950℃下之一尖波退火以產生一淺接面之一矽基板所導出之圖譜。此實例之圖譜解析度係4×4mm2。針對該圖譜之每一像素，應用上文所闡述之計算以獲得μ及Dp。自其計算一等值線圖譜。圖4繪示一移動率圖譜(以cm2/Vs為單位)。圖5繪示一活性劑量圖譜(cm-2)。
#1‧‧‧結果
#2‧‧‧結果
#3‧‧‧結果
#4‧‧‧結果

Claims (13)

  1. 一種應用於半導體裝置之形成淺接面之方法，該方法包括：a.提供一基板，該基板包括在該基板之一第一主表面處之一淺接面，該淺接面實質上平行於該第一主表面而形成；b.在該第一主表面之頂部上提供一介電層；c.將以下反覆步驟之一組合反覆至少兩次：藉助於一放電構件提供且判定該介電層之一預定區上之一各別電荷之一值；量測該預定區之一對應接面光電壓；d.自該等各別電荷及該等對應接面光電壓導出該基板之該預定區中一活性摻雜劑之劑量量度。
  2. 如請求項1之方法，其進一步包括：在反覆該等反覆步驟之一組合之前，移除或中和來自該介電層之該預定區之沈積電荷。
  3. 如請求項1之方法，其中該導出該預定區之一平均電洞/電子移動率之一量度或活性摻雜劑之一劑量之一量度中之至少一者包括：執行一線性擬合。
  4. 如請求項3之方法，其中該線性擬合係基於關係式1/Rs=μp.(q.Dp-Qc)或1/Rs=μn.(q.Dn+Qc)，其中Qc係沈積於該介電層上之該各別電荷，Rs係上部接面層之薄片電阻，Dp/Dn係在提供任何電荷之前電洞/電子之真正劑量，μp/μn係該淺接面之p+/n+上部層之該平均電洞/電子移動率，且q係電荷單位。
  5. 如請求項1之方法，其中該介電層與該第一主表面直接接觸。
  6. 如請求項1之方法，其中藉由電暈充電提供該等各別電荷。
  7. 如請求項1之方法，其中該淺接面係p+n型之一接面。
  8. 如請求項1之方法，其中該淺接面係n+p型之一接面。
  9. 如請求項1之方法，其中該等各別電荷係正的。
  10. 如請求項1之方法，其中該等各別電荷係負的。
  11. 一種用於映射一基板上之一淺接面之特性資訊之方法，該方法包括：對至少兩個預定及不相交區執行如請求項1之一方法。
  12. 如請求項11之方法，對複數個預定不相交區執行，其中該等預定不相交區之聯集對應於該基板之該第一主表面。
  13. 一種電腦程式，其經調適用於在於一電腦上運行時執行以下步驟：自如請求項1之步驟(c)中所使用及/或所導出之各別電荷及對應接面光電壓來導出包括一淺接面之一基板之一預定區中一活性摻雜劑之劑量量度。
TW103101551A 2013-01-17 2014-01-16 應用於半導體裝置之形成淺接面的方法 TWI601213B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP13151644.5A EP2757579B1 (en) 2013-01-17 2013-01-17 Method for characterisation of shallow junctions for use in semiconductor devices

Publications (2)

Publication Number Publication Date
TW201436053A TW201436053A (zh) 2014-09-16
TWI601213B true TWI601213B (zh) 2017-10-01

Family

ID=47664140

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103101551A TWI601213B (zh) 2013-01-17 2014-01-16 應用於半導體裝置之形成淺接面的方法

Country Status (4)

Country Link
US (1) US9472474B2 (zh)
EP (1) EP2757579B1 (zh)
JP (1) JP6208006B2 (zh)
TW (1) TWI601213B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706122B (zh) * 2017-10-18 2020-06-26 武汉新芯集成电路制造有限公司 一种退火工艺的检测方法
JP6451881B1 (ja) * 2018-01-24 2019-01-16 株式会社Sumco シリコン層の評価方法およびシリコンエピタキシャルウェーハの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368907B1 (en) * 1999-11-29 2002-04-09 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor device
US7663393B2 (en) * 2007-05-29 2010-02-16 Imec Mobility measurements of inversion charge carriers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4638341A (en) * 1984-09-06 1987-01-20 Honeywell Inc. Gated transmission line model structure for characterization of field-effect transistors
US4812756A (en) 1987-08-26 1989-03-14 International Business Machines Corporation Contactless technique for semicondutor wafer testing
US5216362A (en) 1991-10-08 1993-06-01 International Business Machines Corporation Contactless technique for measuring epitaxial dopant concentration profiles in semiconductor wafers
US5519334A (en) * 1994-09-29 1996-05-21 Advanced Micro Devices, Inc. System and method for measuring charge traps within a dielectric layer formed on a semiconductor wafer
US6104206A (en) 1997-08-05 2000-08-15 Verkuil; Roger L. Product wafer junction leakage measurement using corona and a kelvin probe
US5834941A (en) 1997-08-11 1998-11-10 Keithley Instruments, Inc. Mobile charge measurement using corona charge and ultraviolet light
US6255128B1 (en) * 1998-08-06 2001-07-03 Lucent Technologies Inc. Non-contact method for determining the presence of a contaminant in a semiconductor device
US7019513B1 (en) * 2005-01-19 2006-03-28 Vladimir Faifer Non-contact method and apparatus for measurement of sheet resistance and leakage current of p-n junctions
US7521946B1 (en) * 2005-04-06 2009-04-21 Kla-Tencor Technologies Corporation Electrical measurements on semiconductors using corona and microwave techniques
US7696021B2 (en) * 2005-11-14 2010-04-13 Texas Instruments Incorporated Semiconductor device manufactured using a non-contact implant metrology
US20110301892A1 (en) * 2010-06-03 2011-12-08 Emil Kamieniecki System and method for characterizing the electrical properties of a semiconductor sample

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368907B1 (en) * 1999-11-29 2002-04-09 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor device
US7663393B2 (en) * 2007-05-29 2010-02-16 Imec Mobility measurements of inversion charge carriers

Also Published As

Publication number Publication date
EP2757579B1 (en) 2019-06-19
US20140197862A1 (en) 2014-07-17
TW201436053A (zh) 2014-09-16
JP2014146790A (ja) 2014-08-14
JP6208006B2 (ja) 2017-10-04
EP2757579A1 (en) 2014-07-23
US9472474B2 (en) 2016-10-18

Similar Documents

Publication Publication Date Title
Ikeda Evaluation of grain boundary trap states in polycrystalline–silicon thin-film transistors by mobility and capacitance measurements
CN101529592B (zh) 半导体晶片的评价方法
EP1998184B1 (en) Mobility measurements of inversion charge carriers
US7696021B2 (en) Semiconductor device manufactured using a non-contact implant metrology
Härkönen et al. Processing of n+/p−/p+ strip detectors with atomic layer deposition (ALD) grown Al2O3 field insulator on magnetic Czochralski silicon (MCz-si) substrates
TWI601213B (zh) 應用於半導體裝置之形成淺接面的方法
JPH11340293A (ja) 半導体デバイス中のド―パント不純物濃度の非破壊測定方法
JP5434491B2 (ja) 半導体基板の評価方法及び半導体デバイスの製造方法
Sinha et al. Investigation of carrier generation in fully depleted enhancement and accumulation mode SOI MOSFET's
CN103258813A (zh) 部分耗尽soi mosfet的测试结构及其形成方法
CN105247669B (zh) 半导体晶圆的评价方法
CN108878418B (zh) 半导体装置、检测器件发热的方法及制造方法
Nanver et al. Test structures without metal contacts for DC measurement of 2D-materials deposited on silicon
CN106504994A (zh) 多晶硅薄膜晶体管的生产方法
EP1610373A2 (en) Method and apparatus for determining generation lifetime of product semiconductor wafers
Pushkarev et al. Optimizing Non-Contact Doping and Electrical Defect Metrology for Production of SiC Epitaxial Wafers
De Haas et al. Characteristics and radiation tolerance of a double-sided microstrip detector with polysilicon biasing resistors
Lerner et al. Time dependent isolation capability of high voltage deep trench isolation
CN102468272A (zh) 用于多晶硅栅耗尽测试的mos结构及制造方法
CN108807203B (zh) 测量半导体装置的横向扩散长度的方法
Faifer et al. Junction photovoltage (JPV) techniques for ultra-shallow junction characterization
Zeru et al. Implementation of electrochemical methods for metrology and analysis of nano electronic structures of deep trench DRAM
Tataridou Low Frequency Noise in advanced MOSFET technologies: From experimental observations to new extraction and modeling methods
Chen et al. EE 312 FINAL REPORT
Findlay et al. Recent Advancement in Charge and Photo-Assisted Non-Contact Electrical Characterization of SiC, GaN, and AlGaN/GaN HEMT