JPH0697252A - ポリシリコン／シリコン界面酸化物膜の厚さを決定するための方法及び装置。 - Google Patents

ポリシリコン／シリコン界面酸化物膜の厚さを決定するための方法及び装置。

Info

Publication number
JPH0697252A
JPH0697252A JP4050115A JP5011592A JPH0697252A JP H0697252 A JPH0697252 A JP H0697252A JP 4050115 A JP4050115 A JP 4050115A JP 5011592 A JP5011592 A JP 5011592A JP H0697252 A JPH0697252 A JP H0697252A
Authority
JP
Japan
Prior art keywords
thickness
oxide film
film
junction
circuit current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4050115A
Other languages
English (en)
Other versions
JPH0744210B2 (ja
Inventor
Richard J Murphy
リチャード・ジョン・マーフィー
Jerome D Schick
ジェローム・デーヴィド・シック
Howard R Wilson
ハワード・ロナルド・ウィルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0697252A publication Critical patent/JPH0697252A/ja
Publication of JPH0744210B2 publication Critical patent/JPH0744210B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
    • G01B7/06—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness
    • G01B7/08—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness using capacitive means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B15/00—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons
    • G01B15/02—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons for measuring thickness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
    • G01B7/06—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams

Abstract

(57)【要約】 【目的】本発明の目的は、第１の導電型のポリシリコン
層と、ｐｎ接合を支持する第２の導電型のシリコン基板
の中間にある界面酸化物膜の厚さを決定するための方法
及び装置を提供することである。 【構成】ポリシリコン層２８の上面に、好ましくは光の
形の、放射エネルギーを当てて、界面酸化物膜２０に集
中するキャリアを刺激し、励起されたキャリアを酸化物
膜を越えて拡散させ、短路電流を発生させる。この短路
電流の大きさは、界面酸化物膜の厚さに反比例する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に厚さの決定に関
し、より具体的には、ポリシリコン層中のキャリアを刺
激し、ｐｎ接合の両端間の短路電流を測定することによ
り、ポリシリコン層と、界面膜の近くのｐｎ接合を支持
するシリコン基板との中間にある界面膜の厚さを決定す
るための方法及び装置に関する。
【０００２】
【従来の技術】当技術分野で周知の通り、多結晶シリコ
ン（ポリシリコン）を単結晶シリコン基板へのエミッタ
接点として使用するＮＰＮトランジスタにおいて、ポリ
シリコンとシリコン基板の間の界面に、通常は汚染され
た厚い酸化物層の形の非常に薄い膜が形成され、上記の
層はトランジスタの動作に決定的影響を及ぼし、その電
流利得に影響を与える可能性がある。このような構造
は、例えば、いずれも本出願の出願人に譲渡された米国
特許第４４８３７２６号、第４４３１４６０号、第４４
６７５１９号に開示されている。従って、トランジスタ
の性能を予見または制御するためにこの酸化物膜の存在
及び厚さを検出することが重要である。
【０００３】この酸化物膜の存在を測定し、それによっ
てトランジスタの電流利得と界面膜の厚さの相関を得る
ため、通常は２次質量が分光分析（ＳＩＭＳ）が実施さ
れている。ＳＩＭＳ分析では、イオン・ガンでサンプル
をスパッタし、出てくる物質を質量分光計で分析する。
側方領域はスパッタリング・フロントとも言うが、１０
０平方ミクロンもの大きさになることがある。一方、膜
の厚さは、約２〜３×１０15原子／ｃｍ2でやっとその
存在が測定されるほど薄く、酸素のスパッタに関連する
ＳＩＭＳ曲線の下の面積を適当に積分することによって
始めて決定できる。
【０００４】界面酸化物層の測定は、厚さ測定によるも
のであれ酸素濃度決定によるものであれ、加工サイクル
の早期段階で、適切な界面膜を取り込まないトランジス
タの製造を避けるために重要な要件である。現在、ＳＩ
ＭＳ分析は、エミッタ・ポリシリコンの付着直後にウェ
ハ上で、通常は対照ウェハ上で日常的に実施されてい
る。
【０００５】固体物質中の電位を、具体的には、固体物
質が少なくとも１つの導電層と１つの絶縁層の下に隠れ
ているときに測定する方法が、米国特許第４６０９８６
７号に記載されている。上記特許では、酸化物層の両端
間での電位降下に関係する電子ビーム誘導電流が決定さ
れる。酸化物層内のキャリアが励起されて、励起ボリュ
ームが導電経路を生成し、この電流の測定によって電位
を求める。この技法は、約１０００Å程度の厚い酸化物
層に有効であるが、通常は数Å程度である。シリコン／
ポリシリコン界面の薄い酸化物膜の測定には不適切であ
る。
【０００６】同様の手法が米国特許第４２９６３７２号
に記載されている。上記特許では、試験すべき絶縁材料
を介して導電層に電圧を印加する。その領域での電圧測
定値は、その下の試験領域の電気的保全性を表す良い指
標となる。米国特許第４６０９８６７号の教示に見られ
るのと同じく、絶縁膜の厚さに関する情報が得られない
という欠点がこの教示にもある。
【０００７】裏面照明を用いオーム接触なしでの表面光
電圧の測定が、シリコン・オン・サファイア（ＳＯＳ）
構造で使用されて成功を納め、ＳＯＳウェハの非破壊試
験となってきた。この技法は、米国特許第４８５９９３
９号に記載されている。この方法では、光源を使って、
試験中のデバイスに放射エネルギーを与える。しかし上
記特許では、それを使ってポリシリコン／シリコン構造
中の酸化物膜の厚さを測定することは開示も示唆もして
いず、発生するキャリアの寿命の決定による半導体膜の
品質の測定を得ている。
【０００８】要約すると、オングストローム領域のポリ
シリコン／シリコン界面酸化物の厚さを決定するのに十
分な感度をもつ非破壊システムは知られていない。
【０００９】
【発明が解決しようとする課題】本発明の一目的は、ポ
リシリコン／シリコン界面膜の厚さを決定するための方
法及び装置を提供することである。
【００１０】本発明の別の目的は、トランジスタのｐｎ
接合におけるオングストローム領域の薄い酸化物層の厚
さを決定するための非破壊方法を提供し、それによっ
て、特にトランジスタ製造の早期段階に、トランジスタ
のある種の動作特性がより詳しく理解できるようにする
ことである。
【００１１】本発明の別の目的は、非常に狭い領域（例
えば、単一のトランジスタ・エミッッタ領域）を延びる
酸化物層の厚さを決定する方法を提供することである。
【００１２】
【課題を解決するための手段】上記の諸目的は、本発明
の第一の態様によれば、第１の導電型のシリコン領域と
第２の導電型のポリシリコン層の中間にある界面酸化物
の厚さを決定する、下記のような装置によって達成され
る。シリコン領域は、酸化物膜の近くに第１と第２の導
電型の接合部を含んでいる。上記装置は、ポリシリコン
層中のキャリアを刺激して励起させ、界面膜を越えて拡
散させて、第１と第２の導電型の接合部を越える短路電
流を発生させる手段と、この短路電流を測定する手段と
を含み、この短路電流は界面酸化物膜の厚さに関係して
いる。
【００１３】本発明の第二の態様によれば、第１の導電
型のシリコン領域と第２の導電型のポリシリコン層の中
間にある界面膜の厚さを測定するための、下記のような
方法が提供される。上記のシリコン領域は、上記界面膜
の近くに第１と第２の導電型の接合部を含んでいる。上
記の方法は、ポリシリコン層中のキャリアを刺激して励
起させ、上記界面膜を越えて拡散させて、上記の第１と
第２の導電型の接合部を越える短路電流を発生させるス
テップと、上記短路電流を測定するステップとを含み、
上記短路電流の大きさは、上記界面−膜の厚さに関係し
ている。
【００１４】
【実施例】まず、関連する半導体物理学の関係式を復習
すると、ｐｎ接合を含む太陽電池の短路電流Ｉsc を記
述する方程式は下記の通りである。 Ｉsc ＝ｑＡＧop（Ｌp＋Ｌn） 上式でｑは電荷、Ａは発電面積、Ｇop は発電率、Ｌp
とＬn はそれぞれ正孔と電子の少数キャリア拡散長さで
ある。少数キャリアの発生が接合の片側、例えばｎ型の
側に含まれるとすると、上式は次のようになる。 Ｉsc ＝ｑＡＧopＬp
【００１５】同じ発電条件を使った様々な装置のＩsc
測定から、様々な装置の空孔拡散長さの相対比数を得る
ことができる。ｐｎ接合が薄い界面膜を含むｎ型ポリシ
リコンによってｎ側で接触される場合、本発明者等は、
測定された拡散長さＬp^がこの膜の存在によって変化す
るであろうことを決定した。本発明者等はさらに、界面
膜の厚さだけが異なる２つのデバイスがある場合、同じ
発生条件の下で、それらの短路電流がその界面膜の厚さ
に直接対応して変化するであろうことを発見した。この
関係は、トランジスタの電流利得が、膜厚に応じて変化
する、あるいはＳＩＭＳによって測定されるポリシリコ
ン・エミッタ・ベース界面における酸素濃度に応じて変
化する、厚さ領域では成立する。
【００１６】次に第１図と第２図を参照すると、第１図
は、ｐｎ接合を支持する半導体構造と関連するエネルギ
ー帯域の絵画図であり、第２図は同じ構造の正面図であ
る。本発明の説明では、まず第１図に関して考察する。
【００１７】第１図では、薄い界面酸化物膜２０の近く
に確立されたｐｎ接合１８に関連する様々なエネルギー
帯域が示されている。
【００１８】低い入力インピーダンスの電流測定装置１
０は、その入力端子１４及び１６がそれぞれｐｎ接合１
８のｐ側及びｎ側に接続されている。導電帯Ｃ、価電子
帯Ｖ、及びフェルミ準位ＥＦを有するバンド・モデル図
は、半導体材料内でのｐｎ接合の形成によって生じる空
乏層または空間電荷領域１２を定義している。
【００１９】バイアスのかからない状態で半導体構造の
選択された点、具体的には点２２及び２６での照射によ
って電子正孔対が生成するとき、これらのキャリアはそ
れぞれの半導体材料中を拡散し、終にはある欠陥部位で
再結合する。この物理現象は、当業者にはよく知られて
いるが、回路全体の電気特性にとっては重要でない。し
かし、空間電荷領域１２内部の位置２４での照射によっ
て生成する同じ電子正孔対が、これらの対を空間電荷領
域から掃引する電界が存在すると、その影響を受ける。
その結果、短路電流と呼ばれる外部電流が発生し、その
大きさを電流測定装置１０で測定する。位置２６での照
射が空間電荷領域１２に近づくにつれて、空間電荷領域
の近くに、生成されるキャリアの一部が空間電荷領域内
に拡散し、それによって短路電流に寄与するという点が
できる。照射が実際に空間電荷領域、具体的には電界が
最大の領域に衝突する時に最大電流が得られることは明
らかである。
【００２０】本発明によれば、例えば、適切なエネルギ
ーの光子を含む光源によって、または適当なエネルギー
をもつ電子ビームを用いて、Ｎ半導体領域への照射３０
が実現される。バンド・モデル図のｎ領域２８中のｐｎ
接合１８の近くに、薄い酸化物膜２０が取り込まれてい
る。この酸化物層は、エネルギー準位モデルに目立った
影響を与えないよう、非常に薄いことが不可欠である。
【００２１】キャリアが励起されてｎ型半導体材料中に
距離ｄよりも遠く入るように、光３０をｎ領域２８に衝
突させることによって、光励起が実現される。この距離
ｄは、ｎ型表面２８から界面層２０までの距離である。
こうして接合１８のｎ側で空間電荷領域１２の拡散長さ
内部のこのように励起されたキャリアは、薄い酸化物膜
２０を貫いて拡散して、空間電荷領域１２に達し、アン
メータ１０で測定される短路電流に寄与する。
【００２２】本発明者等は、薄い界面酸化物層でｐｎ接
合から分離された領域中でキャリアが励起される時、測
定される短路電流の大きさは、発生したキャリアが空間
電荷領域１２に達するためにそこを貫通して拡散しなけ
ればならない界面酸化物の厚さ（または酸素濃度）に反
比例することを発見した。高性能ＮＰＮトランジスタで
は、エミッタ・ポリシリコンと単結晶シリコン基板の間
の薄い酸化物界面膜が、制御しなければならない界面酸
化物層の厚さの狭い範囲で電流利得の増加を示す。
【００２３】第２図は、酸化物の薄い界面膜２０と、基
板内の薄膜の近くのｐｎ接合１８を取り込んだｐ型単結
晶シリコン３４の上にｎ型ポリシリコン２８を含む、第
１図に示した構造の構成図である。光子源が適当なエネ
ルギーの光子３０で、ポリシリコン中に酸化物２０より
深く浸透しないように、ポリシリコンを照射する。こう
して光子は励起ボリューム３６を形成し、その中で自由
キャリアが発生する。
【００２４】電流測定装置１０は、低入力インピーダン
スのアンメータ装置であり、端子１６を構造のｎ側に、
端子１４をｐ側に接続すると短路電流が測定できる。励
起ボリューム３６内で発生したキャリアは、ポリシリコ
ンの至る所に拡散できる。酸化物層を貫いて拡散したキ
ャリアは、ｐｎ接合１８に達して、短路電流に寄与す
る。
【００２５】上記の構造は、薄い界面酸化物膜と、酸化
物の下の主としてｎ型材料中のｐｎ接合を取り込んだ、
主としてｎ型の基板の上のｐ型半導体材料から同等のも
のを構成することもできる。次いで、界面酸化物層の上
のｐ型領域中で照射を実施し、前記のものと同じ配置構
成を用いて電流を測定することになる。当技術分野で周
知のようにして、基板３４はさらに、下の単結晶基板の
上に形成されたエピタキシャル層の領域を含むこともで
きる。
【００２６】本発明によれば、第１図及び第２図の構造
を、まず通常のＳＩＭＳ技法を用いて通常の方式で酸化
物含有量を測定する。次に、酸化物濃度の異なるいくつ
かのサンプルのＳＩＭＳの結果を測定して較正曲線を作
成する。これらのサンプルを標準と見なし、第２図に示
すようにこれらのサンプルで適当な短路電流の測定を行
う。測定では、ウェハ・ホルダを利用することが好まし
く、電気接点１４をウェハのｐ側に接続する。次にポリ
シリコン表面の頂部にプローブ接点１６を下ろし、電流
測定装置１０を接続する。ポリシリコン表面の頂部のプ
ローブ接点の近くに照射を当てる。ただし接点領域自体
を照射することは注意して避ける。適切な光子エネルギ
ーと強度を選択し、以前にＳＩＭＳで分析した各ウェハ
について短路電流の測定を行う。このデータをプロット
したグラフを第３図に示す。
【００２７】第３図は、代表的な３種のウェハの研究で
収集したデータをプロットしたグラフである。縦軸に短
路電流をアンペア単位で取り、横軸上にはＳＩＭＳ分析
で測定した界面酸素濃度を示す。プロットは、上記のウ
ェハ・サンプルのテスト点を示している。
【００２８】第３図に示したものと同様の較正曲線を使
って、操作員はまず酸化物の厚さが未知の、すなわち酸
素濃度が未知のウェハ上で上記の光子シミュレーション
・プロセスを用いて、短路電流の測定を行う。較正曲線
の横座標上の電流の大きさの位置を調べることにより、
酸素濃度、すなわち酸化物の厚さを確実かつ正確に決定
することができる。従って、デバイス・パラメータがわ
かるまたは得られる前のプロセス・サイクルの早期に迅
速な非破壊試験が確実に行える。この実験が済むと、実
際のデバイスの完成前に、電流利得などのトランジスタ
・パラメータが予見できる。
【００２９】本発明は、例えば、米国特許第４４８３７
２６号、第４４３１４６０号、第４４６７５１９号に開
示されているタイプのポリシリコン・エミッタ・トラン
ジスタ中の界面酸化物膜の測定に特に適用される。上記
の各特許を引用により本発明に合体する。こうした測定
を利用して、この高性能縦型バイポーラ・トランジスタ
の性能を予見しあるいは制御することができる。
【００３０】
【発明の効果】本発明により、トランジスタのｐｎ接合
におけるオングストローム領域の薄い酸化物層の厚さを
決定するための非破壊方法が提供され、それによって、
特にトランジスタ製造の早期段階にトランジスタのある
種の動作特性がより詳しく理解できるようになる。
【図面の簡単な説明】
【図１】薄い酸化物膜が存在するときのｐｎ接合を含む
半導体構造に関連するエネルギー準位と、半導体構造に
光を当てた後に空間電荷分布を測定する手段の絵画図で
ある。
【図２】界面酸化物膜を含む、第１図に示したポリシリ
コン／シリコン半導体構造と、ポリシリコン層内部のキ
ャリアを励起させた結果発生する、酸化物膜を越える短
路電流を測定するための電気回路の正面図である。
【図３】ＳＩＭＳ分析で測定した界面層（単位 原子／
ｃｍ2）と本技術で測定した短路電流の関係を示すグラ
フである。
【符号の説明】
１０ 電流測定装置 １２ 空間電荷領域（空乏層） １４ 入力端子（電気接点） １６ 入力端子（プローブ接点） １８ ｐｎ接合 ２０ 界面酸化物膜 ２８ ｎ型ポリシリコン領域 ３４ ｐ型単結晶シリコン基板 ３６ 励起ボリューム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェローム・デーヴィド・シック アメリカ合衆国12440、ニューヨーク州ラ グランジェヴィル、クフラー・ドライブ （番地なし) (72)発明者 ハワード・ロナルド・ウィルソン アメリカ合衆国12603、ニューヨーク州ポ ーキープシー、ロビン・ヒル・ドライブ16 番地

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】界面膜の近くに第１と第２の導電型の接合
    部を含む、第１の導電型のシリコン領域と、第２の導電
    型のポリシリコン層の中間にある界面膜の厚さを決定す
    る方法であって、 ポリシリコン層中のキャリアを刺激して、キャリアを励
    起させ、上記界面膜を通過して拡散させて、上記第１と
    第２の導電型の接合部を越える短路電流を発生させるス
    テップと、 上記界面膜の厚さに関係付けられた大きさを持つ、上記
    短路電流を測定するステップとを含む方法。
  2. 【請求項２】上記刺激ステップが、上記界面膜の上の上
    記ポリシリコン層に放射エネルギーを衝突させるステッ
    プを含むことを特徴とする、請求項１に記載の方法。
  3. 【請求項３】上記界面膜が酸化物膜であり、上記ｐｎ接
    合の動作に影響を及ぼす汚染元素を含むことを特徴とす
    る、請求項１に記載の方法。
  4. 【請求項４】界面膜の近くに第１と第２の導電型の接合
    部を含む、第１の導電型のシリコン領域と、第２の導電
    型のポリシリコン層の中間にある界面膜の厚さを決定す
    る装置であって、 ポリシリコン層中のキャリアを刺激して、キャリアを励
    起させ、上記界面膜を通過して拡散させて、上記第１と
    第２の導電型の接合部を越える短路電流を発生させる手
    段と、 上記界面膜の厚さに関係付けられた大きさを持つ、上記
    短路電流を測定する手段とを含む装置。
  5. 【請求項５】上記刺激ステップが、上記界面膜の上の上
    記ポリシリコン層に放射エネルギーを衝突させるステッ
    プを含むことを特徴とする、請求項４に記載の方法。
  6. 【請求項６】上記界面膜が酸化物膜であり、上記ｐｎ接
    合の動作に影響を及ぼす汚染元素を含むことを特徴とす
    る、請求項４に記載の方法。
JP4050115A 1991-04-23 1992-03-09 ポリシリコン／シリコン界面酸化物膜の厚さを決定するための方法及び装置。 Expired - Lifetime JPH0744210B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/690,405 US5138256A (en) 1991-04-23 1991-04-23 Method and apparatus for determining the thickness of an interfacial polysilicon/silicon oxide film
US690405 1991-04-23

Publications (2)

Publication Number Publication Date
JPH0697252A true JPH0697252A (ja) 1994-04-08
JPH0744210B2 JPH0744210B2 (ja) 1995-05-15

Family

ID=24772313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4050115A Expired - Lifetime JPH0744210B2 (ja) 1991-04-23 1992-03-09 ポリシリコン／シリコン界面酸化物膜の厚さを決定するための方法及び装置。

Country Status (4)

Country Link
US (1) US5138256A (ja)
EP (1) EP0511145B1 (ja)
JP (1) JPH0744210B2 (ja)
DE (1) DE69203378T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325054A (en) * 1992-07-07 1994-06-28 Texas Instruments Incorporated Method and system for screening reliability of semiconductor circuits
JPH07153808A (ja) * 1993-09-24 1995-06-16 Shin Etsu Handotai Co Ltd 結合型基板の結合界面のボロン評価方法
US5519334A (en) * 1994-09-29 1996-05-21 Advanced Micro Devices, Inc. System and method for measuring charge traps within a dielectric layer formed on a semiconductor wafer
US5714875A (en) * 1995-02-23 1998-02-03 Atomic Energy Of Canada Limited Electron beam stop analyzer
TW341664B (en) * 1995-05-12 1998-10-01 Ibm Photovoltaic oxide charge measurement probe technique
US5963781A (en) * 1997-09-30 1999-10-05 Intel Corporation Technique for determining semiconductor substrate thickness
US6897440B1 (en) 1998-11-30 2005-05-24 Fab Solutions, Inc. Contact hole standard test device
JP3913555B2 (ja) 2002-01-17 2007-05-09 ファブソリューション株式会社 膜厚測定方法および膜厚測定装置
US6859748B1 (en) * 2002-07-03 2005-02-22 Advanced Micro Devices, Inc. Test structure for measuring effect of trench isolation on oxide in a memory device
CN117091489B (zh) * 2023-10-16 2023-12-22 青禾晶元(天津)半导体材料有限公司 一种复合结构的顶膜厚度检测装置及检测方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2259131A1 (de) * 1972-12-02 1974-06-20 Licentia Gmbh Verfahren zur bestimmung der traegerlebensdauer von halbleiterkristallen
JPS5711003B2 (ja) * 1974-03-25 1982-03-02
DE2824308A1 (de) * 1978-06-02 1979-12-13 Siemens Ag Verfahren zum einpraegen einer spannung mit einem elektronenstrahl
DE3116611C2 (de) * 1980-05-01 1985-05-15 Hitachi, Ltd., Tokio/Tokyo Vorrichtung zur Messung von Halbleitereigenschaften
US4483726A (en) * 1981-06-30 1984-11-20 International Business Machines Corporation Double self-aligned fabrication process for making a bipolar transistor structure having a small polysilicon-to-extrinsic base contact area
US4431460A (en) * 1982-03-08 1984-02-14 International Business Machines Corporation Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer
US4467519A (en) * 1982-04-01 1984-08-28 International Business Machines Corporation Process for fabricating polycrystalline silicon film resistors
DE3235100A1 (de) * 1982-09-22 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zur messung elektrischer potentiale an vergrabener festkoerpersubstanz
US4598249A (en) * 1984-02-29 1986-07-01 Rca Corporation Method using surface photovoltage (SPV) measurements for revealing heavy metal contamination of semiconductor material
US4695794A (en) * 1985-05-31 1987-09-22 Santa Barbara Research Center Voltage calibration in E-beam probe using optical flooding
US4709141A (en) * 1986-01-09 1987-11-24 Rockwell International Corporation Non-destructive testing of cooled detector arrays
JPS62221125A (ja) * 1986-03-24 1987-09-29 Hitachi Micro Comput Eng Ltd 深さ測定装置
US4859939A (en) * 1987-12-21 1989-08-22 The United States Of America As Represented By The Secretary Of The Army Non-destructive testing of SOS wafers using surface photovoltage measurements
IT1216540B (it) * 1988-03-29 1990-03-08 Sgs Thomson Microelectronics Metodo e apparecchiatura per la misura del tempo di vita su giunzioni p_n a semiconduttore tramite effetto fotovoltaiico.

Also Published As

Publication number Publication date
EP0511145A2 (en) 1992-10-28
EP0511145B1 (en) 1995-07-12
JPH0744210B2 (ja) 1995-05-15
EP0511145A3 (en) 1992-11-25
DE69203378T2 (de) 1996-03-07
US5138256A (en) 1992-08-11
DE69203378D1 (de) 1995-08-17

Similar Documents

Publication Publication Date Title
US4758786A (en) Method of analyzing semiconductor systems
JPH02119236A (ja) 直線状定フォトン束光電圧測定値から少数担体拡散長を判定するための方法および装置
US6265890B1 (en) In-line non-contact depletion capacitance measurement method and apparatus
Lile et al. Semiconductor profiling using an optical probe
US5138256A (en) Method and apparatus for determining the thickness of an interfacial polysilicon/silicon oxide film
Eiche et al. Analysis of photoinduced current transient spectroscopy (PICTS) data by a regularization method
Munakata et al. Observation of pn junctions with a flying-spot scanner using a chopped photon beam
US8089274B2 (en) Method for evaluating SOI wafer
Bakowski et al. Influence of bevel angle and surface charge on the breakdown voltage of negatively beveled diffused pn junctions
Harten The surface recombination on silicon contacting an electrolyte
JPH113923A (ja) 半導体のサブミクロンシリコン表面層の金属汚染物質の検出方法
JP2011021898A (ja) 走査プローブ顕微鏡用標準試料及びキャリア濃度測定方法
Polignano et al. Comparison of techniques for detecting metal contamination in silicon wafers
Honma et al. Nondestructive measurement of minority carrier lifetimes in si wafers using frequency dependence of ac photovoltages
Werner et al. Auger voltage contrast imaging for the delineation of two-dimensional junctions in cross-sectioned metal–oxide–semiconductor devices
US20080182347A1 (en) Methods for monitoring ion implant process in bond and cleave, silicon-on-insulator (SOI) wafer manufacturing
Lanir et al. Ebic characterization of HgCdTe crystals and photodiodes
Kato et al. Scanning electron microscopy of charging effect on silicon
Bothe et al. Imaging techniques for the analysis of silicon wafers and solar cells
Yarling et al. Uniformity mapping in ion implantation
RU2094908C1 (ru) Неразрушающий способ контроля качества многослойных полупроводниковых структур на полуизолирующих подложках
Jadoon Självständigt arbete på avancerad nivå
Eichinger¹ New developments of the Elymat technique
Kamigaki et al. Two signals in electrically detected magnetic resonance of platinum-doped silicon p–n junctions
JPH1032234A (ja) Ｓｏｉ基板の評価方法