JP2002329759A - 半導体評価装置及び半導体装置の評価方法 - Google Patents

半導体評価装置及び半導体装置の評価方法

Info

Publication number
JP2002329759A
JP2002329759A JP2001130829A JP2001130829A JP2002329759A JP 2002329759 A JP2002329759 A JP 2002329759A JP 2001130829 A JP2001130829 A JP 2001130829A JP 2001130829 A JP2001130829 A JP 2001130829A JP 2002329759 A JP2002329759 A JP 2002329759A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
temperature
evaluated
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001130829A
Other languages
English (en)
Inventor
Takao Sueyama
敬雄 末山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001130829A priority Critical patent/JP2002329759A/ja
Publication of JP2002329759A publication Critical patent/JP2002329759A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の信頼性評価を高速に多数個同時
に行うことが可能な半導体評価装置及び半導体装置の評
価方法を提供する。 【解決手段】 開口部3周囲に設けられ、被評価半導体
ウエハーの複数のパッドにそれぞれ1対1で接続される
複数の接続パッド4と、外周部に設けられ、試験用信号
が入力されるピン2と、前記接続パッド4と前記ピン2
とを接続する配線5とを有する半導体評価装置である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の評価
に係り、特に半導体装置の信頼性評価等に使用される半
導体評価装置及び半導体装置の評価方法に関するもので
ある。
【0002】
【従来の技術】半導体装置は、その開発過程や量産工程
において、試作、製造された状態で、その製品寿命を評
価する必要があり、通常種種の環境下に半導体装置を置
いて、その信頼性評価を行っている。従来の半導体装置
の信頼性評価では、長時間を要するものは、半導体チッ
プをパッケージにアッセンブリを行って評価を実行して
いた。また、ウエハー状態で評価するものに関しては少
チャンネルごとにプローブを用いて評価していた。
【0003】ここで、EM(エレクトロマイグレーショ
ン、Elecromigration:配線に高温、高電圧を掛けて、
抵抗変動を確認する信頼性評価。配線中を流れる電子が
熱的に活性化された金属イオンと運動量の交換を行い、
金属イオンを徐々にプラス電位方向に押しやるためにボ
イド(空孔)が発生し、局所的な電流密度の増大のため
に断線に至る現象で、長時間の配線の通電寿命を決め
る。)などの評価は高温(250〜350℃)で長時間
の評価(500〜1000時間)が必要であるため、ウ
エハーでの評価は不可能であった。そのためパッケージ
にアッセンブリして試験を行っていたのであるがパッケ
ージングには非常に多くのコストと時間が必要であっ
た。
【0004】EMでは、半導体の寿命に相当する抵抗変
動の発生までの期間が10年以上であることを確認して
いる。そのため、試験電流を多く流して、試験温度を高
くすることで、加速試験を行っている。
【0005】例えば、10年間の寿命を持つ配線が壊れ
るまで、300〜1000時間を要する。余りに大きく
加速すると実使用の条件から大きく外れてしまうため、
試験時間をこれ以上短くすることができない。
【0006】また、TDDB(Time Dependence Diel
ectric Breakdown:酸化膜に高電圧を掛けて、破壊を確
認する時間依存性信頼性評価試験)、HCI(Hot Carr
ierInjection:高温又は低温にてトランジスタに高電圧
を掛け、閾値やドレイン電流の変動を確認する試験)な
どの評価時間が短い評価に関しても、より精度の高いデ
ータを出すために多くのサンプルデータを必要とするこ
とから、ウエハーでの少チャンネル評価では非常に長い
時間がかかっていた。TDDBやHCIでは、被検査対
象の1から4つの素子をウエハー上で、評価を行ってい
る。
【0007】
【発明が解決しようとする課題】以上のような従来の半
導体装置の評価においては、以下の課題が生じる。
【0008】従来の信頼性評価では、TDDBやHCI
のようにウエハー状態で評価を行う場合、プローブカー
ドを用いているために、少チャンネルでしか一度に評価
を行うことはできなかった。プローブカードは針を用い
ていて、その針をウエハー上のパッドにつないでパッド
に接続されたチップの評価を行っている。ウエハーのパ
ッドに針を正確に当てるのは困難であり、位置合わせに
も時間を要していた。
【0009】ここで、数多くの針をプローブカードに搭
載して、それぞれの針を正確にウエハー上のパッドに接
続することは非常に困難であるため、少ないチャンネル
で一度に評価を行っている。そのため、たとえウエハー
状態での評価ができてもその評価の効率は劣っていた。
【0010】また、高温での評価を行う場合、プローブ
カードに備えられた針が伸び縮み現象を起こし、125
℃程度の温度まででしかプローブカードを用いた評価を
行えなかった。
【0011】さらに長時間での評価が必要な場合、プロ
ーブカードを用いた評価ではそのチャネル数が少ないた
め、評価装置のスループット(throughput)を考慮すると
実用化は現実的ではない。
【0012】EMやBT(Bias and Temperature Tes
t:トランジスタの高温高電圧での閾値変動を確認する
信頼性評価試験)は、被検査対象のウエハーをダイシン
グして、パッケージングしてから評価を行っている。す
なわち、被検査対象のチップだけをテスト用のセラミッ
クのパッケージに載せて、配線を施し、アセッンブルを
行う。このアセッンブルには1つの被検査対象のチップ
あたり、2週間などの長時間を要し、高額な金額を要し
てしまい効率が良くなかった。
【0013】このように従来の半導体装置の評価装置
は、多チャンネル評価ができるものはパッケージにアッ
センブリを行っていて、一方、ウエハー状態のままで評
価するものに関しては少チャンネルでしか一度に評価す
ることができず、高温、長時間の評価を行うことが非常
に難しかった。
【0014】本発明の目的は以上のような従来技術の課
題を解決することにある。
【0015】特に、本発明の目的は、半導体装置の信頼
性評価を高速に多数個同時に行うことが可能な半導体評
価装置及び半導体装置の評価方法を提供することにあ
る。
【0016】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の特徴は、開口部周囲に設けられ、被
評価半導体ウエハーの複数のパッドにそれぞれ1対1で
接続される複数の接続パッドと、外周部に設けられ、試
験用信号が入力されるピンと、前記接続パッドと前記ピ
ンとを接続する配線とを有する半導体評価装置である。
【0017】本発明の第2の特徴は、被評価半導体ウエ
ハー表面に高温対応基板を装着する工程と、前記被評価
半導体ウエハー表面の被評価パッドと前記高温対応基板
上の接続パッドとを接続する工程と、前記高温対応基板
に接続された被評価半導体ウエハーを評価に必要な温度
に設定する工程と、前記高温対応基板を介して前記被評
価半導体ウエハーに試験用信号を与える工程とを有する
半導体装置の評価方法である。
【0018】
【発明の実施の形態】次に,図面を参照して、本発明の
実施の形態を説明する。以下の図面の記載において、同
一又は類似の部分には、同一又は類似の符号を付してい
る。ただし、図面は模式的なものであり,厚みと平面寸
法との関係、各層の厚みの比率等は、現実のものとは異
なる。従って、具体的な厚みや寸法は以下の説明を参酌
して判断すべきものである。また、図面相互間において
も互いの寸法の関係や比率が異なる部分が含まれてい
る。
【0019】(第1の実施の形態)本発明にかかる第1
の実施の形態にかかる半導体評価装置及び半導体装置の
評価方法を、図1乃至図7を用いて説明する。
【0020】図1には、円盤状の高温対応基板1の上面
図が示される。この高温対応基板1上面の外周部には多
数個のピン2が形成されている。このピン2は例えば約
500個形成されている。高温対応基板1には、複数個
の開口部3が設けられている。ここでは、6個の開口部
3が設けられている。この開口部3は、一方向に長い形
状となっていて、それぞれが互いに平行な長手の辺を有
している。
【0021】各開口部3の長手辺には、多数のパッド4
が形成されている。このパッド4はピン2と同数で、例
えば500程度形成される。このパッド4は金などから
形成されている。
【0022】各パッド4と各ピン2は互いに1対1で配
線5を介して接続されている。この配線5は金などから
形成されている。この図1では、配線5はその一部のみ
が図示されているが、実際にはすべてのパッド4とすべ
てのパッド2を1対1で接続している。
【0023】高温対応基板1は、例えばセラミックなど
から形成されている。
【0024】この高温対応基板1を用いて半導体装置の
評価が行われる。評価の際には、評価対象であるウエハ
ー上に高温対応基板1が搭載される。ウエハーから直接
高温対応基板1上のパッド4にボンディングがなされ
る。ここで、高温対応基板1に設けられた開口部3は、
各ウエハーの半導体チップの配置に応じて位置合わせを
自由に行えるように一方向(ここでは縦方向)に長い形
状となっている。
【0025】縦方向にウエハーのパッドとの位置合わせ
をおこなって、ボンディングを行うことができる。ウエ
ハー6と高温対応基板1とは、多数箇所でのボンディン
グによって互いに機械的に接続され、その位置関係のず
れが生じることが防止される。
【0026】図2には、本実施形態の評価装置の外観の
側面概念図が示されている。
【0027】高温対応基板1の裏面に半導体ウエハー6
が密着されている。半導体ウエハー6はウエハー受け7
上に搭載されている。ウエハー受け7は、350℃程度
の高熱を半導体ウエハー6に与える必要があるため、銅
などの熱導電性の高い材料が用いられる。
【0028】このウエハー受け7の上表面には突起8が
設けられていて、ウエハーの位置ずれを防止している。
【0029】ウエハー受け7の突起8の外周にはウエハ
ー緩衝材9が搭載されていて、高温対応基板1とウエハ
ー受け7とが直接接触することを防止している。
【0030】ウエハー受け7は温度制御装置10の上に
搭載されている。このようにウエハー6をウエハー受け
7を介して温度制御装置10と接触させることで、ウエ
ハー6に低温、高温ストレスをかけることが可能とな
り、ウエハー6の温度制御が行える。
【0031】ここで、温度制御装置10は熱板を用い、
温度制御を行うオーブンである。本実施の形態では、ウ
エハーを熱板で直接暖めたり、冷やすことができる。冷
やす場合には、冷媒を用いて冷却を行う。
【0032】バネ11でカバー12から吊り下げられた
プロ−バ13の下面には、複数の接続パッド(図示せ
ず)が設けられていて、高温対応基板1のピン2と互い
に1対1で接続されている。すなわち、高温対応基板1
のピン2とプロ−バ13の接続パッドとは同数個となっ
ている。バネ11によって、プロ−バ13の上下方向の
位置は弾力性が持たされているので、適切な位置で高温
対応基板1のピン2とプロ−バ13の接続パッドとの接
続がなされる。
【0033】プロ−バ13内には配線14が組み込まれ
ていて、プロ−バ13下面上の接続パッドと接続されて
いる。配線14はカバー12を貫いて、評価装置外部の
ストレッサー(Stressor)(図示せず)と接続されてい
る。このように電気的な接続がストレッサーとウエハー
6との間でなされることで、電流、電圧ストレス、電
圧、電流測定が可能となる。ウエハー6下に接続されて
いる温度制御装置10により高温、低温の温度ストレス
をウエハー6にかけることができる。
【0034】このカバー12で囲われた半導体評価装置
15内は、窒素でパージされる。半導体評価装置15
は、外部環境とは温度が遮断されていて、評価に必要な
温度が得られる。
【0035】このように、高温対応基板1とストレッサ
ーを接続することにより、電圧または電流ストレスを直
接ウエハー6内のテストエレメント(Test Element Gro
up)にかけることができ、同時に電圧、リーク電流等の
測定も可能となる。ここで、ストレッサーはEMの際に
使用する場合、電流源が該当する。さらに測定器も含ま
れ、電圧測定器が存在する。
【0036】さらにストレッサーはTDDB、HCI,
BTの際に使用する場合、電圧源が該当し、測定器とし
て電流測定器が含まれる。
【0037】次に、図3を用いて、高温対応基板1、半
導体ウエハー6、及びウエハー受け7の接続を説明す
る。図3(A)には、ウエハー受け7の突起8で囲まれ
た領域上に、ウエハー6にボンディングワイヤー16で
接続された高温対応基板1を移動した状態の側面図が示
される。ここで、矢印に示される方向へウエハー6及び
高温対応基板1が移動される。
【0038】この後で、図3(B)に示されるように、
ウエハー受け7上にウエハー6及び高温対応基板1を搭
載する。高温対応基板1はその外周部の下部面がウエハ
ー受け7上のウエハー緩衝材9上に搭載される。半導体
ウエハー6はその下部面がウエハー受け7上面に直接搭
載される。
【0039】次に高温対応基板1と半導体ウエハー6の
接続形態を図4を用いて説明する。図4(A)には、半
導体ウエハー6上に高温対応基板1を搭載し、ボンディ
ングワイヤー16で接続がなされた状態の上面図が示さ
れている。半導体ウエハー6は、高温対応基板1よりも
その大きさが小さく形成されていて、上面図では開口部
3以外では、その上面は現れていない。
【0040】高温対応基板1の開口部3には、その開口
の大きさに応じた個数の半導体チップ17が露出してい
る。
【0041】この図4(A)中で、“C”で示される領
域の拡大図が図4(B)に示される。半導体チップ17
表面にはパッドが複数個設けられている。開口部3に露
出したTEG(Test Element Group)パッド18とその
周囲近辺に設けられた高温対応基板1上のパッド4とが
ボンディングワイヤー16で接続されている。この高温
対応基板1上のパッド4は配線5に接続されている。ボ
ンディングワイヤー16はアルミニウムなどを用いてい
る。
【0042】図5には、ウエハー受け7が示される。図
7(A)には、その上面図、図7(B)には、図7
(A)の“D−E”線上での断面図が示される。このウ
エハー受け7は、その上に搭載するウエハー6よりも十
分に大きい大きさの円盤状形状となっている。その表面
には、ウエハー6のずれを防止する突起8が設けられて
いる。この突起8は、ウエハー6の形状にほぼ対応する
ようなリング形状となっていて、ウエハー6の位置ずれ
を防止する機能を有する。図5(A)に示されるように
位置合わせマーク19がその表面に形成されていて、ウ
エハー6を搭載する際に、ウエハーのノッチとの位置合
わせが行える。
【0043】次に、図6には、ウエハー6の上面図が示
されている。ウエハー6の外周部以外の領域には多数個
の半導体チップ17が形成されている。このウエハー6
の外周部の一箇所には位置合わせ用のノッチ20が形成
されている。このノッチ20とウエハー受け7の位置合
わせマーク19とが一致するように、ウエハー6はウエ
ハー受け7の上に搭載される。
【0044】次に、図7にはウエハー緩衝材9の上面図
が示される。このウエハー緩衝材9はリング状であり、
ウエハー受け7よりも若干小さめの径を有している。こ
のウエハー緩衝材9は、ウエハー6をはさみ固定するこ
とから、ウエハー6を壊さないため十分な弾性を持った
ものが望ましい。また、ウエハー6には高温ストレスを
かけることから、ウエハー緩衝材9には、断熱性の高い
ものを用いるとよい。
【0045】8インチや12インチなどウエハーサイズ
の異なるウエハーを評価する場合、それぞれのウエハー
の大きさに応じた大きさの高温対応基板を用意すること
で、様様な大きさのウエハーの評価を容易に行うことが
可能である。
【0046】この装置を用いれば従来1ウエハーからは
同時に8個のTEG程度のみしか評価ができなかったの
に対し、1ウエハーから100個のTEG以上もの評価
を同時に行う事が可能である。100個のTEGを評価
し、各TEGについて5端子を評価することができ、5
00チャンネルの評価が可能である。
【0047】本実施の形態は、ウエハー信頼性評価であ
ることからアッセンブリする必要が無いためパッケージ
ングによるコスト、時間の削減が可能となる。従来で
は、EM,BTなどの評価に先立ちパッケージングを行
うことが必要であったが、パッケージングには、1つの
半導体チップにつき、2週間ほどの時間を要していた
が、本実施の形態による高温対応基板と半導体ウエハー
とのボンディングに時間はそれを約1000分の1近く
の時間に短縮できる。
【0048】多チャンネルの一斉評価が可能になること
から、より精度のあるデータを短時間で得ることができ
る。
【0049】さらに、本実施の形態によれば、針を用い
ていないことから250℃から350℃の高温での評価
を行うことが可能である。
【0050】ストレッサーをウエハーへ接続することが
容易であることから、一つの評価装置でEM、TDD
B、HCI、BT等の多数の信頼性評価を一つの装置で
行え、図2に示された構成以外にはストレッサー以外の
装備を一切必要としないので、少スペース化も図ること
が可能となる。
【0051】次に、本実施の形態における半導体装置の
評価方法を説明する。
【0052】まず、図1に示される構成を有する高温対
応基板1を準備する。次に、被評価ウエハー6表面上に
高温対応基板1を装着する。この際、被評価半導体チッ
プ17のTEGパッド18が高温対応基板1の開口部3
に露出するように位置合わせを行って、ウエハー6の上
面に高温対応基板1の下面を接触させる。ここで、開口
部3は、複数の半導体チップ表面を露出するように複数
個設けられている。
【0053】次に、図4(B)に示されるように、前記
被評価ウエハー6表面の複数の半導体チップ上の複数の
TEGパッド18と高温対応基板1上の接続パッド4と
を1対1の関係となるようにワイヤーボンダーを用いて
ボンディングワイヤー16で接続する。この際、位置を
マニュアル設定できるオートボンダーを用い評価対象物
をボンディングする。このようなボンダーを用いると効
率的にボンディングが行える。
【0054】次に、図3(B)に示されるように被評価
ウエハー6及び高温対応基板1をウエハー受け7に搭載
する。ここで、ウエハー受け7は、ウエハー6の余計な
動きを抑制するために設けられている。
【0055】次に、図2に示されるようにウエハー受け
7上に搭載されたウエハー6及び高温対応基板1を温度
制御装置10上に搭載する。そして、バネの弾性状態を
調整してプロ−バ13のパッドと高温対応基板1上のピ
ン2を接続する。温度制御装置10、高温対応基板1、
ウエハー6などはカバー15で覆われた空間内に配置さ
れ、外の雰囲気と遮断されていて、保温が図られてい
る。
【0056】次に、ウエハー6上の各パッド表面が酸化
することを防止するために窒素パージを行う。
【0057】次に、温度制御装置10を制御して評価に
必要な温度になるまで、ウエハー6の加熱を行う。又
は、場合により、必要な温度まで冷却を行う。
【0058】次に、ストレッサーから試験用の所定電
圧、電流の試験信号を接続ケーブル14、高温対応基板
1を介してウエハー6のTEGパッド18に加えて、電
圧、リーク電流の測定を行って試験を開始する。
【0059】本実施の形態によれば、すべての評価をウ
エハーにて行うことができ、さらに1ウエハーあたり約
100素子程度の多チャンネルの評価を一斉に行うこと
ができる。
【0060】従来のウエハー状態でプローブカードを用
いて、半導体チップごとに評価を行っていた場合と比べ
て、本実施の形態では約30倍のチャンネル数で評価を
行うことができる。さらに従来よりも約300時間程度
は評価時間を短縮することができる。
【0061】本実施の形態では、従来の半導体装置の評
価の際、ウエハー評価で必要なプローブカード、パッケ
ージ評価で必要とされるパッケージが不要となり、低コ
スト、短時間での評価が可能である。
【0062】本実施の形態の半導体装置の評価方法を用
いることで、事前に高温対応基板を用意しておけば、半
導体ウエハー内の被評価半導体チップの被測定用パッド
と高温対応基板上のパッドとをワイヤーで接続してテス
ト環境を準備するには数時間もあれば可能であり、半導
体装置開発過程で、早期に半導体装置のテストを実行で
きる点で開発スピードを向上できる。
【0063】さらに、半導体装置の量産工程で、抜き取
り検査を行う場合において、効率良く評価が行え、量産
効率を向上できる。
【0064】ここで使用される高温対応基板は、その構
成材料などを適宜、選択することで、複数回の評価を同
じ高温対応基板を用いて繰り返し行うことができる。こ
のように同一の高温対応基板を複数回用いることで、コ
ストの削減も図られる。
【0065】(第1の実施の形態の変形例)第1の実施
の形態においては、高温対応基板1はウエハー受けにウ
エハー緩衝材9を介して、搭載されていたが、必ずしも
ウエハー緩衝材9は用いる必要はない。ウエハー緩衝材
9を用いない場合、高温対応基板1はウエハー受け7に
対して、間に被測定ウエハー6を介在させて、ウエハー
6と接触していない、その外周部において、ねじなどを
用いて接続される。
【0066】
【発明の効果】本発明によれば、半導体装置の信頼性評
価を高速に多数個同時に行うことが可能な半導体評価装
置及び半導体装置の評価方法を提供できる。
【図面の簡単な説明】
【図1】 第1の実施の形態における高温対応基板の上
面図。
【図2】 第1の実施の形態における半導体評価装置の
側面図。
【図3】 (A)は、第1の実施の形態におけるウエハ
ー受け上に位置合わせされたウエハー及び高温対応基板
の側面図であり、(B)は、第1の実施の形態における
ウエハー受けに搭載された状態のウエハー及び高温対応
基板を表す側面図。
【図4】 (A)は、ウエハー上に搭載された状態の高
温対応基板を表す上面図であり、(B)は、図4(A)
における“C”の部分の拡大断面図である。
【図5】 (A)は、ウエハー受けの上面図であり、
(B)は図5(A)における“D−E”線上での断面図
である。
【図6】 ウエハーの上面図。
【図7】 ウエハー緩衝材の上面図。
【符号の説明】
1 高温対応基板 2 ピン 3 開口部 4 パッド 5 配線 6 ウエハー 7 ウエハー受け 8 突起 9 ウエハー緩衝材 10 温度制御装置 11 バネ 12 カバー 13 プロ−バー 14 接続ケーブル 15 半導体評価装置 16 ボンディングワイヤー 17 半導体チップ 18 TEGパッド 19 位置合わせマーク 20 ノッチ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】開口部周囲に設けられ、被評価半導体ウエ
    ハーの複数のパッドにそれぞれ1対1で接続される複数
    の接続パッドと、 外周部に設けられ、試験用信号が入力されるピンと、 前記接続パッドと前記ピンとを接続する配線とを有する
    ことを特徴とする半導体評価装置。
  2. 【請求項2】前記被評価半導体ウエハーを搭載するウエ
    ハー受けと、 このウエハー受けが搭載され、評価に必要な温度を被評
    価半導体ウエハーに加える温度制御装置をさらに有する
    ことを特徴とする請求項1記載の半導体評価装置。
  3. 【請求項3】前記ピンに接続される端子を有し、試験用
    信号がこの端子に与えられるプロ−バをさらに有し、全
    体が断熱材で被覆されていることを特徴とする請求項1
    又は2記載の半導体評価装置。
  4. 【請求項4】被評価半導体ウエハー表面に高温対応基板
    を装着する工程と、 前記被評価半導体ウエハー表面の被評価パッドと前記高
    温対応基板上の接続パッドとを接続する工程と、 前記高温対応基板に接続された被評価半導体ウエハーを
    評価に必要な温度に設定する工程と、 前記高温対応基板を介して前記被評価半導体ウエハーに
    試験用信号を与える工程とを有することを特徴とする半
    導体装置の評価方法。
  5. 【請求項5】前記被評価半導体ウエハー表面の被評価パ
    ッドと前記高温対応基板上の接続パッドとを接続する工
    程において、ワイヤーボンディングを用いて接続するこ
    とを特徴とする請求項4記載の半導体装置の評価方法。
  6. 【請求項6】前記被評価半導体ウエハー表面の被評価パ
    ッドと前記高温対応基板上の接続パッドとを接続する工
    程において、前記被評価半導体ウエハーの被評価パッド
    は複数の半導体チップにまたがって複数存在することを
    特徴とする請求項4又は5いずれか1項記載の半導体装
    置の評価方法。
JP2001130829A 2001-04-27 2001-04-27 半導体評価装置及び半導体装置の評価方法 Pending JP2002329759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001130829A JP2002329759A (ja) 2001-04-27 2001-04-27 半導体評価装置及び半導体装置の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001130829A JP2002329759A (ja) 2001-04-27 2001-04-27 半導体評価装置及び半導体装置の評価方法

Publications (1)

Publication Number Publication Date
JP2002329759A true JP2002329759A (ja) 2002-11-15

Family

ID=18979129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001130829A Pending JP2002329759A (ja) 2001-04-27 2001-04-27 半導体評価装置及び半導体装置の評価方法

Country Status (1)

Country Link
JP (1) JP2002329759A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003046976A1 (fr) * 2001-11-30 2003-06-05 Tokyo Electron Limited Appareil d'essai d'evaluation de la fiabilite, systeme d'essai d'evaluation de la fiabilite, contacteur et procede d'essai d'evaluation de la fiabilite
EP1666900A1 (en) * 2003-09-11 2006-06-07 Advantest Corporation Semiconductor test system
US7214961B2 (en) 2003-12-02 2007-05-08 Espec Corp. Semiconductor testing device and semiconductor testing method
JP2007235042A (ja) * 2006-03-03 2007-09-13 Sumco Corp 半導体素子の評価方法、ならびに半導体ウェーハの品質評価方法および製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003046976A1 (fr) * 2001-11-30 2003-06-05 Tokyo Electron Limited Appareil d'essai d'evaluation de la fiabilite, systeme d'essai d'evaluation de la fiabilite, contacteur et procede d'essai d'evaluation de la fiabilite
US7091733B2 (en) 2001-11-30 2006-08-15 Tokyo Electron Limited Reliability evaluation test apparatus, reliability evaluation test system, contactor, and reliability evaluation test method
US7242206B2 (en) 2001-11-30 2007-07-10 Tokyo Electron Limited Reliability evaluation test apparatus, reliability evaluation test system, contactor, and reliability evaluation test method
US8456186B2 (en) * 2001-11-30 2013-06-04 Tokyo Electron Limited Reliability evaluation test apparatus, reliability evaluation test system, contactor, and reliability evaluation test method
EP1666900A1 (en) * 2003-09-11 2006-06-07 Advantest Corporation Semiconductor test system
EP1666900A4 (en) * 2003-09-11 2010-11-03 Advantest Corp SEMICONDUCTOR TESTING SYSTEM
US7214961B2 (en) 2003-12-02 2007-05-08 Espec Corp. Semiconductor testing device and semiconductor testing method
JP2007235042A (ja) * 2006-03-03 2007-09-13 Sumco Corp 半導体素子の評価方法、ならびに半導体ウェーハの品質評価方法および製造方法

Similar Documents

Publication Publication Date Title
US6853211B2 (en) Method and system having switching network for testing semiconductor components on a substrate
US7078926B2 (en) Wafer-level burn-in and test
EP0898712B1 (en) Wafer-level burn-in and test
US6258609B1 (en) Method and system for making known good semiconductor dice
JP5933239B2 (ja) テスタ及びそのテスタを含んだテスト装置
US20070152689A1 (en) Modular probe card
JPH0792479B2 (ja) プローブ装置の平行度調整方法
JP2002110751A (ja) 半導体集積回路装置の検査装置および製造方法
TW200822263A (en) Test method for yielding a known good die
US20210003631A1 (en) Semiconductor package test apparatus
TW201514503A (zh) 電連接裝置
JP2000100882A (ja) 半導体装置の製造方法とその検査方法、及び、それらの方法に用いる冶具
JP2002329759A (ja) 半導体評価装置及び半導体装置の評価方法
KR20180028759A (ko) 테스트 핸들러
US20100201390A1 (en) Probe card, method for manufacturing probe card, and prober apparatus
KR100632234B1 (ko) 열방출 공간을 갖는 프로브 스테이션
KR20150112425A (ko) 반도체 소자 테스트 소켓
JPH11260871A (ja) プローブ装置
KR20080070996A (ko) 반도체 소자의 테스트 장치 및 테스트 방법
KR102682685B1 (ko) 검사용 소켓
US11796590B2 (en) Localized heating/cooling using thermocouple between probe pins
JP2004020209A (ja) プローブカード
JP7474678B2 (ja) 載置台、検査装置及び検査方法
JP2010210545A (ja) 半導体チップ検査装置
Ballouli et al. Known good die achieved through wafer level burn-in and test

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070424