JP4504264B2 - 半導体素子評価装置および半導体素子評価方法 - Google Patents
半導体素子評価装置および半導体素子評価方法 Download PDFInfo
- Publication number
- JP4504264B2 JP4504264B2 JP2005183235A JP2005183235A JP4504264B2 JP 4504264 B2 JP4504264 B2 JP 4504264B2 JP 2005183235 A JP2005183235 A JP 2005183235A JP 2005183235 A JP2005183235 A JP 2005183235A JP 4504264 B2 JP4504264 B2 JP 4504264B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- source
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
A.Kerber et al. "Direct Measurement of the Inversion Charge in MOSFETs : Application to Mobility Extraction in Alternative Gate Dielectrics", Symp. on VLSI Tech., p.159 (2003) D.V.Singh et al. "Ultra-fast Measurements of the Inversion Charge in MOSFETs and Impact on Measured Mobility in High-k MOSFETs", Tech. Dig. of IEDM, p.863 (2004)
第1の実施の形態で電気的特性を評価する半導体素子は、図1に示すような、半導体基板1(例えばシリコン基板)の上にゲート絶縁膜2が設けられ、ゲート絶縁膜2の上にゲート電極3(例えば多結晶シリコン)が設けられ、ゲート電極3の両側の半導体基板1にソース領域4とドレイン領域5が設けられた、MIS型電界効果トランジスタ(以下、MISFETという)である。MISFETはN型MISFETとP型MISFETのいずれであってもよい。
第2の実施の形態で電気的特性を評価する半導体素子については、第1の実施形態と同様である。
2…ゲート絶縁膜
3…ゲート電極
4…拡散層(ソース)
5…拡散層(ドレイン)
101 … MIS型電界効果トランジスタ(MISFET)
102 …パルス発生装置
103 …定電圧源
104 …スイッチ
105 …定電圧源
106 …電流・電圧変換装置
107 … オシロスコープ
201 … MIS型電界効果トランジスタ(MISFET)
202 …パルス発生装置
203 …定電圧源
204 …電流・電圧変換装置
205 …定電圧源
206 …電流・電圧変換装置
207 …定電圧源
208 … オシロスコープ
Claims (6)
- 電界効果型トランジスタのゲート電極に電気的に接続しうるパルス発生装置と、
前記電界効果型トランジスタの第1のソース・ドレイン領域に電気的に接続しうる第1の入力端子を有する第1の電流・電圧変換装置と、
前記電界効果型トランジスタの第2のソース・ドレイン領域に電気的に接続しうる第2の端子を一端に有し、断線と結線とを選択可能なスイッチと、
前記スイッチの他端に電気的に接続しうる第2の定電圧源と、を備え、
前記第2の定電圧源を用いて、前記第1の入力端子と前記第2の端子との間に電位差を形成し、
前記スイッチを断線した第1状態で、前記パルス発生装置を用いて、前記電界効果型トランジスタを空乏状態から反転状態へと変化させる単パルス電圧を前記ゲート電極に印加し、
前記第1状態における単パルス電圧の印加時に、前記第1の入力端子に流れる第1電流の時間変化を計測し、
前記第1電流の時間積分値から、前記電界効果型トランジスタの動作状態での反転層電荷量を導出し、
前記スイッチを結線した第2状態で、前記パルス発生装置を用いて、前記電界効果型トランジスタを空乏状態から反転状態へと変化させる単パルス電圧を前記ゲート電極に印加し、
前記第2状態における単パルス電圧の印加時に、前記第1の入力端子に流れる第2電流の時間変化を計測し、
前記第2電流の収束値から、前記電界効果型トランジスタの動作状態でのチャネル電流を求め、
前記チャネル電流および前記反転層電荷量から、キャリアの移動度を導出しうることを特徴とする半導体素子評価装置。 - 電界効果型トランジスタのゲート電極に電気的に接続しうるパルス発生装置と、
前記電界効果型トランジスタの第1のソース・ドレイン領域に電気的に接続しうる第1の入力端子を有する第1の電流・電圧変換装置と、
前記第1の電流・電圧変換装置の第1の出力端子に電気的に接続しうる第1の定電圧源と、
前記電界効果型トランジスタの第2のソース・ドレイン領域に電気的に接続しうる第2の入力端子を有する第2の電流・電圧変換装置と、
前記第2の電流・電圧変換装置の第2の出力端子に電気的に接続しうる第2の定電圧源と、を備え
前記第1もしくは第2の定電圧源を用いて、前記第1の入力端子と前記第2の入力端子との間に電位差を形成し、
前記パルス発生装置を用いて、前記電界効果型トランジスタを空乏状態から反転状態へと変化させる単パルス電圧を、前記ゲート電極に印加し、
前記単パルス電圧の印加時において、前記第1の入力端子に流れる第1電流の時間変化を計測し、
前記単パルス電圧の印加時において、前記第2の入力端子に流れる第2電流の時間変化を計測し、
前記第1の電流と前記第2電流との代数差を2で割ることで求まる電流値から、前記電界効果型トランジスタの動作状態でのチャネル電流を導出し、
前記第1の電流と前記第2電流との代数和として求まる電流値の時間積分値から、前記電界効果型トランジスタの動作状態での反転層電荷量を導出し、
前記チャネル電流および前記反転層電荷量から、キャリアの移動度を導出しうることを特徴とする半導体素子評価装置。 - 前記電界効果型トランジスタの半導体基板に電気的に接続しうる第3の定電圧源を備えることを特徴とする請求項1または2に記載の半導体素子評価装置。
- 前記第1もしくは第2の電流・電圧変換装置の出力電圧を計測できる電圧計を備えることを特徴とする請求項1乃至3のいずれか1項に記載の半導体素子評価装置。
- 電界効果型トランジスタのソース領域に電気的に接続された第1のソース・ドレイン用端子と、前記電界効果型トランジスタのドレイン領域に電気的に接続された第2のソース・ドレイン用端子と、の間に電位差を形成するステップと、
前記電界効果型トランジスタを空乏状態から反転状態へと変化させる単パルス電圧を、前記電界効果型トランジスタのゲート電極に印加するステップと、
前記単パルス電圧の印加時において、前記第1のソース・ドレイン用端子に流れるソース電流の時間変化を計測するステップと、
前記単パルス電圧の印加時において、前記第2のソース・ドレイン用端子に流れるドレイン電流の時間変化を計測するステップと、
前記ソース電流と前記ドレイン電流との代数差を2で割ることで求まる電流値から、前記電界効果型トランジスタの動作状態でのチャネル電流を導出するステップと、
前記ソース電流と前記ドレイン電流との代数和として求まる電流値の時間積分値から、前記電界効果型トランジスタの動作状態での反転層電荷量を導出するステップと、
前記チャネル電流および前記反転層電荷量から、キャリアの移動度を導出するステップとを備えることを特徴とする半導体素子評価方法。 - 前記単パルス電圧のパルス幅は、10nsec以上0.1sec以下であることを特徴とする請求項5に記載の半導体素子評価方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005183235A JP4504264B2 (ja) | 2005-06-23 | 2005-06-23 | 半導体素子評価装置および半導体素子評価方法 |
US11/472,449 US7573065B2 (en) | 2005-06-23 | 2006-06-22 | Semiconductor device evaluation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005183235A JP4504264B2 (ja) | 2005-06-23 | 2005-06-23 | 半導体素子評価装置および半導体素子評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007003327A JP2007003327A (ja) | 2007-01-11 |
JP4504264B2 true JP4504264B2 (ja) | 2010-07-14 |
Family
ID=37566281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005183235A Expired - Fee Related JP4504264B2 (ja) | 2005-06-23 | 2005-06-23 | 半導体素子評価装置および半導体素子評価方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7573065B2 (ja) |
JP (1) | JP4504264B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7098050B1 (en) * | 2004-10-27 | 2006-08-29 | Kla-Tencor Technologies Corporation | Corona based charge voltage measurement |
US7235501B2 (en) | 2004-12-13 | 2007-06-26 | Micron Technology, Inc. | Lanthanum hafnium oxide dielectrics |
US7776765B2 (en) | 2006-08-31 | 2010-08-17 | Micron Technology, Inc. | Tantalum silicon oxynitride high-k dielectrics and metal gates |
US7759747B2 (en) | 2006-08-31 | 2010-07-20 | Micron Technology, Inc. | Tantalum aluminum oxynitride high-κ dielectric |
US7605030B2 (en) | 2006-08-31 | 2009-10-20 | Micron Technology, Inc. | Hafnium tantalum oxynitride high-k dielectric and metal gates |
US7563730B2 (en) | 2006-08-31 | 2009-07-21 | Micron Technology, Inc. | Hafnium lanthanide oxynitride films |
US7544604B2 (en) | 2006-08-31 | 2009-06-09 | Micron Technology, Inc. | Tantalum lanthanide oxynitride films |
CN116224003B (zh) * | 2022-12-26 | 2023-11-14 | 重庆大学 | Mos型半导体器件的阈值电压稳定性测试电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI230392B (en) * | 2001-06-18 | 2005-04-01 | Innovative Silicon Sa | Semiconductor device |
-
2005
- 2005-06-23 JP JP2005183235A patent/JP4504264B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-22 US US11/472,449 patent/US7573065B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7573065B2 (en) | 2009-08-11 |
US20060289863A1 (en) | 2006-12-28 |
JP2007003327A (ja) | 2007-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4504264B2 (ja) | 半導体素子評価装置および半導体素子評価方法 | |
TWI267950B (en) | Method of predicting lifetimes of MISFET having a high-k gate dielectric and integrated circuit | |
US7859289B2 (en) | Method for measuring interface traps in thin gate oxide MOSFETS | |
Lou et al. | A novel single-device DC method for extraction of the effective mobility and source-drain resistances of fresh and hot-carrier degraded drain-engineered MOSFET's | |
CN111368490B (zh) | 横向双扩散晶体管的电路系统及其建模方法 | |
Zeitzoff et al. | Correcting effective mobility measurements for the presence of significant gate leakage current | |
US20060017084A1 (en) | Integrated semiconductor metal-insulator-semiconductor capacitor | |
JP2010205882A (ja) | 半導体装置の信頼性試験方法及び信頼性試験装置 | |
Roll | Leakage current and defect characterization of short channel MOSFETs | |
US7132878B2 (en) | Charge pump current source | |
Neugroschel et al. | Measurement of the interface trap and dielectric charge density in high-/spl kappa/gate stacks | |
CN114242605A (zh) | 缺陷提取方法和缺陷提取系统 | |
US6731130B1 (en) | Method of determining gate oxide thickness of an operational MOSFET | |
US20060115910A1 (en) | Method for predicting lifetime of insulating film | |
CN116243132B (zh) | 检测方法、装置及设备 | |
Lu et al. | A new observation of the Elliot curve waveform in charge pumping of poly-Si TFTs | |
Stefanov et al. | Performance of Deep-Depletion Buried-Channel $ n $-MOSFETs for CMOS Image Sensors | |
Ji et al. | A new Ultra-Fast Single Pulse technique (UFSP) for channel effective mobility evaluation in MOSFETs | |
JP3247396B2 (ja) | 半導体装置の評価方法 | |
JP4575271B2 (ja) | 半導体素子の評価方法 | |
Tseng et al. | Lateral nonuniformity effects of border traps on the characteristics of metal–oxide–semiconductor field-effect transistors subjected to high-field stresses | |
JP4896380B2 (ja) | 電界効果型トランジスタの評価方法及び当該評価方法を用いた電界効果型トランジスタの作製方法 | |
Djezzar | Application of Charge Pumping Technique for MOSFET Devices Reliability | |
Rani et al. | Multi-finger gate ISFET (Mf-ISFET) for pH sensor application. | |
Nam | NMOSFET’s hot carrier reliability comparison using the subthreshold current measurement method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100422 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |