JP2002100663A - 半導体素子の電圧計測装置および電圧計測方法並びに測定装置 - Google Patents
半導体素子の電圧計測装置および電圧計測方法並びに測定装置Info
- Publication number
- JP2002100663A JP2002100663A JP2000288799A JP2000288799A JP2002100663A JP 2002100663 A JP2002100663 A JP 2002100663A JP 2000288799 A JP2000288799 A JP 2000288799A JP 2000288799 A JP2000288799 A JP 2000288799A JP 2002100663 A JP2002100663 A JP 2002100663A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- value
- current value
- external voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
壊に至るまでの測定結果を統一的に扱えるようにする。 【解決手段】半導体素子に通電される電流iが、ファウ
ラ−ノルドハイムトンネル電流式にしたがって変化し、
かつ絶縁膜以外の寄生抵抗が無視できる所定電圧まで外
部電圧Vを上昇変化させ、当該外部電圧Vと電流値iを
測定する。次に測定されたVとiに基づいて、半導体素
子についてのファウラ−ノルドハイムトンネル電流式を
演算し、理想曲線109を求める。所定電圧になったと
きの電流値からiを所定の比率で段階的に上昇させる毎
にiとVを測定し、Vが急減したとき、直線108で示
す絶縁破壊が生じたときの電流値を絶縁破壊時電流値と
する。この絶縁破壊時電流値に対応する絶縁破壊電圧
値、つまり曲線109と直線108との交点の電圧値V
bd3を、フェウラ−ノルドハイムトンネル電流式から演
算する。
Description
体素子の絶縁破壊電圧を計測する装置および方法並びに
その測定装置に関するものである。
導体基板2上に、酸化膜などの絶縁膜3を形成しこの絶
縁膜3上に電極4を形成したMIS(Metal-Insulator
-Semiconductor)構造の半導体素子1はMOS構造のト
ランジスタなどとして使用される。MIS構造の半導体
素子1の絶縁膜3の品質の評価法の一つに、TZDB
(Time Zro-Dielectric Break down)法がある。
するために用いられる測定装置を示している。すなわち
この測定装置では半導体素子1が測定対象の試料(以下
MIS試料という)1として試料台5上に載置される。
そして試料台5とMIS試料1の電極4との間に電源6
が電気的に接続され、電源6から探針(プローブ)7を
介して電極4に電圧(以下外部電圧という)が印加され
る。外部電圧値Vは電圧計8で測定される。またMIS
試料1に通電される電流の電流値iは電流計9で測定さ
れる。電源6から電極4に印加される電圧は図示しない
コントローラによって制御される。
うにMIS試料1の電極4に印加する電圧を単位時間
(たとえば0.2s)ごとにステップ状に段階的に(た
とえば1.25Vづつ)、最大印加電圧(たとえば3
7.5V)に至るまで上昇変化させていき、各ステップ
の終端101で外部電圧値VとMIS試料1に通電され
る電流値iを測定し、電流が急激に上昇したときの外部
電圧値Vをもって絶縁膜3の絶縁破壊電圧値とする計測
方法のことである。なお絶縁破壊電圧Vbdは必要に応じ
て下記(20)式に基づいて絶縁破壊電界値Ebdに換算
される。
る。この式ではフラットバンド電圧は無視している。
している。MIS試料1は図示するような電圧−電流特
性104を備えている。
(2)で示すいずれかの方法で行われる。
値ic(たとえば2E−2A)が設定される。たとえば
外部電圧VがVaに達したときに110で示すように絶
縁破壊が生じ電流が判定電流値icを超えたならば、そ
のときの外部電圧値Vaを絶縁破壊電圧値とする。また
外部電圧VがVbに達したときに111で示すように絶
縁破壊が生じ電流が判定電流値icを超えたならば、そ
のときの外部電圧値Vbを絶縁破壊電圧値とする。
に変化した時点の電圧を絶縁破壊電圧とみなす。
縁膜3の絶縁耐圧が良好と評価し、絶縁破壊電圧値が低
い場合には絶縁膜3の絶縁耐圧が不良と評価する。
絶縁膜3で電圧降下が生じるのみならず、絶縁膜3以外
の部分でも電圧降下が生じる。すなわち電極4、半導体
基板2、試料1の裏面と試料台5の接触部がそれぞれも
っている直列抵抗成分12(図9で破線にて仮想的に示
す)によっても電圧降下が生じる。この直列抵抗成分1
2を寄生抵抗という。この直列抵抗成分12の大小いか
んは絶縁破壊電圧の計測に影響を与える。これを図1
2、図13を参照して説明する。
との関係を示している。MIS試料1は図示するような
電界−電流特性112を備えている。
される電流iは様々な要因による電流の和で表される。
低電界の領域では絶縁膜3に対する充電、電極4の周辺
からのリークなどによる電流成分113が支配的とな
る。これに対して高電界の領域ではファウラ−ノルドハ
イム(Fowler-Nordheim)トンネル電流の成分109が
支配的となる。以下適宜FNトンネル電流と略称する。
はつぎの式(これをファウラ−ノルドハイムトンネル電
流式と定義する)で表される。
絶縁膜3の厚さで、qは電子の電荷で、hはプランク定
数で、φB は電子に対する絶縁膜3の障壁高さで、m
は電子の有効質量である。
を、直列抵抗成分12が大きい場合の特性104(実線
にて示す)と小さい場合の理想的な特性114(破線に
て示す)とを比較して示している。
で示すように、絶縁膜3による電圧降下VI とその他
の直列抵抗成分12による電圧降下Vg、Vsub、V
BCとの和で表される。
subは半導体基板2の持つ抵抗による電圧降下で、V
BC はMIS試料1の裏面と試料台5との接触部の抵
抗による電圧降下である。
してFNトンネル電流が流れ、絶縁膜3のもつ抵抗に対
して相対的に直列抵抗成分12の影響が大きくなる。こ
のため高電圧(高電界)領域では、図13に示すように
直列抵抗成分12の大きい場合(実線)と小さい場合
(破線)とで特性が大きく異なってしまう。
の試料間で直列抵抗成分12の大きさが常に同じとみな
せるのであれば、実際に測定される特性104がたとえ
理想的な特性114からかけ離れていたとしても、直列
抵抗成分12による影響は各試料間で共通であるので絶
縁膜3の良否の判定を同じ基準で行うことができる。し
かしながら複数の試料間で直列抵抗成分12の大きさが
互いに異なる場合には、直列抵抗成分12による影響は
各試料間で互いに異なり実際に得られる特性104がば
らつくので絶縁膜3の良否の判定を同じ基準で行うこと
はできない。つまり各試料間で高電界領域における絶縁
破壊電圧の大小を比較したり各試料を定量的に評価する
ことはできない。
それぞれ示す直列抵抗成分12の大きさが異なる試料1
15、116、117間で電圧−電流特性を実際に測定
した結果を示している。
料115、116、117は絶縁膜3が厚さ25nmの
シリコン酸化膜で共通しており、電極4についても厚さ
400nmの低抵抗多結晶シリコン電極で共通してい
る。しかし半導体基板2については各試料115、11
6、117間で厚さ、抵抗率などが異なっており、直列
抵抗成分12の大きさが異なっている。
5、116、117毎に実際に得られる特性がばらつ
き、絶縁膜3の良否の判定を同じ基準で行うことはでき
ない。
を無視できる判定方法が、つぎの文献に記載されてい
る。すなわち「ASTM F1771-97゛Standard Test Method
for Evaluating Gate Oxide Integrity by Voltage Ram
p Technique゛」には、寄生抵抗が事実上無視できるよ
うな低電圧つまりシリコン酸化膜にかかる電界にして8
MV/cm以下で絶縁破壊が発生した場合には絶縁耐圧
不良と判定し、それ以上の耐圧をもつ場合には絶縁耐圧
良好(合格)と判定するという方法が記載されている。
しかしこの文献には寄生抵抗が無視できないような高電
圧の領域で判定を定量的に行う方法については記載され
ていない。
測定結果を用いて絶縁破壊電圧値を補正して判定を同じ
基準で行い判定を定量的に行うことも考えられる。しか
し直列抵抗成分12を別途測定することにした場合には
評価のプロセスが複雑となるという問題が発生する。ま
た以下に述べる公報記載の発明と同様の問題が発生す
る。
は、TZDB法によって低電界領域で測定された電圧値
と電流値を用いてFNトンネル電流式を求め、高電界領
域で実測された電流値をFNトンネル電流式に代入する
ことによって酸化膜にかかる真の電界値を求めるという
発明が記載されている。
ようにTZDB法によって低電界領域のみならず高電界
領域においても外部電圧値Vを段階的にステップ状に上
昇変化させていく点しか記載されていない。図16
(b)は低電界領域のみならず高電界領域においても外
部電圧値を段階的にステップ状に上昇変化させていった
場合の時間tと電界Eとの関係を示している。同図16
(b)は各MIS試料間で直列抵抗成分12の大きさが
異なる場合の特性を比較して示す図であり、実線で示す
特性118は直列抵抗成分12が大きい場合であり、破
線で示す特性は直列抵抗成分12が小さい場合である。
この図から明らかなように、高電界領域では外部電圧を
同じ上昇率で上昇させていったとして直列抵抗成分12
の大きさが異なる試料間で電界Eの上昇率が異なってし
まう。このため直列抵抗成分12の大きさの異なる試料
間で、絶縁破壊に至るまでの測定結果を統一的に扱えな
いという問題が発生する。
電極4には、絶縁膜3上にCVD法(化学的気相堆積
法)で堆積させ不純物をドープした多結晶シリコンが広
く用いられる。そこで図示するように多結晶シリコン電
極4の面内の一点に探針7を電気的に接触させて絶縁破
壊電圧を計測する際には、上述した直列抵抗成分12に
よる電圧降下の影響のみならず電極面の横方向の抵抗成
分による電圧降下の影響をも受けることになる。すなわ
ち電極4の面内で探針7の接触点と絶縁破壊が生じた点
とが離れている場合には、その離間距離に応じて抵抗成
分が発生し、これに応じて電圧降下が生じ、この電圧降
下が絶縁破壊電圧の計測結果に影響を与える。
る電圧降下の影響を抑えるために、多結晶シリコン電極
4の上に、低抵抗の金属膜を形成して電極を二重にして
測定することが考えられる。しかしこの方法によると試
料を作成する工程が複雑となり時間を要するという問題
が発生する。したがって電極自体は簡易な方法で作成さ
れる電極を用いることが望ましい。
抵抗成分12の大きさの異なる試料間で絶縁破壊に至る
までの測定結果を統一的に扱えるようにすることを第1
の解決課題とするものである。
流を測定する測定装置において、試料を作成する工程を
複雑にすることなく、電極面の横方向における電圧降下
の影響を受けることのない測定を行えるようにすること
を第2の解決課題とするものである。
発明では、第1の解決課題を達成するために、半導体基
板上に絶縁膜を形成しこの絶縁膜上に電極を形成した半
導体素子の前記電極に外部より電圧を印加し、この外部
電圧を上昇変化させる毎に当該外部電圧値と前記半導体
素子に通電される電流値を測定することにより、前記絶
縁膜の絶縁破壊電圧を計測するようにした半導体素子の
電圧計測装置において、前記半導体素子に通電される電
流が、ファウラ−ノルドハイムトンネル電流式にしたが
って変化し、かつ前記絶縁膜以外の寄生抵抗が無視でき
る所定電圧値まで前記外部電圧を上昇変化させ、当該外
部電圧値と電流値を測定する第1の測定手段と、前記第
1の測定手段によって測定された外部電圧値と電流値に
基づいて、前記半導体素子についてのファウラ−ノルド
ハイムトンネル電流式を演算する第1の演算手段と、前
記所定電圧値になったときの電流値から更に電流を所定
の比率で段階的に上昇変化させる毎に当該電流値と外部
電圧値を測定し、外部電圧値が急激に減少したときの電
流値を絶縁破壊時電流値として測定する第2の測定手段
と、前記第2の測定手段によって測定された絶縁破壊時
電流値に対応する絶縁破壊電圧値を、前記第1の演算手
段で演算されたファウラ−ノルドハイムトンネル電流式
から演算する第2の演算手段とを具えたことを特徴とす
る。
して説明する。
れる電流iが、ファウラ−ノルドハイムトンネル電流式
(IFN=CEI 2exp(−B/EI))にしたがって変
化し、かつ絶縁膜3以外の寄生抵抗12が無視できる所
定電圧値αまで外部電圧Vを上昇変化させ、当該外部電
圧値Vと電流値iを測定する。
に基づいて、半導体素子1についてのファウラ−ノルド
ハイムトンネル電流式を演算する。これにより図4で破
線で示す理想曲線109が求められる。
から更に電流iを図2(b)に示すように所定の比率で
段階的に上昇変化させる毎に当該電流値iと外部電圧値
Vを測定し、外部電圧値Vが急激に減少したとき、つま
り直線108で示すように絶縁破壊が生じたときの電流
値を絶縁破壊時電流値として測定する。
に対応する絶縁破壊電圧値Vbdつまり理想曲線109と
直線108との交点の電圧値Vbdを、ファウラ−ノルド
ハイムトンネル電流式から演算する。
電流値に対応する絶縁破壊電圧値Vbdを、ファウラ−ノ
ルドハイムトンネル電流式から演算するようにしている
ので、真の絶縁破壊電圧値Vbdを求めることができる。
また図2(b)に示すように高電界領域において電流値
iを所定の比率で段階的に上昇変化させるようにしてい
るので、高電界領域では絶縁膜3にかかる電界Eを所定
の比率で上昇させることができる。このため図16
(b)に示す従来技術のように直列抵抗成分12の大き
さが異なる試料間で電界Eの上昇率が異なってしまうこ
とはない。このため直列抵抗成分12の大きさの異なる
試料間で、絶縁破壊に至るまでの測定結果を統一的に扱
うことができるという効果が得られる。
1の測定手段は、外部電圧を所定の比率で段階的に上昇
変化させ、段階的に所定の比率で外部電圧を上昇変化さ
せる毎に当該外部電圧値と電流値を測定し、測定された
電流値が急激に上昇した場合には、この電流値に対応す
る外部電圧値を絶縁破壊電圧値とすることを特徴とす
る。
発明に置換したものである。
発明に置換したものである。
おいて、第2の解決課題を達成するために、前記電極の
面内の複数点で電気的に接触する複数の接触子を介して
前記電極に外部電圧を印加することを特徴とする。
る。
で電気的に接触する複数の接触子7a、7b、7c、7
dを介して電極4に外部電圧Vを印加するようにしてい
るので、電極面の横方向における電圧降下の影響を受け
ることなく電圧または電流を測定することができる。ま
た電極を二重にして電極面の横方向の抵抗成分による電
圧降下の影響を抑える必要がないので、試料1を作成す
る工程が複雑にならない。
に、半導体基板上に絶縁膜を形成しこの絶縁膜上に電極
を形成した半導体素子の前記電極の面内で接触子を電気
的に接触させ、この接触子を介して外部より前記電極に
電圧を印加したときの外部電圧値または前記半導体素子
に通電される電流値を測定するようにした半導体素子の
測定装置において、前記電極の面内の複数点で電気的に
接触するように前記接触子を複数設けたことを特徴とす
る。
ものである。
図面を参照して説明する。なお本実施形態ではP型シリ
コン基板を半導体基板2とするMIS試料1を想定す
る。
示す図であり、図1(b)は実施形態の第2の測定装置
を示す図である。
リコンからなる半導体基板2上に、シリコン酸化膜から
なる絶縁膜3を形成しこの絶縁膜3上に、低抵抗多結晶
シリコンからなる電極4を形成して、構成されている。
6、図7を参照して説明する。
径200mmのP型シリコン基板2が酸化性雰囲気中で
熱処理される。P型シリコン基板2の抵抗率はたとえば
10Ω・cmで、厚さはたとえば725μmである。そ
してP型シリコン基板2の表面にたとえば厚さ25nm
のシリコン酸化膜が絶縁膜3として成長される。
結晶シリコン膜が堆積される。この多結晶シリコン膜に
ガス拡散によってリンがドーピングされる。
よって多結晶シリコン膜をたとえば2.5mm×4mm
(縦×横)のサイズの電極4に整形する。こうして低抵
抗多結晶シリコンの電極4が形成される。電極4の抵抗
率はたとえば1.6E−3Ω・cmで、厚さはたとえば
400nmである。
が終了した時点のMIS試料1の断面構造を図5(a)
に示している。またP型シリコン基板2の裏面にアルミ
を真空蒸着によって堆積したMIS試料1も図5(b)
に示すように作成される。この裏面アルミ蒸着のMIS
試料1の場合には、MIS試料1の裏面と試料台5との
間の接触抵抗が下がり、直列抵抗成分12を小さくする
ことができる。
イズの電極4を有する4つのMIS試料1が配置された
TEG(テストエレメントグループ)11を示してい
る。後述するようにTEG11の4つのMIS試料1は
それぞれ異なる測定条件で絶縁破壊電界Eが計測され
る。測定条件を区別するためにTEG11上の各MIS
試料を1a、1b、1c、1dとする。
のP型シリコン基板2の面内に72個作成される。した
がって全体で72×4=288個のMIS試料1が作成
される。
る。試料台5とMIS試料1の電極4との間に電源6が
電気的に接続され、電源6から1本の探針(プローブ)
7を介して電極4に外部電圧が印加される。外部電圧値
Vは電圧計8で測定される。またMIS試料1に通電さ
れる電流の電流値iは電流計9で測定される。電源6か
ら電極4に印加される電圧は図示しないコントローラに
よって制御される。
は、電源6に対して4本の接触子7a、7b、7c、7
dが電気的に並列に接続される。そして4本の7a、7
b、7c、7dが電極4の面内の複数点で電気的に接触
している。接触子7a、7b、7c、7dは1.5mm
の間隔で隣接するように配置されている。第2の測定装
置によれば、4本の接触子7a、7b、7c、7dを介
して電極4に外部電圧Vを印加するようにしているの
で、電極面の横方向における電圧降下の影響を受けるこ
となく電圧または電流を測定することができる。また電
極を二重にして電極面の横方向の抵抗成分による電圧降
下の影響を抑える必要がないので、従来のように試料1
を作成する工程が複雑にならない。
装置を用いてMIS試料1の絶縁膜3の絶縁破壊電界を
計測する処理手順について説明する。
流iを測定する処理手順を示している。測定装置の図示
しないコントローラは図2(a)、(b)で示すような
特性100、102で外部電圧、電流が所定の比率で上
昇変化するように外部電圧を制御する。
示すようにTZDB法と同様に、MIS試料1の電極4
に印加する電圧を単位時間(たとえば0.2s)ごとに
ステップ状に段階的に(たとえば1.2Vづつ)、最大
印加電圧α(たとえば25V)に至るまで上昇変化させ
ていき、各ステップの終端101で外部電圧値VとMI
S試料1に通電される電流値iを測定する。
している。MIS試料1は図示するような電圧−電流特
性104を備えている。同図11に示すように最大印加
電圧αはMIS試料1の寄生抵抗12の影響が無視で
き、かつMIS試料1に通電される電流iに対してFN
トンネル電流が支配的となる、つまり電圧−電流特性が
FN電流式(IFN=CEI 2exp(−B/EI))にし
たがって変化する所定の電圧値に設定される。最大印加
電圧αは絶縁膜3の種類、厚さ等に影響されるので、実
験結果に基づいて設定される。
圧−電流特性が得られる。
で示すように最大印加電圧値αになったときの電流値I
(v=α)から更に電流iを単位時間(たとえば0.05
s)ごとにステップ状に段階的に(たとえば1.2
6)、比率C1(たとえば1.26)で、最大電流(た
とえば0.1A)または最大電圧(たとえば60V)に
至るまで上昇変化させていき、各ステップの終端103
で電流値iと外部電圧値Vを測定する。
番号(n=1、2、3…n、n+1…)として、電流I
1、I2、I3…In、In+1が下記(4)式に示される関
係で順次変化するようにMIS試料1に電流iが通電さ
れる。
MIS試料1に電流iを通電させてもよい。
1番目のステップ(n=1)の電流In=1は下記(6)
式に示す値となり、(5)式に従い電流iを変化させる
ときの1番目のステップ(n=1)の電流In=1は下記
(7)式に示す値となる。
電圧(たとえば60V)に達したときをもって測定終了
とする。測定過程2では図3に矢印106で示す電圧−
電流特性が得られる。
解析処理する手順を示している。測定装置の図示しない
コントローラでは下記の解析処理が実行される。
が図11と同様に設定される。測定過程1の測定中に、
測定電流値iが判定電流値icに達した場合には、その
ときの測定外部電圧Vを絶縁破壊電圧値Vbd1とする。
(8)式に基づいて絶縁破壊電界Ebdに換算される。
ド電圧である。フラットバンド電圧VFBとは絶縁膜3が
フラットバンド条件になる電圧のことであり、電極4と
シリコン基板2の仕事関数差、絶縁膜3中の電荷分布等
で定まり、MIS試料1の容量−電圧特性を別途測定す
ることによって求められる。絶縁破壊電圧Vbdと比較し
てフラットバンド電圧VFBが十分小さい場合にはこのフ
ラットバンド電圧VFBを(8)式で無視することができ
る。
cに達した場合には、解析処理はこれで終了する。
値icに達しない場合には解析処理はつぎの解析過程2
に移行する。
果に基づいて上記(1)式のFN電流式(IFN=CE
I 2exp(−B/EI))が演算される。具体的には図3
において外部電圧値Vがγ≦V≦δの範囲の測定結果を
(1)式に回帰させて、係数B、Cが求められる。ただ
しβ≦γ≦δ≦αなる関係があるものとする。ここでβ
は電流iのうちFNトンネル電流成分が支配的となる外
部電圧下限値である。βは絶縁膜3の種類、厚さ、電極
4の面積/周辺長など試料1の構造等の種々の条件に影
響されるので、実験的に予め求められる。またγ、δは
たとえばγ=20V、δ=α=25Vに設定される。
3にかかる電界EIが求められる。(1)式の電界EI
と外部電圧Vとの関係は下記(9)式のように表され、
(9)式から電界EIに対応する外部電圧Vが求められ
る。
さい場合にはこのフラットバンド電圧VFBを(9)式で
無視することができる。
性の理想的な特性つまり直列抵抗成分12の影響のない
特性109が破線で示すごとく得られる。
的な特性109は図4に示すように、実測値の特性(実
線)と重ね合わせられる。
線108で示すように急減に減少したときには、絶縁破
壊が生じたものと判断し、そのときの測定電流値iを絶
縁破壊時電流値iとして(1)式に代入することによっ
て絶縁破壊電界Ebdが求められる。なお絶縁破壊時に実
測された外部電圧値はVbd2であるが、これは真の絶縁
破壊電圧ではない。
圧Vとの関係は下記(10)式のように表され、(1
0)式から絶縁破壊電界Ebdに対応する絶縁破壊電圧V
bd3が求められる。
が十分小さい場合にはこのフラットバンド電圧VFBを
(10)式で無視することができる。
に対応する絶縁破壊電圧値Vbd3が、理想曲線109と
実測の直線108との交点を読み取ることで求められ
る。
れた絶縁破壊時電流値iに対応する絶縁破壊電圧値Vbd
3を、ファウラ−ノルドハイムトンネル電流式から演算
するようにしているので、真の絶縁破壊電圧値Vbd3を
求めることができる。また図2(b)に示すように高電
界領域において電流値iを所定の比率C1またはC2で段
階的に上昇変化させるようにしているので、高電界領域
では絶縁膜3にかかる電界Eを所定の比率で上昇させる
ことができる。このため図16(b)に示す従来技術の
ように直列抵抗成分12の大きさが異なる試料間で電界
Eの上昇率が異なってしまうことはない。このため直列
抵抗成分12の大きさの異なる試料間で、絶縁破壊に至
るまでの測定結果を統一的に扱うことができる。したが
って本実施形態によれば直列抵抗成分12の大小にかか
わりなく高電界領域で絶縁膜3で生じる絶縁破壊を定量
的に評価することができる。
うに低電界領域の測定過程1において、電圧Vを段階的
に上昇変化させている。これは低電界領域では電流iを
段階的に上昇変化させたとしても電流が微小な量しか変
化せずに測定装置のレスポンスによって測定時間が長く
かかるからである。しかし低電界領域の測定過程1にお
いても、高電界領域の測定過程2と同様にして、電流i
を段階的に上昇変化させるように電圧を制御してもよ
い。
いて計測を行った場合には、第1の測定装置を用いた場
合と比較して、電極面における接触子7a〜7dの接触
点と絶縁破壊点との距離を短くすることができる。接触
子の数を増やすことで更に距離を短くすることができ
る。このため電極面の横方向における電圧降下の影響を
受けることなく電圧または電流を測定することができ
る。したがって電極4の面に対して垂直な方向の直列抵
抗成分12のみならず横方向の直列抵抗成分をも減少さ
せることができるので、異なる試料間の評価の精度を更
に向上させることができる。
いて図8を参照して説明する。ここで実施形態の測定法
とは、図1(b)に示すように4本の接触子7a〜7d
を備えた第2の測定装置を用いて、図2(a)、(b)
で説明したように高電界領域では電流を段階的に上昇変
化させていくという測定法のことである。また従来技術
の測定法とは、図1(a)に示すように1本の接触子7
を備えた第1の測定装置を用いて、図10に示すように
TZDB法により高電界領域に至るまで外部電圧を段階
的に上昇変化させていく測定法のことである。図6に示
す測定条件の異なるMIS試料1a、1b、1c、1d
について絶縁破壊電界Ebdを計測した結果を図8
(a)、(b)、(c)、(d)にそれぞれヒストグラ
ムにて示す。図8の各ヒストグラムの横軸は絶縁破壊電
界Ebdであり、縦軸は試料個数である。
面アルミ蒸着の無いMIS試料1aについて、従来技術
の測定法を用いて計測した結果を示す。
アルミ蒸着無しのMIS試料1bについて、実施形態の
測定法を用いて計測した結果を示す。
面アルミ蒸着のあるMIS試料1cについて、従来技術
の測定法を用いて計測した結果を示す。
アルミ蒸着ありのMIS試料1dについて、実施形態の
測定法を用いて計測した結果を示す。
来技術の測定法で得られたヒストグラム(図8(a))
は実施形態の測定法で得られたヒストグラム(図8
(b))と比較して、直列抵抗成分12の影響を受けて
いるため試料個数を示す山が高電界領域側にシフトして
いる。
について得られたヒストグラム(図8(a)、(b))
と裏面アルミ蒸着有りの試料1c、1dについて得られ
たヒストグラム(図8(c)、(d))をそれぞれ比較
すると、裏面アルミ蒸着有りの試料1c、1dの方が、
直列抵抗成分が小さいので、試料個数を示す山は低電界
領域側にシフトしているのがわかる。
グラム(図8(a)、(c))と実施形態の測定方法で
得られたヒストグラム(図8(b)、(d))をそれぞ
れ比較すると、実施形態の測定方法の方が、試料間で直
列抵抗成分12の大小の影響を受けないので、試料個数
を示す山がばらつかずに大きなピーク値をもっているの
がわかる。この結果から本発明によれば、直列抵抗成分
12の大小にかかわりなく高電界領域で絶縁膜3で生じ
る絶縁破壊を定量的に評価できることがわかる。
子7a〜7dを備えた第2の測定装置を、絶縁破壊電圧
(電界)の計測に使用する場合を想定した。しかし第2
の測定装置はTDDB法で絶縁破壊寿命を計測する際に
使用してもよい。
図1(b)は第2の測定装置を示す図である。
部電圧が段階的に上昇変化する様子を示す図で、図2
(b)は測定過程2において電流が段階的に上昇変化す
る様子を示す図である。
図である。
図であり、FN電流式から真の絶縁破壊電圧を求める処
理を説明する図である。
断面をそれぞれ示す図である。
ある。
壊電界と試料個数の関係を示す図で、実施形態と従来技
術の効果上の差を説明する図である。
絶縁破壊の判定を説明する図である。
示す図で、高電界領域でFNトンネル電流が支配的にな
る様子を説明する図である。
高電界領域で直列抵抗成分の影響を受けることを説明す
る図である。
直列抵抗成分の大きさの異なる各試料間で電圧−電流特
性が異なることを説明する図である。
分の大きさの異なる各試料の断面構造をそれぞれ示す図
である。
図であり、また図16(b)は時間と絶縁膜にかかる電
界の関係を示す図で、直列抵抗成分の大きさによって高
電界領域で電界のステップごとの高さが異なることを説
明する図である。
Claims (6)
- 【請求項1】 半導体基板上に絶縁膜を形成しこの絶
縁膜上に電極を形成した半導体素子の前記電極に外部よ
り電圧を印加し、この外部電圧を上昇変化させる毎に当
該外部電圧値と前記半導体素子に通電される電流値を測
定することにより、前記絶縁膜の絶縁破壊電圧を計測す
るようにした半導体素子の電圧計測装置において、 前記半導体素子に通電される電流が、ファウラ−ノルド
ハイムトンネル電流式にしたがって変化し、かつ前記絶
縁膜以外の寄生抵抗が無視できる所定電圧値まで前記外
部電圧を上昇変化させ、当該外部電圧値と電流値を測定
する第1の測定手段と、 前記第1の測定手段によって測定された外部電圧値と電
流値に基づいて、前記半導体素子についてのファウラ−
ノルドハイムトンネル電流式を演算する第1の演算手段
と、 前記所定電圧値になったときの電流値から更に電流を所
定の比率で段階的に上昇変化させる毎に当該電流値と外
部電圧値を測定し、外部電圧値が急激に減少したときの
電流値を絶縁破壊時電流値として測定する第2の測定手
段と、 前記第2の測定手段によって測定された絶縁破壊時電流
値に対応する絶縁破壊電圧値を、前記第1の演算手段で
演算されたファウラ−ノルドハイムトンネル電流式から
演算する第2の演算手段とを具えたことを特徴とする半
導体素子の電圧計測装置。 - 【請求項2】 前記第1の測定手段は、外部電圧を所
定の比率で段階的に上昇変化させ、段階的に所定の比率
で外部電圧を上昇変化させる毎に当該外部電圧値と電流
値を測定し、測定された電流値が急激に上昇した場合に
は、この電流値に対応する外部電圧値を絶縁破壊電圧値
とすることを特徴とする請求項1記載の半導体素子の電
圧計測装置。 - 【請求項3】 半導体基板上に絶縁膜を形成しこの絶
縁膜上に電極を形成した半導体素子の前記電極に外部よ
り電圧を印加し、この外部電圧を上昇変化させる毎に当
該外部電圧値と前記半導体素子に通電される電流値を測
定することにより、前記絶縁膜の絶縁破壊電圧を計測す
るようにした半導体素子の電圧計測方法において、 前記半導体素子に通電される電流が、ファウラ−ノルド
ハイムトンネル電流式にしたがって変化し、かつ前記絶
縁膜以外の寄生抵抗が無視できる所定電圧値まで前記外
部電圧を上昇変化させ、当該外部電圧値と電流値を測定
する第1の測定行程と、 前記第1の測定行程によって測定された外部電圧値と電
流値に基づいて、前記半導体素子についてのファウラ−
ノルドハイムトンネル電流式を演算する第1の演算行程
と、 前記所定電圧値になったときの電流値から更に電流を所
定の比率で段階的に上昇変化させる毎に当該電流値と外
部電圧値を測定し、外部電圧値が急激に減少したときの
電流値を絶縁破壊時電流値として測定する第2の測定行
程と、 前記第2の測定行程によって測定された絶縁破壊時電流
値に対応する絶縁破壊電圧値を、前記第1の演算行程で
演算されたファウラ−ノルドハイムトンネル電流式から
演算する第2の演算行程とを具えたことを特徴とする半
導体素子の電圧計測方法。 - 【請求項4】 前記第1の測定行程は、外部電圧を所
定の比率で段階的に上昇変化させ、段階的に所定の比率
で外部電圧を上昇変化させる毎に当該外部電圧値と電流
値を測定し、測定された電流値が急激に上昇した場合に
は、この電流値に対応する外部電圧値を絶縁破壊電圧値
とすることを特徴とする請求項3記載の半導体素子の絶
縁膜の電圧計測方法。 - 【請求項5】 前記電極の面内の複数点で電気的に接
触する複数の接触子を介して前記電極に外部電圧を印加
することを特徴とする請求項1または2記載の半導体素
子の電圧計測装置。 - 【請求項6】 半導体基板上に絶縁膜を形成しこの絶
縁膜上に電極を形成した半導体素子の前記電極の面内で
接触子を電気的に接触させ、この接触子を介して外部よ
り前記電極に電圧を印加したときの外部電圧値または前
記半導体素子に通電される電流値を測定するようにした
半導体素子の測定装置において、 前記電極の面内の複数点で電気的に接触するように前記
接触子を複数設けたことを特徴とする半導体素子の測定
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000288799A JP4623807B2 (ja) | 2000-09-22 | 2000-09-22 | 半導体素子の電圧計測装置および電圧計測方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000288799A JP4623807B2 (ja) | 2000-09-22 | 2000-09-22 | 半導体素子の電圧計測装置および電圧計測方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002100663A true JP2002100663A (ja) | 2002-04-05 |
JP4623807B2 JP4623807B2 (ja) | 2011-02-02 |
Family
ID=18772321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000288799A Expired - Lifetime JP4623807B2 (ja) | 2000-09-22 | 2000-09-22 | 半導体素子の電圧計測装置および電圧計測方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4623807B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135097A (ja) * | 2004-11-05 | 2006-05-25 | Shin Etsu Handotai Co Ltd | 半導体基板の評価方法及び半導体基板評価用素子 |
JP2006135098A (ja) * | 2004-11-05 | 2006-05-25 | Shin Etsu Handotai Co Ltd | 半導体基板の評価方法及び半導体基板評価用素子 |
JP2010056264A (ja) * | 2008-08-28 | 2010-03-11 | Sumco Corp | シリコンウェーハの評価方法および製造方法 |
US8501504B2 (en) * | 2008-11-12 | 2013-08-06 | Advanced Micro Devices, Inc. | Method and system for non-destructive determination of dielectric breakdown voltage in a semiconductor wafer |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10620258B2 (en) | 2017-01-13 | 2020-04-14 | Samsung Electronics Co., Ltd. | Method of testing semiconductor device and method of manufacturing a semiconductor device including the testing method |
KR20220107848A (ko) | 2021-01-26 | 2022-08-02 | 삼성전자주식회사 | 반도체 장치의 불량 분석 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6188539A (ja) * | 1984-10-08 | 1986-05-06 | Nec Corp | Mos電界効果トランジスタ |
JPH0634704A (ja) * | 1992-07-16 | 1994-02-10 | Mitsubishi Electric Corp | 絶縁膜破壊評価装置および経時絶縁膜破壊評価装置 |
JPH06334015A (ja) * | 1993-05-19 | 1994-12-02 | Miyazaki Oki Electric Co Ltd | 半導体素子の絶縁膜の評価方法 |
JPH11186351A (ja) * | 1997-12-25 | 1999-07-09 | Matsushita Electron Corp | 絶縁膜評価方法および装置ならびにプロセス評価方法 |
JPH11345850A (ja) * | 1998-06-01 | 1999-12-14 | Matsushita Electric Ind Co Ltd | 絶縁膜評価方法および装置 |
-
2000
- 2000-09-22 JP JP2000288799A patent/JP4623807B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6188539A (ja) * | 1984-10-08 | 1986-05-06 | Nec Corp | Mos電界効果トランジスタ |
JPH0634704A (ja) * | 1992-07-16 | 1994-02-10 | Mitsubishi Electric Corp | 絶縁膜破壊評価装置および経時絶縁膜破壊評価装置 |
JPH06334015A (ja) * | 1993-05-19 | 1994-12-02 | Miyazaki Oki Electric Co Ltd | 半導体素子の絶縁膜の評価方法 |
JPH11186351A (ja) * | 1997-12-25 | 1999-07-09 | Matsushita Electron Corp | 絶縁膜評価方法および装置ならびにプロセス評価方法 |
JPH11345850A (ja) * | 1998-06-01 | 1999-12-14 | Matsushita Electric Ind Co Ltd | 絶縁膜評価方法および装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135097A (ja) * | 2004-11-05 | 2006-05-25 | Shin Etsu Handotai Co Ltd | 半導体基板の評価方法及び半導体基板評価用素子 |
JP2006135098A (ja) * | 2004-11-05 | 2006-05-25 | Shin Etsu Handotai Co Ltd | 半導体基板の評価方法及び半導体基板評価用素子 |
JP4570935B2 (ja) * | 2004-11-05 | 2010-10-27 | 信越半導体株式会社 | 半導体基板の評価方法及び半導体基板評価用素子 |
JP4576981B2 (ja) * | 2004-11-05 | 2010-11-10 | 信越半導体株式会社 | 半導体基板の評価方法及び半導体基板評価用素子 |
JP2010056264A (ja) * | 2008-08-28 | 2010-03-11 | Sumco Corp | シリコンウェーハの評価方法および製造方法 |
US8501504B2 (en) * | 2008-11-12 | 2013-08-06 | Advanced Micro Devices, Inc. | Method and system for non-destructive determination of dielectric breakdown voltage in a semiconductor wafer |
Also Published As
Publication number | Publication date |
---|---|
JP4623807B2 (ja) | 2011-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1596212B1 (en) | Work function controlled probe for measuring properties of a semiconductor wafer and method of use thereof | |
US7078919B2 (en) | In situ determination of resistivity, mobility and dopant concentration profiles | |
JPWO2008081567A1 (ja) | シリコンウエーハの評価方法 | |
EP1998184B1 (en) | Mobility measurements of inversion charge carriers | |
JP2005303321A (ja) | 非侵入プローブで半導体ウエハを検査する方法 | |
JP4623807B2 (ja) | 半導体素子の電圧計測装置および電圧計測方法 | |
JP4844101B2 (ja) | 半導体装置の評価方法および半導体装置の製造方法 | |
Lanza et al. | Crystallization and silicon diffusion nanoscale effects on the electrical properties of Al2O3 based devices | |
US6528335B2 (en) | Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers | |
EP1710594B1 (en) | Method of measuring semiconductor wafers with an oxide enhanced probe | |
JP5487579B2 (ja) | シリコンウェーハの評価方法および製造方法 | |
Harten | The surface recombination on silicon contacting an electrolyte | |
US7393702B2 (en) | Characterizing the integrity of interconnects | |
US20080290889A1 (en) | Method of destructive testing the dielectric layer of a semiconductor wafer or sample | |
JP5018053B2 (ja) | 半導体ウエーハの評価方法 | |
US7106087B2 (en) | Method and apparatus for evaluating semiconductor device | |
JP6572839B2 (ja) | 半導体基板の評価方法 | |
CN1226779C (zh) | 可靠度测试装置及其测试方法 | |
JP2008147461A (ja) | 半導体基板の評価方法および半導体基板評価用素子 | |
JP4506181B2 (ja) | 半導体ウェーハの評価方法 | |
JPS6046665B2 (ja) | 絶縁物破壊電圧検査法 | |
CN102610538A (zh) | 通过测量隧穿电场来快速评价sonos可靠性的方法 | |
US7816906B2 (en) | Method for determining anisotropy of 1-D conductor or semiconductor synthesis | |
JP4735337B2 (ja) | 半導体素子の評価方法、ならびに半導体ウェーハの品質評価方法および製造方法 | |
US20230041405A1 (en) | Characterizing defects in semiconductor layers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4623807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |