JP2005303321A - 非侵入プローブで半導体ウエハを検査する方法 - Google Patents

非侵入プローブで半導体ウエハを検査する方法 Download PDF

Info

Publication number
JP2005303321A
JP2005303321A JP2005139029A JP2005139029A JP2005303321A JP 2005303321 A JP2005303321 A JP 2005303321A JP 2005139029 A JP2005139029 A JP 2005139029A JP 2005139029 A JP2005139029 A JP 2005139029A JP 2005303321 A JP2005303321 A JP 2005303321A
Authority
JP
Japan
Prior art keywords
contacts
semiconductor
current
sample
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005139029A
Other languages
English (en)
Inventor
Robert G Mazur
ロバート・ジー・マズール
James E Healy Jr
ジェイムズ・イー・ヒーリー・ジュニア
Robert J Hillard
ロバート・ジェイ・ヒラード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Solid State Measurements Inc
Original Assignee
Solid State Measurements Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Solid State Measurements Inc filed Critical Solid State Measurements Inc
Publication of JP2005303321A publication Critical patent/JP2005303321A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2648Characterising semiconductor materials

Abstract

【課題】 ウエハまたはその上に形成されたフィルムの半導体材料の検査を望ましくは非破壊的に行なうために、半導体材料あるいはフィルムへの侵入を必要とせずにシート抵抗検査を行なう。
【解決手段】 ウエハまたは試料4のシート抵抗検査は、酸化物を形成しないか又は導電性酸化物を形成する、間隔をおいて配置された複数の接触子10、12をウエハ4の表面18に接触させることにより、表面18に侵入せずに、それを損傷せずに行なうことができる。そして、接触子10、12の1つ以上を介して電気刺激をウエハ4に加え、電気刺激に対する半導体材料の電気的反応を接触子10、12の1つ以上を介して検出する。測定された反応と加えられた電気刺激から、ウエハ4の少なくとも1つの電気的性質を決定することができる。
【選択図】 図1

Description

関連出願との相互参照
この出願は、2004年4月8日付の合衆国仮特許出願No.60/560,682にもとづく優先権を主張し、言及によってそれを本書に取り込む。
発明の背景
発明の分野
本発明は、半導体ウエハまたは試料、半導体オン絶縁体ウエハまたは試料、またはいずれか一方に付着されたフィルム等の電気的特性の決定に関し、特に非破壊的方法でそのような特性を決定することに関する。
関連技術の説明
これまで、半導体ウエハまたは試料、半導体オン絶縁体(SOI)ウエハまたは試料等の半導体材料のシート抵抗検査は、チップを有する複数の接触子またはプローブの使用を含み、各チップは、合金またはタングステン、および他のいくつかの金属のうちの1つのような比較的硬く非弾性の導電材料から形成されていた。これらのプローブは通常、各チップにコンプライアンスと接触圧を備えさせるばねと、各チップが試料表面に従って引っ込むことを可能にする精密すべりベアリングとを有する機械的な保持装置に取り付けられる。被検査試料は通常、意図的に、あるいはシリコンの場合には自然に、誘電体層またはフィルムが積層されている。検査中に、これら複数のプローブは(検査によっては)半導体材料の表面と接触するために誘電体フィルムを貫通させられる。この貫通は、プローブ・チップの硬さと加えられる圧力に起因する。この誘電体の貫通は下の層または材料に接触するために必要であるが、それは半導体材料自体にも侵入するという望ましくない結果を生じる。
シート抵抗検査が行なわれるウエハまたは試料の半導体材料の各エリアは、その電気的性質を変更するために公知の方法で半導体材料へ導入されたドーパント原子を含んでいる。加工技術の向上によってウエハ上に形成される集積回路が微細化するにしたがって、ドーパント原子が各ウエハの半導体材料内へ導入される深さが減少し、今日では、そのようなドーパント原子は、半導体材料の表面付近の50nm未満の深さ部分に導入されることが多くなっている。
ドーパント原子が導入されるボリューム(材料部分)の導電率が、その下の半導体材料のそれと多くの場合異なることは周知である。例えば、P型基材上にN型ボリュームがあったり、その逆の場合もある。従って、ウエハまたは試料のシート抵抗検査に使用されるプローブが半導体材料の表面の数十ナノメータ(nm)を超える深さまで侵入する場合、1つ以上のプローブのチップは、そのボリュームと下の半導体材料との間の空間電荷領域(つまり接合部)より下のレベルで半導体材料内に位置することが多い。1つ以上のプローブがこの接合部に侵入すると、下の半導体材料の1つ以上の特性が測定に取り込まれ、測定精度が落ちることが認められている。さらに、ウエハまたはその上に形成されたフィルムの半導体材料のシート抵抗検査は通常、ウエハ上の多数の点で行なわれるので、そのような検査に起因する損傷により、集積回路を生成するために生産ウエハとしての使用に適さないものになる。
従って、上記の問題および他の問題を克服するために必要なものは、ウエハまたはその上に形成されたフィルムの半導体材料の検査を望ましくは非破壊的に行なうために、半導体材料あるいはフィルムへの侵入を必要とせずにシート抵抗検査を行なう方法である。
発明の要約
発明は半導体試料を検査する方法である。その方法は、(a)酸化物を形成しないか、又は、導電性酸化物を形成する弾性変形可能な導電性材料で形成された複数の接触子を間隔をおいて配置し、(b)接触子と半導体試料の表面を接触させ、その際、接触子はその弾性限界内で変形するが、半導体試料の表面に侵入しないか、又は、それを損傷しない、(c)接触子のサブセットを介して半導体試料に電流を流し、(d)そこに流れる電流に応じて半導体試料に誘起される電圧を測定し、(e)そこに流れる電流値と測定された電圧値との関数として半導体試料の少なくとも1つの電気的特性を決定することを含む。
接触子のサブセットは複数の接触子のすべて、またはその一部を含んでもよい。
その方法において、工程(a)は2つの接触子を配置することを含むことができ、工程(c)は2つの接触子を介して半導体試料に電流を流すことを含むことができ、工程(d)は2つの接触子を介して半導体試料に誘起される電圧を測定することを含むことができ、そして工程(e)は、半導体試料の抵抗率と、半導体試料のシート抵抗と、その電気的性質を変えるために半導体試料の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定することを含むことができる。
代案として、工程(a)は3つの接触子を配置することを含むことができ、工程(c)は接触子のうちの2つを介して半導体試料に電流を流すことを含むことができ、工程(d)は残りの接触子と電流を流している接触子のうちの一方とを介して半導体試料に誘起される電圧を測定することを含むことができ、そして工程(e)は、半導体試料の抵抗率と、半導体試料のシート抵抗と、その電気的性質を変えるために半導体試料の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定することを含むことができる。
代案として、工程(a)は4つの接触子を配置することを含むことができ、工程(c)は接触子のうちの2つを介して半導体試料に電流を流すことを含むことができ、工程(d)は他の2つの接触子を介して半導体試料に誘起される電圧を測定することを含むことができ、そして工程(e)は、半導体試料の抵抗率と、半導体試料のシート抵抗と、その電気的性質を変えるために半導体試料の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定することを含むことができる。4つの接触子の物理的間隔および相対位置が、半導体試料の少なくとも1つの電気的特性が決定される半導体試料の領域を形成するために選択され得る。
複数の接触子は直線的に間隔をおいて配置され得る。
その方法は、接触子のサブセットの位置をその都度変えながら工程(c)〜(d)を複数回繰り返し、工程(e)は、工程(c)〜(d)の各反復において半導体試料に流れる電流と測定された電圧との関数として、半導体試料の抵抗率と、半導体試料のシート抵抗と、その電気的性質を変えるために半導体試料の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定することができる。
半導体試料が半導体材料を覆う誘電体コーティングを含む場合、接触子は半導体材料の反対側の誘電体コーティングの表面に接触し、電流は半導体材料とサブセット接触子の各々の間の誘電体コーティングを流れるトンネル電流とすることができる。不可逆的な変化が誘電体コーティングに生じないように電流が抑制されることが望ましい。
誘電体コーティングは、意図的に塗布された(または成長させられた)コーティングでも、雰囲気への露出に応じて半導体材料上で成長する誘電体コーティングでも、その両方でもよい。
誘電体コーティングは厚さが3nm以下の二酸化珪素被膜でもよい。
接触子はそれぞれプラチナとイリジウムのうちの1つで形成することができる。
半導体試料が、その電気的性質を変えるためにその表面経由で導入されたドーパント原子を含んでいる半導体材料で構成され得る。ドーパント原子は前記表面の下にPN接合等の半導体結合を形成することができる。
ドーパント原子は前記表面付近の半導体材料中に存在し、工程(c)での電流は前記ドーパント原子を含んだ半導体材料に応じて抑制されていることが望ましい。半導体試料は半導体材料を覆う誘電体コーティングを含むことができる。工程(c)で半導体材料と接触子のサブセットの各々の間に流れる電流はトンネル電流であり、不可逆的な変化が誘電体コーティングに生じないように電流が抑制され得る。トンネル電流を表面付近の半導体材料の層に流すことができる。
工程(c)での電流は、直流電流か、又は、交流電流が重ね合わされた直流電流のいずれでもよい。交流電流は半導体試料の抵抗率を著しく変えない最大またはピーク値を持ち得る。工程(c)での電流は複数の直流電流のうちの1つであり得る。複数の直流電流のそれぞれが値を持ち、直流電流の各値について半導体試料の決定された抵抗率は実質的に同様である。
また、発明は支持ウエハ試料上の半導体層を検査する方法であり、それは、(a)表面に酸化物または他の絶縁体を形成しないか、或いは、導電性酸化物または他の物質を形成する弾性変形可能な導電性材料で形成された複数のプローブを間隔をおいて配置し、(b)プローブと半導体層の表面を接触させ、その際、プローブの先端がその弾性限界内で変形するが、半導体層の表面に侵入しないか、又は、それを損傷しない、(c)接触子の第1サブセットを介して半導体層に電流を流し、(d)そこに流れる電流に応じて半導体層に誘起される電圧を接触子の第2サブセットを介して測定し、(e)そこに流れる電流値と測定された電圧値との関数として半導体層の少なくとも1つの電気的特性を決定することを含む。
接触子の第1サブセットと第2サブセットは同じでも異なっていてもよく、接触子の各サブセットは複数の接触子のすべて、またはその一部を含んでもよい。
この方法において、工程(a)は2つの接触子を配置することを含むことができ、工程(c)は2つの接触子を介して半導体層に電流を流すことを含むことができ、工程(d)は2つの接触子を介して半導体層に誘起される電圧を測定することを含むことができ、工程(e)は、半導体層の抵抗率と、半導体層のシート抵抗と、その電気的性質を変えるために半導体層の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定することを含むことができる。
代案として、工程(a)は3つの接触子を配置することを含むことができ、工程(c)は接触子のうちの2つを介して半導体層に電流を流すことを含むことができ、工程(d)は残りの接触子と電流を流している接触子のうちの一方とを介して半導体層に誘起される電圧を測定することを含むことができ、工程(e)は、半導体層の抵抗率と、半導体層のシート抵抗と、その電気的性質を変えるために半導体層の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定することを含むことができる。
代案として、工程(a)は4つの接触子を配置することを含むことができ、工程(c)は接触子のうちの2つを介して半導体層に電流を流すことを含むことができ、工程(d)は他の2つの接触子を介して半導体層に誘起される電圧を測定することを含むことができ、そして工程(e)は、半導体層の抵抗率と、半導体層のシート抵抗と、その電気的性質を変えるために半導体層の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定することを含むことができる。
4つの接触子の物理的間隔および相対位置が、半導体層の少なくとも1つの電気的特性が決定される半導体層の領域を形成するために選択され得る。
複数の接触子は直線的に間隔をおいて配置される。
接触子のサブセットの間隔又は位置をその都度変えながら工程(c)〜(d)を複数回繰り返し、工程(e)は、工程(c)〜(d)の各反復において半導体層に流れる電流と測定された電圧との関数として、半導体層の抵抗率と、半導体層のシート抵抗と、その電気的性質を変えるために半導体層の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定することができる。
半導体層は半導体材料を覆う誘電体コーティングを含むことができる。工程(b)で、接触子は半導体材料の反対側の誘電体コーティングの表面に接触し、工程(c)で、電流は半導体材料とサブセット接触子の各々の間の誘電体コーティングを流れるトンネル電流であり得る。
不可逆的な変化が誘電体コーティングに生じないように電流が抑制され得る。誘電体コーティングは、意図的に塗布されたコーティング、または雰囲気への露出に応じて半導体材料上で成長する天然の酸化物コーティングのいずれかでもよい。誘電体コーティングは厚さが30オングストローム以下の二酸化珪素層であってもよい。
接触子はそれぞれプラチナとイリジウムのうちの1つで形成することができる。
半導体層は半導体材料で構成することができ、半導体材料は、その電気的性質を変えるためにその表面経由で導入されたドーパント原子を含んでもよい。ドーパント原子は前記表面の下にPN接合を形成することができる。
ドーパント原子が前記表面付近の半導体材料中に存在し、工程(c)での電流は前記ドーパント原子を含んだ半導体材料に対して抑制することができる。
半導体層は半導体材料を覆う誘電体コーティングを含んでもよい。
工程(c)で半導体材料と接触子のサブセットの各々の間に流れる電流はトンネル(または漏れ)電流であり得、不可逆的な変化が誘電体コーティングに生じないように電流が抑制され得る。また、電流は表面付近の半導体材料の層に流され得る。
工程(c)での電流は、直流電流か、又は、交流電流が重ね合わされた直流電流のいずれでもよい。交流電流は半導体層の抵抗率を著しく変えない最大またはピーク値を持ち得る。工程(c)での電流は複数の直流電流のうちの1つでもよい。複数の直流電流のそれぞれが値を持ち、直流の各値について半導体層の決定された抵抗率は実質的に同様である。
最後に、発明は半導体ウエハまたは試料を覆う導電性膜を検査する方法であって、それは、(a)酸化物を形成しないか、又は、導電性酸化物を形成する弾性変形可能な導電性材料で形成された複数の接触子を間隔をおいて配置し、(b)接触子と導電性膜の表面を接触させ、その際、接触子はその弾性限界内で変形するが、導電性膜の表面に侵入しないか、又は、それを損傷しない、(c)接触子のサブセットを介して導電性膜に電流を流し、(d)そこに流れる電流に応じて導電性膜に誘起される電圧を測定し、(e)そこに流れる電流値と測定された電圧値との関数として導電性膜の少なくとも1つの電気的特性を決定することからなる。
図面の簡単な説明
図1(a)は、半導体ウエハの電気的特性の測定のために、第1実施例装置の真空チャック上に置かれた半導体ウエハを示すブロック図と断面側面図の組合せであり、(b)は、(a)に示された1つの接触子の先端の拡大図であり、
図2は、図1(a)に示された装置と半導体ウエハで、半導体ウエハの半導体基板を覆う誘電体層または導電層を示す図であり、
図3は、半導体ウエハの電気的特性の測定のために、第2実施例装置の真空チャック上に置かれた半導体ウエハを示すブロック図と断面側面図の組合せであり、
図4は、図3に示された装置と半導体ウエハで、半導体ウエハの半導体基板を覆う誘電体層または導電層を示す図であり、
図5は、半導体ウエハの電気的特性の測定のために、第3実施例装置の真空チャック上に置かれた半導体ウエハを示すブロック図と断面側面図の組合せであり、
図6は、図5に示された装置と半導体ウエハで、半導体ウエハの半導体基板を覆う誘電体層または導電層を示す図であり、
図7Aは、半導体ウエハの電気的特性の測定のために、第4実施例装置の真空チャック上に置かれた半導体ウエハを示すブロック図と断面側面図の組合せであり、
図7Bは、図7AのVIIB−VIIB線矢視図であり、
図8は、図7Aに示された装置と半導体ウエハで、半導体ウエハの半導体基板を覆う誘電体層または導電層を示す図であり、
図9は、図1(a)および図2〜8のいずれかに示された装置の真空チャック上に置かれた半導体オン絶縁体ウエハの断片図である。
発明の詳細な説明
同じ要素に同じ参照番号を付した添付図を参照して、本発明を説明する。
被覆されていないウエハまたは試料の2プローブ式シート抵抗検査:
図1(a)を参照すると、半導体ウエハまたは試料4のシート抵抗検査を行なうための装置2は、減圧源(図示せず)を用いてウエハ4の裏面8を支持する真空チャック6を含んでいる。真空チャック6は導電性でも非導電性でもよく、それは検査されるウエハの種類によって適宜決定される。従って、真空チャック6が導電性か否かは発明を限定するものではない。装置2はさらに一対の接触子またはプローブ10、12を含み、そのそれぞれがウエハ4の表面つまり上面18と接触する導電部分14、16を形成している。図1(a)で、上面18は、半導体ウエハ4を構成する適切な半導体材料で形成された半導体基材20の露出面として示されている。しかし、図2に示すように、ウエハ4はSiO等の誘電体で形成された被膜またはフィルム22を含んでもよく、その場合、ウエハ4の上面18は被膜22の露出面である。
接触子10、12の少なくとも導電部分14、16はそれぞれ、表面に酸化物を形成しないか、あるいは表面に導電性の酸化物を形成する弾性変形可能な材料、例えばプラチナまたはイリジウムのような滑らかで高度に磨かれた金属で形成される。接触子10、12は細長いプローブからなり、導電部分14、16がプローブのチップを形成するものでよく、各チップは図1(b)に最もよく示されるように略半球形になっている。しかし、略半球形のチップを備えたプローブからなる接触子10、12は発明を限定するものではない。
装置2は、チャック6および/または接触子10、12の矢印26で示す方向の上下動を制御する周知の構成の接触形成手段24を含んでおり、導電部分14、16がウエハ4を破損することなく、例えばこすらずに、その上面18と圧接するまで、ウエハ4と接触子10、12とを互いに向けて移動させる。接触子10および/または12を上面18と接触するまで移動させることに適した接触形成手段24は、ヒラード(Hillard)名義の1991年6月11日付アメリカ特許5,023,561号に開示された動的プローブ・アームであり、言及することによってそれを本書に取り込む。上面18と圧接すると、導電部分14、16は弾性限界内で弾性変形するが、上面18に侵入することはなく、又は、ウエハ4を破損すること、例えばこすることはない。
装置2はさらに、接触子10、12に接続した電気刺激付与手段32と測定手段34を含む。導電部分14、16が上面18に接触した後の適切な時に、電気刺激付与手段32が半導体基材20に適切な電気刺激を付与し、測定手段34が電気刺激に対する半導体基材20の反応を測定する。半導体基材20のシート抵抗検査を行なう際、適切な電気刺激は接触子10、12間のボリューム36に直流を流す。必要なら、適切な電気刺激は直流にさらに交流を重ねてもよい。
公知のように、半導体基材20のシート抵抗検査は上面18より下のボリューム36に対して行なわれる。ボリューム36は半導体基材20を形成する固有半導体材料でもよく、あるいはその電気的性質を変更するために、適切な空間電荷領域または非限定的な例としてPN接合のような接合を形成するために、適切なドーパント原子が導入された固有半導体材料でもよい。図1(a)および図2〜9で、ボリューム36は、上面18より下の半導体基材20の独立部分として示される。しかし、ボリューム36は上面18より下の半導体基材20の所望の割合を占めることができるから、これは発明を限定するものではない。
ボリューム36に電流が流れると、測定手段34は、電流に対するウエハ4の反応を、接触子10、12間のボリューム36に誘起される電圧の形で測定する。このプロセスは異なる電流および電圧について複数回繰り返してもよい。そして、それぞれの電流とそれに対応する電圧を電圧対電流のグラフ上に点としてプロットすることができる。その後、ボリューム36のシート抵抗を決定するために、すべての点をつなぐ線の勾配または点の最良適合線の勾配を測定することができる。このシート抵抗に基づいて、ボリューム36の抵抗率を公知の方法で決定することができる。
ボリューム36のドーピング濃度(つまりドーパント原子の密度)は、ASTM基準F723−99に記載された手順を用いて、あるいは他の適切な方法でボリューム36のために決定された抵抗率にもとづいて決定することができる。
従来のシート抵抗検査を行なう場合、各々硬く非弾性材料製のプローブからなる接触子が半導体基材20の数十ナノメーターの深さまで侵入していた。検査用ウエハに対してこのようなシート抵抗検査を行なうことができるが、製品ウエハに対しては適していないことは明らかである。さらに、今日のウエハ上に形成される集積回路に関連したデバイスの小型化し続ける状況で、ドーパント原子は半導体基材20のボリューム36の上面18から約50nm未満の深さへ導入され、ドーパント原子の大多数が上面18付近に留まる。しかし、ボリューム36に侵入する接触子を利用したそのようなウエハの従来のシート抵抗検査を行なうと、1つ以上の接触子の侵入部分つまりその先端がボリューム36と下にある半導体材料の間の接合部の下方に通常位置するから、シート抵抗の測定における相当な誤差が生じることが観測されている。
これらの問題を克服するために、本発明は、酸化物を形成しないか、導電性酸化物を形成する弾性変形可能な導電性接触子を使用する。上記の適切な接触形成手段24と共にこれらの接触子を使用することは、シート抵抗検査を行なう場合に半導体基材20の上面18に侵入すること、又は、それを損傷することを回避する。従って、これらの接触子の使用は、製品ウエハのシート抵抗検査を可能にする。
誘電体被膜で被覆されたウエハまたは試料の2プローブ式シート抵抗検査:
図2を参照して、現在製造されているウエハ4は通常、厚さが約3nm以下の誘電体被膜22、例えばSiOのような天然の誘電体および/または意図的に塗布された誘電体を含んでいる。誘電体からなる被膜22は比較的薄いので、接触子10、12は、被膜22を含むウエハ4のシート抵抗検査にも使用することができる。この目的のために、導電部分14、16が弾性限界内で弾性変形するが、上面18に侵入することがないように、又は、ウエハ4を破損することがないように、接触形成手段24は導電部分14、16を被膜22の上面18に押し込む。その後、電気刺激付与手段32が、被膜22に不可逆変化をもたらす程のエネルギーの付与を回避しながら、被膜22にトンネル電流を生じさせる適切な電気刺激を接触子10、12に加える。
被膜22を流れるトンネル電流に応じて、対応する電流が各接触子10、12およびボリューム36を流れる。この電流がボリューム36を流れている間、測定手段34が、電流に対するボリューム36の反応を接触子10、12間の電圧の形で測定する。このプロセスは異なる電流および電圧について複数回繰り返してもよい。そして、それぞれの電流とそれに対応する電圧を電圧対電流のグラフ上の点としてプロットすることができる。その後、ボリューム36のシート抵抗を決定するために、すべての点をつなぐ線の勾配または点の最良適合線の勾配を測定することができる。このシート抵抗に基づいて、誘電体被膜22が存在していてもボリューム36の抵抗率を決定することができる。
導電部分14、16は酸化物を形成しないか、導電性酸化物を形成するから、導電部分14、16が被膜22と接触しても、電気刺激の付加と電気刺激に対する測定される反応がそれに影響されることはない。
誘電体からなる被膜22の厚さが約1.4nmである場合、接触子10、12間に加えることができる適切な電気刺激の例は約45ボルトである。
接触子10、12の導電部分14、16が検査時に上面18に侵入しないか、または、ウエハ4を損傷しないから、製品ウエハのシート抵抗検査を行なうことができる。これは、誘電体の被膜22が半導体基材20を覆う検査用ウエハのシート抵抗検査を行なう従来方法と対照的であり、従来方法では硬い非弾性プローブが半導体基材20と接触するために被膜22に侵入することが要求される。
導電性膜で被覆されたウエハまたは試料の2プローブ式シート抵抗検査:
被膜22が導体である場合、被膜22のシート抵抗検査は、被覆されていないウエハの2プローブ式シート抵抗検査に関する上記方法で、導電部分14、16で被膜22を押圧することによって行なうことができる。
2プローブ式シート抵抗検査の以上の記載では、接触子10、12間の距離の変更はなかった。しかし、所望なら接触子10、12の間隔を複数回変えることができ、ボリューム36を流れる電流と前記電流の結果そこに誘起される電圧を接触子10、12の各間隔ごとに測定することができる。そして、各電流とその対応する電圧を、電圧対電流をグラフ上に点としてプロットすることができる。その後、ボリューム36のシート抵抗を決定するために、すべての点をつなぐ線の勾配または点の最良適合線の勾配を測定することができる。このシート抵抗に基づいて、ボリューム36の抵抗率を公知の方法で決定することができる。
被覆されていないウエハの3プローブ式シート抵抗検査:
図3を参照し、図1(a)〜図2を引き続き参照すると、上記シート抵抗検査では2つの接触子を使用したが、3つの接触子10、12および28を備える装置2’を検査に使用でき、その場合、1つの接触子、例えば接触子28、が電気刺激付与手段32と測定手段34の両方のための共通接触子として機能する。この共通接触子は測定に寄与する唯一のものである。装置2’は、装置2’が接触子10、12と同様の接触子28をさらに含んでいる以外は、図1(a)に示された装置2と同様である。接触子28は接触子10、12の電導部分14、16と同じ材料から形成され、同じ形状である電導部分30を含んでいる。接触子10、12、28の電導部分14、16、30を直線的に配置することが望ましい。しかし、これは発明を限定するものではない。
図3に示されたウエハ4のボリューム36を検査する際、接触形成手段24が導電部分14、16、30を半導体基材20の上面18に押圧させる。そして、電気刺激付与手段32が電気刺激を接触子10、12に加えると、電流が接触子10、12を介してボリューム36に流れる。この電流が流れている間、測定手段34が、この電流に応答して接触子10、28(または接触子12、28)間のボリューム36に誘起される電圧を測定する。測定された電圧値とともにボリューム36を流れる電流値を用いて、ボリューム36の電気的特性を決定することができる。
誘電体被膜で被覆されたウエハまたは試料の3プローブ式シート抵抗検査:
図4を参照し、図1(a)〜図3を引き続き参照すると、接触子10、12、28を使用するシート抵抗検査を被膜22を含むウエハ4にも適用できる。被膜22が誘電体である場合、それは接触子10、12へ加えられる適切な電気刺激に応じて被膜22を横切ってトンネル電流が流れることを可能にする厚さ、例えば3.0nm以下、であることが望ましい。適切な電気刺激の値は、被膜22を不可逆的に変化させる電気的破壊を回避しながら、被膜22を横切ってトンネル電流を流すように選択される。
半導体基材20を覆う誘電体からなる被膜22を含むウエハ4の検査に装置2’が使用される場合、接触形成手段24が、ボリューム36上の被膜22の上面18に部分14、16、30を押し付ける。その後、電気刺激付与手段が、被膜22に不可逆変化をもたらす電気的破壊を回避しながら、被膜22を横切ってトンネル電流を流れさせる適切な電気刺激を接触子10、12に加える。
被膜22を横切って流れるトンネル電流に応じて、対応する電流が各接触子10、12とボリューム36を流れる。この電流がボリューム36を流れている間、測定手段34が、この電流によって接触子10、28(または接触子12、28)間のボリューム36に誘起される電圧を測定する。接触子10、28(または接触子12、28)間の電圧の測定は、被膜22を介してボリューム36から接触子28へ流れるトンネル電流によって可能になる。接触子10、28(または接触子12、28)間で測定された電圧とともに接触子10、12間のボリューム36を流れる電流値を用いて、ボリューム36のシート抵抗、従ってボリューム36の抵抗率を決定することができる。
導電性膜で被覆されたウエハまたは試料の3プローブ式シート抵抗検査:
被膜22が導体である場合、被膜22のシート抵抗検査は、被覆されていないウエハの3プローブ式シート抵抗検査に関する上記方法で、装置2’の導電部分14、16、30で被膜22を押圧することによって行なうことができる。
被覆されていないウエハの4プローブ式シート抵抗検査:
図5を参照して、半導体ウエハ4のシート抵抗検査を行なう装置2’’を説明する。装置2’’は、装置2’’が接触子40、42をさらに含んでいる以外は、図1(a)に示された装置2と同様である。接触子40、42は、接触子10、12の電導部分14、16と同じ材料から形成され、同じ形状である電導部分44、46を含んでいる。接触子10、12、40、42の電導部分14、16、44、46を0.5〜4.5mmの間隔をおいて直線的に配置することが望ましい。しかし、この直線的配置は発明を限定するものではない。
半導体基材20のボリューム36をシート抵抗検査を行なう際、接触形成手段24が導電部分14、16、44、46をボリューム36上の半導体基材20の上面18に押圧させる。そして、電気刺激付与手段32が適当な電気刺激を第1対の接触子、例えば接触子10、12、接触子12、40または接触子10、42に加えると、電流が接触子を介してボリューム36に流れる。そして、測定手段34が、この電流に応答して第2対の接触子、例えば接触子40、42、接触子10、12または接触子12、40間のボリューム36に誘起される電圧を測定する。接触子10、12、接触子12、40または接触子10、42を使用して電気刺激を付与する場合、接触子40、42、接触子10、12または接触子12、40を使用してボリューム36に誘起される電圧を測定する。測定された電圧値とともにボリューム36を流れる電流値を用いて、周知の方法でボリューム36のシート抵抗、従ってボリューム36の抵抗率を決定することができる。
検査時に接触子10、12、40、42の電導部分14、16、44、46が上面18に侵入しないから、上面18付近に大多数のドーパント原子が存在するボリューム36のシート抵抗の測定における誤差が回避される。さらに、検査時に電導部分14、16、44および46が上面18に侵入しないから、製品ウエハのシート抵抗検査を行なうことができる。
誘電体被膜で被覆されたウエハまたは試料の4プローブ式シート抵抗検査:
図6を参照して、装置2’’は、半導体基材20を覆う誘電体からなる被膜22を含む半導体ウエハ4のボリューム36のシート抵抗、従ってその抵抗率、の決定にも使用できる。この場合、接触子10、12、40、42の電導部分14、16、44、46が上面18に押し付けられるが、その上面はこの場合、ボリューム36の上の誘電体被膜22の露出面である。誘電体被膜22は、第1対の接触子へ加えられる適切な電気刺激に応じてトンネル電流が流れることを可能にする厚さであることが望ましい。その後、電気刺激付与手段32が、被膜22に不可逆変化をもたらす電気的破壊を回避しながら、被膜22を横切ってトンネル電流を流れさせる適切な電気刺激を第1対の接触子、例えば接触子10、12に加える。
被膜22を横切って流れるトンネル電流に応じて、対応する電流がボリューム36を流れる。この電流がボリューム36を流れている間、測定手段34が、第2対の接触子、例えば接触子40、42、間のボリューム36に誘起される電圧の形で電流に対する半導体基材20の反応を測定する。第2対の接触子間の電圧の測定は、被膜22を介してボリューム36と第2対の接触子間を流れる低レベルの漏れ電流によって可能になる。第2対の接触子間で測定された電圧とともに第1対の接触子間のボリューム36を流れる電流値を用いて、ボリューム36のシート抵抗、従ってボリューム36の抵抗率を決定することができる。
導電性膜で被覆されたウエハまたは試料の4プローブ式シート抵抗検査:
被膜22が導体である場合、被膜22のシート抵抗検査は、被覆されていないウエハの4プローブ式シート抵抗検査に関する上記方法で、装置2’’の導電部分14、16、44、46で被膜22を押圧することによって行なうことができる。
装置2’’は、図1(a)および図2で接触子10、12が接続しているように、電気刺激付与手段32と測定手段34に接続した接触子10、12、40、42の1対だけを単に使用するだけで、装置2に関する上記方法で、シート抵抗テストに利用することができる。
シート抵抗テストに装置2’’を利用することができる別の方法は、第1の電流を接触子10、40を介してボリューム36に流すために電気刺激付与手段32を接続し、接触子10、40を介して第1の電流によってボリューム36に生じた第1の電圧を測定するために測定手段34を接続する。その後、第2の電流を接触子10、42を介してボリューム36に流すために電気刺激付与手段32を接続し、接触子10、42を介して第2の電流によってボリューム36に生じた第2の電圧を測定するために測定手段34を接続する。最後に、第3の電流を接触子10、12を介してボリューム36に流すために電気刺激付与手段32を接続し、接触子10、12を介して第3の電流によってボリューム36に生じた第3の電圧を測定するために測定手段34を接続する。簡明さのために、上記接続は図5や図6に示されない。
このように測定した電流とその対応する電圧を、電圧対電流をグラフ上に点としてプロットすることができる。そして、すべての点をつなぐ線の勾配または点の最良適合線の勾配からボリューム36のシート抵抗を決定することができる。このシート抵抗に基づいて、ボリューム36の抵抗率を公知の方法で決定することができる。
被覆されていないウエハの4点デルタプローブ式シート抵抗検査:
図7Aおよび図7Bを参照して、半導体ウエハ4のシート抵抗検査を行なう装置2’’’をこれから説明する。装置2’’’は、図7Bに最もよく示されたデルタ状に接触子10、12、4、42が配置されること以外、図5に示された装置2’’と同様である。半導体基材20のボリューム36のシート抵抗検査のために、接触形成手段24が接触子10、12、40、42の電導部分14、16、44、46をボリューム36上の半導体基材20の上面18に押圧させる。そして、電気刺激付与手段32が適当な電気刺激を接触子10、12に加えると、電流が接触子を介してボリューム36に流れる。この電流が流れている間、測定手段34が、電流に応じて接触子40、42間のボリューム36に誘起される電圧を測定する。測定された電圧値とともにボリューム36を流れる電流値を用いて、公知の方法でボリューム36のシート抵抗、従ってボリューム36の抵抗率を決定することができる。
検査時に接触子10、12、40、42の電導部分14、16、44、46が上面18に侵入しないから、上面18付近に大多数のドーパント原子が存在するボリューム36のシート抵抗、従って抵抗率、の測定における誤差が回避される。さらに、検査時に電導部分14、16、44および46が上面18に侵入しないから、製品ウエハのシート抵抗検査を行なうことができる。
誘電体被膜で被覆されたウエハまたは試料の4点デルタプローブ式シート抵抗検査:
図8を参照して、装置2’’’は、半導体基材20を覆う誘電体からなる被膜22を含む半導体ウエハ4のボリューム36のシート抵抗、従ってその抵抗率、の決定にも使用できる。この場合、接触子10、12、40、42の電導部分14、16、44、46が上面18に押し付けられるが、その上面はこの場合、ボリューム36の上の誘電体被膜22の露出面である。その後、電気刺激付与手段32が、被膜22に不可逆変化をもたらす電気的破壊を回避しながら、被膜22を横切ってトンネル電流を流れさせる適切な電気刺激を接触子10、12に加える。
被膜22を横切って流れるトンネル電流に応じて、対応する電流が各接触子10、12とボリューム36を流れる。この電流がボリューム36を流れている間、測定手段34が、接触子40、42間のボリューム36に誘起される電圧の形で電流に対する半導体基材20の反応を測定する。接触子40、42間の電圧の測定は、被膜22を介してボリューム36と接触子40、42間を流れる漏れ電流によって可能になる。接触子40、42間で測定された電圧とともに接触子10、12間のボリューム36を流れる電流値を用いて、ボリューム36のシート抵抗、従ってボリューム36の抵抗率を決定することができる。
導電性膜で被覆されたウエハまたは試料の4点デルタプローブ式シート抵抗検査:
被膜22が導体である場合、被膜22のシート抵抗検査は、被覆されていないウエハの4点デルタプローブ式シート抵抗検査に関する上記方法で、装置2’’’の導電部分14、16、44、46で上面18を押圧することによって行なうことができる。
半導体オン絶縁体ウエハのシート抵抗検査:
以上の説明では、ウエハ4が半導体材料で形成された半導体基材20を備えていた。しかし、望みなら、真空チャック6に載置された図9に示すような半導体オン絶縁体(SOI)ウエハ50の検査に上記接触子を利用することができる。SOIウエハ50はオプションの半導体基材52、誘電(酸化)膜54、および酸化膜54を覆う半導体上層56を含んでいてもよい。ドーパント原子が電気的性質を変えるために半導体上層56へ導入された場合、半導体上層56は半導体基材20のボリューム36のようなボリューム58を含むことができる。SOIウエハ50の上面60は、半導体上層56の露出面または半導体上層56を覆う誘電体または導体からなる被膜62(仮想線で表示)の露出面でありえる。
装置2は、先に述べた誘電体被膜22のある、あるいは被膜なしの半導体基材20のボリューム36の検査と同様に、誘電体被膜62のある、あるいは被膜なしの半導体上層56のボリューム58のシート抵抗検査に利用することができる。さらに、装置2は、先に述べた導体被膜22の検査と同様に、導体被膜62のシート抵抗検査に利用することができる。さらに、装置2’、2’’または2’’’は、先に述べた誘電体被膜22のある、あるいは被膜なしの半導体基材20のボリューム36の検査と同様に、誘電体被膜62のある、あるいは被膜なしの半導体上層56のボリューム58のシート抵抗検査に利用することができる。最後に、装置2’、2’’または2’’’は、先に述べた導体被膜22の検査と同様に、導体被膜62のシート抵抗検査に利用することができる。従って、図1(a)および図2〜図8に関連してこれまで説明した検査であって、SOIウエハ50に適用される検査の説明は、不要な重複を避けるために繰り返さない。
理解されるように、酸化物を形成しないか、導電性酸化物を形成する材料で形成された導電部分を少なくとも持つ、望ましくは長手のプローブからなる上記の弾性変形可能な導電性接触子は、半導体ウエハまたはSOIウエハの、約50nm未満の深さへドーパント原子がドープされた半導体材料のシート抵抗、従って抵抗率、の決定に利用することができる。接触子は、ドープした半導体材料の表面に直接接触させて、あるいはトンネル電流が流れ得る厚さを持った誘電(酸化)膜の表面に接触させて使用できる。約50nm未満の深さへドーパント原子がドープされた半導体材料とともにこれらの接触子を使用することによって、検査時に半導体材料や誘電体被膜に侵入したり、それらを損傷する従来の接触子の使用に起因する測定の不正確さを回避する非破壊式に、半導体材料のシート抵抗検査を行うことを可能にする。
さらに、上記接触子の導電部分が酸化物を形成しないか、導電性酸化物を形成するから、接触子は、導電被膜の表面に侵入しないか、または、損傷することなく、ドープされたあるいはドープなしの半導体材料の導電被膜のシート抵抗検査に利用することができる。
好適実施例を参照して発明を説明した。以上の詳細な説明を読み理解すれば、明白な改変および変更に想到するであろう。例えば、直流に交流を重ね、交流がボリューム36の抵抗率を著しく変えない最大またはピーク値を持つことが考えられる。望みなら、複数の異なる値の直流をボリューム36に流し、直流の各値に対する抵抗率を、電流に応じてボリューム36に誘起される電圧から決定することができる。この場合、各直流値を選択し、直流の各値について半導体試料の決定された抵抗率が実質的に同様なものにする。付記されたクレームあるいはその均等物の範囲に含まれる限り、そのような改変および変更をすべて含むように発明が解釈されることが意図される。
(a)は、半導体ウエハの電気的特性の測定のために、第1実施例装置の真空チャック上に置かれた半導体ウエハを示すブロック図と断面側面図の組合せ、(b)は、(a)に示された1つの接触子の先端の拡大図 図1(a)に示された装置と半導体ウエハで、半導体ウエハの半導体基板を覆う誘電体層または導電層を示す図 半導体ウエハの電気的特性の測定のために、第2実施例装置の真空チャック上に置かれた半導体ウエハを示すブロック図と断面側面図の組合せ 図3に示された装置と半導体ウエハで、半導体ウエハの半導体基板を覆う誘電体層または導電層を示す図 半導体ウエハの電気的特性の測定のために、第3実施例装置の真空チャック上に置かれた半導体ウエハを示すブロック図と断面側面図の組合せ 図5に示された装置と半導体ウエハで、半導体ウエハの半導体基板を覆う誘電体層または導電層を示す図 半導体ウエハの電気的特性の測定のために、第4実施例装置の真空チャック上に置かれた半導体ウエハを示すブロック図と断面側面図の組合せ 図7AのVIIB−VIIB線矢視図 図7Aに示された装置と半導体ウエハで、半導体ウエハの半導体基板を覆う誘電体層または導電層を示す図 図1(a)および図2〜8のいずれかに示された装置の真空チャック上に置かれた半導体オン絶縁体ウエハの断片図
符号の説明
4 ウェハ(試料)
10 接触子
12 接触子
18 表面(上面)

Claims (45)

  1. 以下の工程からなる半導体試料の検査方法、
    (a)酸化物を形成しないか、又は、導電性酸化物を形成する弾性変形可能な導電性材料で形成された複数の接触子を間隔をおいて配置し、
    (b)前記接触子と前記半導体試料の表面を接触させ、その際、前記接触子はその弾性限界内で変形するが、前記半導体試料の表面に侵入しないか、又は、それを損傷しない、
    (c)前記接触子のサブセットを介して前記半導体試料に電流を流し、
    (d)そこに流れる電流に応じて前記半導体試料に誘起される電圧を測定し、
    (e)そこに流れる電流値と測定された電圧値との関数として前記半導体試料の少なくとも1つの電気的特性を決定する。
  2. 請求項1の方法において、
    前記接触子のサブセットは前記複数の接触子のすべて、またはその一部を含む。
  3. 請求項1の方法において、
    工程(a)は2つの接触子を配置することを含み、
    工程(c)は前記2つの接触子を介して前記半導体試料に電流を流すことを含み、
    工程(d)は前記2つの接触子を介して前記半導体試料に誘起される電圧を測定することを含み、
    工程(e)は、前記半導体試料の抵抗率と、前記半導体試料のシート抵抗と、その電気的性質を変えるために前記半導体試料の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定することを含む。
  4. 請求項1の方法において、
    工程(a)は3つの接触子を配置することを含み、
    工程(c)は前記接触子のうちの2つを介して前記半導体試料に電流を流すことを含み、
    工程(d)は残りの接触子と電流を流している接触子のうちの一方とを介して前記半導体試料に誘起される電圧を測定することを含み、
    工程(e)は、前記半導体試料の抵抗率と、前記半導体試料のシート抵抗と、その電気的性質を変えるために前記半導体試料の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定することを含む。
  5. 請求項1の方法において、
    工程(a)は4つの接触子を配置することを含み、
    工程(c)は前記接触子のうちの2つを介して前記半導体試料に電流を流すことを含み、
    工程(d)は他の2つの前記接触子を介して前記半導体試料に誘起される電圧を測定することを含み、
    工程(e)は、前記半導体試料の抵抗率と、前記半導体試料のシート抵抗と、その電気的性質を変えるために前記半導体試料の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定することを含む。
  6. 請求項5の方法において、
    前記4つの接触子の物理的間隔および相対位置が、前記半導体試料の少なくとも1つの電気的特性が決定される前記半導体試料の領域を形成するために選択される。
  7. 請求項1の方法において、
    前記複数の接触子は直線的に間隔をおいて配置される。
  8. 請求項1の方法において、
    前記接触子のサブセットの位置をその都度変えながら工程(c)〜(d)を複数回繰り返し、工程(e)は、工程(c)〜(d)の各反復において前記半導体試料に流れる電流と測定された電圧との関数として、前記半導体試料の抵抗率と、前記半導体試料のシート抵抗と、その電気的性質を変えるために前記半導体試料の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定する。
  9. 請求項1の方法において、
    前記半導体試料は半導体材料を覆う誘電体コーティングを含み、
    工程(b)で、前記接触子は前記半導体材料の反対側の前記誘電体コーティングの表面に接触し、
    工程(c)で、前記電流は前記半導体材料と前記サブセットの接触子の各々の間の前記誘電体コーティングを流れるトンネル電流である。
  10. 請求項9の方法において、
    不可逆的な変化が前記誘電体コーティングに生じないように電流が抑制される。
  11. 請求項9の方法において、
    前記誘電体コーティングは、意図的に塗布されたコーティング、または雰囲気への露出に応じて前記半導体材料上で成長する誘電体コーティングのいずれかである。
  12. 請求項9の方法において、
    前記誘電体コーティングは厚さが30オングストローム以下の二酸化珪素層である。
  13. 請求項1の方法において、
    前記接触子はそれぞれプラチナとイリジウムのうちの1つで形成される。
  14. 請求項1の方法において、
    前記半導体試料は半導体材料で構成され、
    前記半導体材料はその電気的性質を変えるためにその表面経由で導入されたドーパント原子を含んでいる。
  15. 請求項14の方法において、
    前記ドーパント原子は前記表面の下にPN接合を形成する。
  16. 請求項14の方法において、
    前記ドーパント原子は前記表面付近の前記半導体材料中に存在し、
    工程(c)での前記電流は前記ドーパント原子を含んだ前記半導体材料に応じて抑制されている。
  17. 請求項14の方法において、
    前記半導体試料は前記半導体材料を覆う誘電体コーティングを含む。
  18. 請求項17の方法において、
    工程(c)で、前記半導体材料と前記接触子のサブセットの各々の間に流れる電流はトンネル電流であり、不可逆的な変化が前記誘電体コーティングに生じないように電流が抑制され、前記電流は表面付近の前記半導体材料の層に流される。
  19. 請求項1の方法において、
    工程(c)での前記電流は、直流電流か、又は、交流電流が重ね合わされた直流電流のいずれかである。
  20. 請求項19の方法において、
    前記交流電流は前記半導体試料の抵抗率を著しく変えない最大またはピーク値を持つ。
  21. 請求項1の方法において、
    工程(c)での前記電流は複数の直流電流のうちの1つである。
  22. 請求項21の方法において、
    前記複数の直流電流のそれぞれが値を持ち、直流電流の各値について前記半導体試料の決定された抵抗率は実質的に同様である。
  23. 以下の工程からなる支持ウエハ(supporting wafer)試料上の半導体層を検査する方法、
    (a)表面に酸化物または他の絶縁体を形成しないか、或いは、導電性酸化物または他の物質を形成する弾性変形可能な導電性材料で形成された複数のプローブを間隔をおいて配置し、
    (b)前記プローブと前記半導体層の表面を接触させ、その際、前記プローブの先端がその弾性限界内で変形するが、前記半導体層の表面に侵入しないか、又は、それを損傷しない、
    (c)前記接触子の第1サブセットを介して前記半導体層に電流を流し、
    (d)そこに流れる電流に応じて前記半導体層に誘起される電圧を前記接触子の第2サブセットを介して測定し、
    (e)そこに流れる電流値と測定された電圧値との関数として前記半導体層の少なくとも1つの電気的特性を決定する。
  24. 請求項23の方法において、
    前記接触子の前記第1サブセットと前記第2サブセットは同じでも異なっていてもよく、
    前記接触子の各サブセットは前記複数の接触子のすべて、またはその一部を含む。
  25. 請求項23の方法において、
    工程(a)は2つの接触子を配置することを含み、
    工程(c)は前記2つの接触子を介して前記半導体層に電流を流すことを含み、
    工程(d)は前記2つの接触子を介して前記半導体層に誘起される電圧を測定することを含み、
    工程(e)は、前記半導体層の抵抗率と、前記半導体層のシート抵抗と、その電気的性質を変えるために前記半導体層の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定することを含む。
  26. 請求項23の方法において、
    工程(a)は3つの接触子を配置することを含み、
    工程(c)は前記接触子のうちの2つを介して前記半導体層に電流を流すことを含み、
    工程(d)は残りの接触子と電流を流している接触子のうちの一方とを介して前記半導体層に誘起される電圧を測定することを含み、
    工程(e)は、前記半導体層の抵抗率と、前記半導体層のシート抵抗と、その電気的性質を変えるために前記半導体層の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定することを含む。
  27. 請求項23の方法において、
    工程(a)は4つの接触子を配置することを含み、
    工程(c)は前記接触子のうちの2つを介して前記半導体層に電流を流すことを含み、
    工程(d)は他の2つの前記接触子を介して前記半導体層に誘起される電圧を測定することを含み、
    工程(e)は、前記半導体層の抵抗率と、前記半導体層のシート抵抗と、その電気的性質を変えるために前記半導体層の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定することを含む。
  28. 請求項27の方法において、
    前記4つの接触子の物理的間隔および相対位置が、前記半導体層の少なくとも1つの電気的特性が決定される前記半導体層の領域を形成するために選択される。
  29. 請求項23の方法において、
    前記複数の接触子は直線的に間隔をおいて配置される。
  30. 請求項23の方法において、
    前記接触子のサブセットの間隔をその都度変えながら工程(c)〜(d)を複数回繰り返し、工程(e)は、工程(c)〜(d)の各反復において前記半導体層に流れる電流と測定された電圧との関数として、前記半導体層の抵抗率と、前記半導体層のシート抵抗と、その電気的性質を変えるために前記半導体層の半導体材料へ導入されたドーパント原子の密度の少なくとも1つを決定する。
  31. 請求項23の方法において、
    前記半導体層は半導体材料を覆う誘電体コーティングを含み、
    工程(b)で、前記接触子は前記半導体材料の反対側の前記誘電体コーティングの表面に接触し、
    工程(c)で、前記電流は前記半導体材料と前記サブセットの接触子の各々の間の前記誘電体コーティングを流れるトンネル電流である。
  32. 請求項31の方法において、
    不可逆的な変化が前記誘電体コーティングに生じないように電流が抑制される。
  33. 請求項31の方法において、
    前記誘電体コーティングは、意図的に塗布されたコーティング、または雰囲気への露出に応じて前記半導体材料上で成長する天然(native)の酸化物コーティングのいずれかである。
  34. 請求項31の方法において、
    前記誘電体コーティングは厚さが30オングストローム以下の二酸化珪素層である。
  35. 請求項23の方法において、
    前記接触子はそれぞれプラチナとイリジウムのうちの1つで形成される。
  36. 請求項23の方法において、
    前記半導体層は半導体材料で構成され、
    前記半導体材料は、その電気的性質を変えるためにその表面経由で導入されたドーパント原子を含む。
  37. 請求項36の方法において、
    前記ドーパント原子は前記表面の下にPN接合を形成する。
  38. 請求項36の方法において、
    前記ドーパント原子は前記表面付近の前記半導体材料中に存在し、
    工程(c)での前記電流は前記ドーパント原子を含んだ前記半導体材料に応じて抑制されている。
  39. 請求項36の方法において、
    前記半導体層は前記半導体材料を覆う誘電体コーティングを含む。
  40. 請求項39の方法において、
    工程(c)で、前記半導体材料と前記接触子のサブセットの各々の間に流れる電流はトンネル電流であり、不可逆的な変化が前記誘電体コーティングに生じないように電流が抑制され、前記電流は表面付近の前記半導体材料の層に流される。
  41. 請求項23の方法において、
    工程(c)での前記電流は、直流電流か、又は、交流電流が重ね合わされた直流電流のいずれかである。
  42. 請求項41の方法において、
    前記交流電流は前記半導体層の抵抗率を著しく変えない最大またはピーク値を持つ。
  43. 請求項23の方法において、
    工程(c)での前記電流は複数の直流電流のうちの1つである。
  44. 請求項43の方法において、
    前記複数の直流電流のそれぞれが値を持ち、直流電流の各値について前記半導体層の決定された抵抗率は実質的に同様である。
  45. 以下の工程からなる半導体ウエハまたは試料を覆う導電性膜を検査する方法、
    (a)酸化物を形成しないか、又は、導電性酸化物を形成する弾性変形可能な導電性材料で形成された複数の接触子を間隔をおいて配置し、
    (b)前記接触子と前記導電性膜の表面を接触させ、その際、前記接触子はその弾性限界内で変形するが、前記導電性膜の表面に侵入しないか、又は、それを損傷しない、
    (c)前記接触子のサブセットを介して前記導電性膜に電流を流し、
    (d)そこに流れる電流に応じて前記導電性膜に誘起される電圧を測定し、
    (e)そこに流れる電流値と測定された電圧値との関数として前記導電性膜の少なくとも1つの電気的特性を決定する。
JP2005139029A 2004-04-08 2005-04-08 非侵入プローブで半導体ウエハを検査する方法 Pending JP2005303321A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56068204P 2004-04-08 2004-04-08
US11/099,148 US20050225345A1 (en) 2004-04-08 2005-04-05 Method of testing semiconductor wafers with non-penetrating probes

Publications (1)

Publication Number Publication Date
JP2005303321A true JP2005303321A (ja) 2005-10-27

Family

ID=34915254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005139029A Pending JP2005303321A (ja) 2004-04-08 2005-04-08 非侵入プローブで半導体ウエハを検査する方法

Country Status (4)

Country Link
US (1) US20050225345A1 (ja)
EP (1) EP1584932A1 (ja)
JP (1) JP2005303321A (ja)
TW (1) TW200534378A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4789747B2 (ja) * 2006-08-15 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置及びその下層導電パターンのシート抵抗の測定方法
US20080290889A1 (en) * 2007-05-24 2008-11-27 Solid State Measurements, Inc. Method of destructive testing the dielectric layer of a semiconductor wafer or sample
TWI474004B (zh) * 2012-07-13 2015-02-21 Nat Univ Tsing Hua 多頭探針及其製造與掃瞄方法
FR3028957B1 (fr) * 2014-11-24 2017-09-29 Commissariat Energie Atomique Procede de mesure de la resistance d'une couche conductrice recouverte
JP6504133B2 (ja) * 2016-08-25 2019-04-24 信越半導体株式会社 抵抗率標準サンプルの製造方法及びエピタキシャルウェーハの抵抗率測定方法
CN109243993A (zh) * 2018-09-06 2019-01-18 长鑫存储技术有限公司 半导体芯片、半导体芯片电性测试电路及方法
WO2020048385A1 (en) * 2018-09-06 2020-03-12 Changxin Memory Technologies, Inc. Semiconductor chip and circuit and method for electrically testing semiconductor chip

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7008274A (ja) * 1970-06-06 1971-12-08
US5317520A (en) * 1991-07-01 1994-05-31 Moore Industries International Inc. Computerized remote resistance measurement system with fault detection
US5691648A (en) * 1992-11-10 1997-11-25 Cheng; David Method and apparatus for measuring sheet resistance and thickness of thin films and substrates
US5977783A (en) * 1994-10-28 1999-11-02 Nitto Denko Corporation Multilayer probe for measuring electrical characteristics
AU2117101A (en) * 1999-10-19 2001-04-30 Solid State Measurements, Inc. Non-invasive electrical measurement of semiconductor wafers
TW494517B (en) * 2000-03-17 2002-07-11 Matsushita Electric Ind Co Ltd Method and apparatus for evaluating insulation film
US6632691B1 (en) * 2002-04-11 2003-10-14 Solid State Measurements, Inc. Apparatus and method for determining doping concentration of a semiconductor wafer
US6842029B2 (en) * 2002-04-11 2005-01-11 Solid State Measurements, Inc. Non-invasive electrical measurement of semiconductor wafers
US7078919B2 (en) * 2003-08-27 2006-07-18 Prussin Simon A In situ determination of resistivity, mobility and dopant concentration profiles
US6991948B2 (en) * 2003-11-05 2006-01-31 Solid State Measurements, Inc. Method of electrical characterization of a silicon-on-insulator (SOI) wafer

Also Published As

Publication number Publication date
TW200534378A (en) 2005-10-16
US20050225345A1 (en) 2005-10-13
EP1584932A1 (en) 2005-10-12

Similar Documents

Publication Publication Date Title
EP1596212B1 (en) Work function controlled probe for measuring properties of a semiconductor wafer and method of use thereof
Schroder Semiconductor material and device characterization
JP4102068B2 (ja) 測定装置及び電気特性測定方法
JP2005303321A (ja) 非侵入プローブで半導体ウエハを検査する方法
US6842029B2 (en) Non-invasive electrical measurement of semiconductor wafers
US6930502B2 (en) Method using conductive atomic force microscopy to measure contact leakage current
TW494517B (en) Method and apparatus for evaluating insulation film
JP2009534676A (ja) 浅い半導体注入のシート抵抗およびリーク電流密度の測定方法
JP2005183933A (ja) シリコンオンインシュレータ(soi)ウエハの電気特性決定方法
EP1800142A2 (en) Method and apparatus for determining concentration of defects and/or impurities in a semiconductor wafer
JP2006013532A (ja) 半導体ウエハの誘電層のソフトブレークダウンを検出する装置及び方法
EP1710594B1 (en) Method of measuring semiconductor wafers with an oxide enhanced probe
EP2023394A1 (en) Method for evaluating soi wafer
JP2007142443A (ja) 半導体材料中の表面移動度測定用の弾性メタルゲートmosトランジスタ
US20080290889A1 (en) Method of destructive testing the dielectric layer of a semiconductor wafer or sample
US8179153B2 (en) Probe apparatus, a process of forming a probe head, and a process of forming an electronic device
US20210003628A1 (en) Systems and methods for measuring electrical characteristics of a material using a non-destructive multi-point probe
JP2002100663A (ja) 半導体素子の電圧計測装置および電圧計測方法並びに測定装置
Petersen et al. Micro-scale sheet resistance measurements on ultra shallow junctions
KR100430419B1 (ko) 반도체 소자의 전기적 특성 검사방법
JP2007123430A (ja) 半導体ウエハ及び半導体検査方法
JPS5917259A (ja) 半導体素子の測定方法
Petersen et al. Automated Micro Hall Effect measurements
Petersen et al. Microprobe Metrology for direct Sheet Resistance and Mobility characterization
JPH05502947A (ja) 半導体素子における抵抗の測定方法および装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050621