JP5744401B2 - 浅い半導体注入のシート抵抗およびリーク電流密度の測定方法 - Google Patents
浅い半導体注入のシート抵抗およびリーク電流密度の測定方法 Download PDFInfo
- Publication number
- JP5744401B2 JP5744401B2 JP2009506916A JP2009506916A JP5744401B2 JP 5744401 B2 JP5744401 B2 JP 5744401B2 JP 2009506916 A JP2009506916 A JP 2009506916A JP 2009506916 A JP2009506916 A JP 2009506916A JP 5744401 B2 JP5744401 B2 JP 5744401B2
- Authority
- JP
- Japan
- Prior art keywords
- sheet resistance
- electrode spacing
- point
- electrodes
- shallow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/312—Contactless testing by capacitive methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2648—Characterising semiconductor materials
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Description
4つの導電性電極を有する多点プローブを提供する工程であって、導電性電極の2つは100μmより狭い電極間隔を有する工程と、
多点プローブの4つの電気接合ポイントを、浅い注入の領域と接合させて配置する工程と、
多点プローブを介してテスト試料中に100μAより小さい電流を誘起することにより、4点測定を行う工程と、
4点抵抗測定と4つの導電性電極の電極間隔との数学的関係に基づいて電気特性を求める工程と、を含む。
a.複数の電極間隔セットで、半導体表面の上で、1またはそれ以上の4点抵抗測定を行う工程であって、4点測定の誘導電流は100μAより低く、複数の電極間隔セットの少なくとも1つに対して、100μmより小さい平均電極間隔を有する工程と、
b.1またはそれ以上の4点抵抗測定と、複数の電極間隔セットとの間の数学的関係に基づいて、半導体表面の浅い注入のシート抵抗を求める工程と、を含む。
半導体基板の表面と電気的接触を形成するための第1の複数の電極を有するプローブと、
電極の第1のペアの間に電流を誘起するための電圧制御電流源と、
電極の第2のペアの間で電位差を測定するための高インピーダンス電位計と、
第2の複数の電気的接続線を含むマルチプレクサーであって、それらの2つは電流源に接続され、他の2つは電位計に接続されたマルチプレクサーと、
電圧制御電流源を制御する周期的な参照信号を発生し、高インピーダンス電位計の同相出力を掲出するロックインアンプと、
本発明の第1および/または第2の形態にかかる方法をコンピュータにより実現する中央処理ユニットとメモリを有するコンピュータシステムと、を含む。
500:浅い接合のテスト装置
510:プローブ
515−1〜515−n:プローブアーム
520:浅い注入を有する半導体基板
530:マルチプレクサー
540:電圧制御電流源
550:電位計
560:ロックインアンプ
570:コンピュータシステム
575:プロセッサ
576:メモリ
580:データ分析モジュール
585:コントロールモジュール
を含む。
a.半導体の表面上で、複数の電極間隔セットで、1またはそれ以上の4点抵抗測定を行う工程であって、4点抵抗測定中の誘導電流は100μAより小さく、複数の電極間隔セットの少なくとも1つは100μmより小さい平均電極間隔を有する工程と、
b.1またはそれ以上の4点抵抗測定と、複数の電極間隔セットとの間の知られた関係を用いて、半導体表面中の薄い注入のシート抵抗を求める工程と、を含む方法。
a.半導体基板の表面と接触する、複数の電極を有するプローブと、
b.選択された電極のペアの間に電流を誘起するための電圧制御電流源と、
c.選択された電極のペアの間の電位差を測定するための高インピーダンス電位計と、
d.複数の電気的な接続線を含み、接続線の2つは電流源に接続され、他の2つの接続線は電位計に接続されたマルチプレキサーと、
e.電圧制御電流源を制御する周期的な参照信号を発生し、高インピーダンスの電位計の同相の出力を検出するロックインアンプと、
f.中央処理ユニットとメモリであって、
半導体表面上の、複数の電極間隔セットにおいて、1またはそれ以上の4点抵抗測定を行い、4点抵抗測定中の誘起電流は100μAより小さく、電極間隔セットの少なくとも1つは、100μmより小さい平均電極間隔を有し、
1またはそれ以上の4点抵抗測定と複数の電極間隔セットとの間の知られた関係を用いて、半導体表面中の浅い注入のシート抵抗を導き出し、
1またはそれ以上の4点抵抗測定と複数の電極間隔セットとの間の知られた関係を用いて、半導体表面中の浅い注入の飽和リーク電流密度を導き出すためのプログラム命令を含むメモリとを備えたコンピュータシステムと、を含むシステム。
510:プローブ
515−1〜515−n:プローブアーム
520:浅い注入を有する半導体基板
530:マルチプレクサー
540:電圧制御電流源
550:電位計
560:ロックインアンプ
570:コンピュータシステム
575:プロセッサ
576:メモリ
580:データ分析モジュール
585:コントロールモジュール
Claims (13)
- 半導体基板(520)中の薄い注入上でシート抵抗と電流リーク密度(J)を測定するためのシステムであって、
半導体基板(520)の表面と電気的に接触する、複数の電極(515)を有するプローブ(510)と、
複数の電極(515)の第1の電極のペアの間に電流を誘起するための電圧制御電流源(540)と、
複数の電極(515)の選択された第2の電極のペアの間の電位差を測定するための高インピーダンス電位計(550)と、
複数の電気的な接続線を含み、接続線の2つは電流源(540)に接続され、他の2つの接続線は電位計(550)に接続されたマルチプレキサー(530)であって、複数の電極(515)は、マルチプレキサー(530)を介して電流源(540)と電位計(550)に接続されるマルチプレキサー(530)と、
電圧制御電流源(540)を制御する周期的な参照信号を発生し、高インピーダンスの電位計(550)から参照信号と同じ位相の出力を検出するロックインアンプ(560)と、
半導体基板(520)の表面の浅い注入の、シート抵抗および電流リーク密度(J)を決定する方法をコンピュータにより実現する中央処理ユニット(575)とメモリ(576)を有するコンピュータシステム(570)であって、この方法は、
半導体の表面上で、複数の電極間隔セットで4点抵抗測定(310)を行う工程であって、4点抵抗測定中の誘導電流は100μAより小さく、複数の電極間隔セットの少なくとも1つは、隣接した電極の間で100μmより小さい平均電極間隔を有する工程と、
4点抵抗測定と、複数の電極間隔セットとの間の数学的な関係に基づいて、半導体表面中の薄い注入のシート抵抗(320、330)を求める工程と、を含み、
4点抵抗測定と、複数の電極間隔セットとの間の数学的な関係に基づいて、半導体表面(330)中の薄い注入の飽和リーク電流密度を求める工程を含む方法であるコンピュータシステムと、を含むシステム。 - 半導体基板(520)中の薄い注入上でシート抵抗と電流リーク密度を測定するためのシステムであって、
半導体基板(520)の表面と電気的に接触する、複数の電極(515)を有するプローブ(510)と、
複数の電極(515)の第1の電極のペアの間に電流を誘起するための電圧制御電流源(540)と、
複数の電極(515)の選択された第2の電極のペアの間の電位差を測定するための高インピーダンス電位計(550)と、
複数の電気的な接続線を含み、接続線の2つは電流源(540)に接続され、他の2つの接続線は電位計(550)に接続されたマルチプレキサー(530)であって、複数の電極(515)は、マルチプレキサー(530)を介して電流源(540)と電位計(550)に接続されるマルチプレキサー(530)と、
電圧制御電流源(540)を制御する周期的な参照信号を発生し、高インピーダンスの電位計(550)から参照信号と同じ位相の出力を検出するロックインアンプ(560)と、
浅い注入(520)の電気特性を測定する方法をコンピュータにより実現する中央処理ユニット(575)とメモリ(576)を有するコンピュータシステム(570)であって、電気特性は、半導体基板(520)の表面中の薄い注入のシート抵抗と電流リーク密度(320)であり、この方法は、
4つの導電性電極(515)を有する多点プローブ(510)であって、隣接した導電性電極(515)の間で100μmより小さい平均電極間隔を有する多点プローブを準備する工程と、
浅い注入(520)の領域と接触するように多点プローブ(510)の4つの電気接触点(515)を配置する工程と、
多点プローブ(510)を用いて、テスト試料に100μAより小さい電流を誘起して4点測定を行う工程と、
4点抵抗測定と4つの導電性電極(515)の間の電極間隔との数学的な関係に基づいて、電気特性を求める工程と、
4点抵抗測定と、複数の電極間隔セットとの間の数学的な関係に基づいて、半導体表面(330)中の薄い注入の飽和リーク電流密度を求める工程を含む方法であるコンピュータシステムと、を含むシステム。 - 第1の電極(515)のペアと第2の電極のペアは、共通電極(515)を含まない請求項1または2に記載のシステム。
- 電極(515)の数は、4である請求項1〜3のいずれかに記載のシステム。
- 複数の電極間隔セットの少なくとも1つは、隣接した電極の間で300μmより大きい平均間隔を有する請求項1に記載のシステム。
- 浅い注入(520)の電気特性を決定する方法であって、
4つの導電性電極(515)を有する多点プローブ(510)であって、隣接した導電性電極(515)の間で100μmより小さい平均電極間隔を有する多点プローブを準備する工程と、
浅い注入(520)の領域と接触するように多点プローブ(510)の4つの電気接触点(515)を配置する工程と、
多点プローブ(510)を用いて、テスト試料に100μAより小さい電流を誘起して4点測定を行う工程と、
4点抵抗測定と4つの導電性電極(515)の間の電極間隔との数学的な関係に基づいて、電気特性を求める工程と、を含み、
電気特性は、薄い注入のシート抵抗と電流リーク密度であり、浅い注入のシート抵抗および飽和リーク電流密度が、所定の誤差内で理論的なデータが測定データに一致するまで、複数の変数を調整することにより決定され、理論的なデータおよび測定データは、以下の式:
により一致される方法。 - 半導体基板(520)の表面の浅い注入の、シート抵抗および電流リーク密度を決定する方法であって、
a.半導体の表面上で、複数の電極間隔セットで、4点抵抗測定(310)を行う工程であって、4点抵抗測定中の誘導電流は100μAより小さく、複数の電極間隔セットの少なくとも1つの隣接した電極は100μmより小さい平均電極間隔を有する工程と、
b.4点抵抗測定と、複数の電極間隔セットとの間の数学的な関係に基づいて、半導体表面中の薄い注入のシート抵抗(320、330)を求める工程と、
c.4点抵抗測定と、複数の電極間隔セットとの間の数学的な関係に基づいて、半導体表面中の薄い注入の飽和リーク電流密度を求める工程を含む方法。 - 複数の電極間隔セットの少なくとも1つの隣接した電極は、300μmより大きい平均間隔を有する請求項8に記載の方法。
- 半導体基板(520)の電気抵抗ρは、二次イオン質量分析や他の方法を用いて実験的に測定され、基板のシート抵抗は、半導体基板の膜厚tについて、Rb=ρ/tの関係により求められる請求項8〜12のいずれかに記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US74547006P | 2006-04-24 | 2006-04-24 | |
US60/745,470 | 2006-04-24 | ||
PCT/DK2007/000192 WO2007121752A1 (en) | 2006-04-24 | 2007-04-24 | Method for sheet resistance and leakage current density measurements on shallow semiconductor implants |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009534676A JP2009534676A (ja) | 2009-09-24 |
JP5744401B2 true JP5744401B2 (ja) | 2015-07-08 |
Family
ID=38134717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009506916A Expired - Fee Related JP5744401B2 (ja) | 2006-04-24 | 2007-04-24 | 浅い半導体注入のシート抵抗およびリーク電流密度の測定方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9075107B2 (ja) |
EP (1) | EP2016433A1 (ja) |
JP (1) | JP5744401B2 (ja) |
KR (1) | KR20090005217A (ja) |
CN (1) | CN101467057B (ja) |
WO (1) | WO2007121752A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2237052A1 (en) | 2009-03-31 | 2010-10-06 | Capres A/S | Automated multi-point probe manipulation |
EP2677324A1 (en) | 2012-06-20 | 2013-12-25 | Capres A/S | Deep-etched multipoint probe |
US9088568B1 (en) | 2013-09-11 | 2015-07-21 | Talati Family LP | Apparatus, system and method for secure data exchange |
US9921261B2 (en) * | 2013-10-17 | 2018-03-20 | Kla-Tencor Corporation | Method and apparatus for non-contact measurement of sheet resistance and shunt resistance of p-n junctions |
CN113495190A (zh) * | 2020-04-01 | 2021-10-12 | 株式会社东芝 | 电阻映射装置、电阻测定装置、电阻测定方法、程序以及记录介质 |
EP3936874B1 (en) | 2020-07-08 | 2023-03-29 | Imec VZW | A method for determining the spatial distribution of electrical current density in a two-dimensional material device |
WO2022029862A1 (ja) * | 2020-08-04 | 2022-02-10 | 株式会社 東芝 | 電極評価方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4703252A (en) | 1985-02-22 | 1987-10-27 | Prometrix Corporation | Apparatus and methods for resistivity testing |
US4706015A (en) * | 1986-01-09 | 1987-11-10 | Chen James T C | Method and circuit for reducing contact resistance of the potential probes of a four-point-probe in contact with a III-V compound semiconductor wafer |
US5691648A (en) | 1992-11-10 | 1997-11-25 | Cheng; David | Method and apparatus for measuring sheet resistance and thickness of thin films and substrates |
JP2953263B2 (ja) * | 1993-07-16 | 1999-09-27 | 信越半導体株式会社 | n型シリコンエピタキシャル層の抵抗率測定方法 |
JP3668559B2 (ja) * | 1996-07-10 | 2005-07-06 | アキレス株式会社 | 表面抵抗測定用ローラー電極および表面抵抗測定装置 |
US7304486B2 (en) | 1998-07-08 | 2007-12-04 | Capres A/S | Nano-drive for high resolution positioning and for positioning of a multi-point probe |
EP1095282B1 (en) | 1998-07-08 | 2007-09-19 | Capres Aps | Multi-point probe |
JP4222678B2 (ja) * | 1999-04-09 | 2009-02-12 | 横河電機株式会社 | 電流測定装置 |
WO2003058260A1 (en) * | 2002-01-07 | 2003-07-17 | Capres A/S | Electrical feedback detection system for multi-point probes |
US6842029B2 (en) | 2002-04-11 | 2005-01-11 | Solid State Measurements, Inc. | Non-invasive electrical measurement of semiconductor wafers |
WO2005022135A1 (en) | 2003-08-27 | 2005-03-10 | Prussin Simon A | In situ determination of resistivity, mobility and dopant concentration profiles |
US7030633B1 (en) * | 2004-12-03 | 2006-04-18 | Chunong Qiu | Four-terminal methods for resistivity measurement of semiconducting materials |
-
2007
- 2007-04-24 US US12/298,387 patent/US9075107B2/en not_active Expired - Fee Related
- 2007-04-24 KR KR1020087028735A patent/KR20090005217A/ko not_active Application Discontinuation
- 2007-04-24 JP JP2009506916A patent/JP5744401B2/ja not_active Expired - Fee Related
- 2007-04-24 EP EP07722571A patent/EP2016433A1/en not_active Withdrawn
- 2007-04-24 WO PCT/DK2007/000192 patent/WO2007121752A1/en active Application Filing
- 2007-04-24 CN CN200780021474.2A patent/CN101467057B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20120143545A9 (en) | 2012-06-07 |
CN101467057B (zh) | 2013-07-17 |
WO2007121752A1 (en) | 2007-11-01 |
US9075107B2 (en) | 2015-07-07 |
JP2009534676A (ja) | 2009-09-24 |
US20110320144A1 (en) | 2011-12-29 |
KR20090005217A (ko) | 2009-01-12 |
EP2016433A1 (en) | 2009-01-21 |
CN101467057A (zh) | 2009-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5744401B2 (ja) | 浅い半導体注入のシート抵抗およびリーク電流密度の測定方法 | |
KR101537121B1 (ko) | 테스트 샘플의 전기적 특성을 결정하는 방법 | |
EP3566062B1 (en) | A position correction method and a system for position correction in relation to four-point resistance measurements | |
US20070267632A1 (en) | Apparatus and Method for Test Structure Inspection | |
JP2005303321A (ja) | 非侵入プローブで半導体ウエハを検査する方法 | |
US20160126152A1 (en) | Test structure for determining overlay accuracy in semiconductor devices using resistance measurement | |
TWI321667B (en) | Inspection substrate for display device | |
JP2001189353A (ja) | プローブ検査装置及びプローブ検査方法 | |
JP2963796B2 (ja) | 半導体集積回路における接点寸法測定方法 | |
US7521946B1 (en) | Electrical measurements on semiconductors using corona and microwave techniques | |
TWI302201B (en) | Inspecting method and adjusting method of pressure of probe | |
JP4360863B2 (ja) | 走査型プローブ検査装置 | |
TW531650B (en) | Method for locating defects and measuring resistance in a test structure | |
US8179153B2 (en) | Probe apparatus, a process of forming a probe head, and a process of forming an electronic device | |
Petersen et al. | Micro-scale sheet resistance measurements on ultra shallow junctions | |
TWI502179B (zh) | Apparatus and method for measuring the internal stress of electronic construction | |
JP2007123430A (ja) | 半導体ウエハ及び半導体検査方法 | |
Guralnik et al. | Review of Micro-and Nanoprobe Metrology for Direct Electrical Measurements on Product Wafers | |
Osterberg et al. | Accurate micro Hall Effect measurements on scribe line pads | |
JP2000138266A (ja) | 半導体ウエハの電気的特性の測定方法 | |
Turner | Practical issues in the probing of copper pads |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131225 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5744401 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |