JPH03211854A - 金属膜の膜厚測定方法 - Google Patents
金属膜の膜厚測定方法Info
- Publication number
- JPH03211854A JPH03211854A JP783690A JP783690A JPH03211854A JP H03211854 A JPH03211854 A JP H03211854A JP 783690 A JP783690 A JP 783690A JP 783690 A JP783690 A JP 783690A JP H03211854 A JPH03211854 A JP H03211854A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- thickness
- film
- sheet resistance
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 239000002184 metal Substances 0.000 claims description 51
- 238000005259 measurement Methods 0.000 abstract description 20
- 235000012431 wafers Nutrition 0.000 abstract 3
- 230000001066 destructive effect Effects 0.000 abstract 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 18
- 229910052721 tungsten Inorganic materials 0.000 description 18
- 239000010937 tungsten Substances 0.000 description 18
- 238000000691 measurement method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011088 calibration curve Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
金属膜の膜厚測定方法に関し、
開口部内に埋め込まれた金属膜の膜厚を非破壊、非接触
、かつ、高い精度で測定することができる金属膜の膜厚
測定方法を提供することを目的とし、下地の膜上に開口
部を有する絶縁層が形成され、該開口部内の下地の膜上
に選択成長によって埋め込まれた金属膜の膜厚を測定す
る方法において、前記絶縁層に開口部よりも大きい面積
を有するシート抵抗測定用のパッドパターンを形成して
金属膜を該パターンに埋め込み、該パターンに埋め込ま
れた金属膜のシート抵抗値に基づいて前記開口部内に埋
め込まれた金属膜の膜厚を求めるように構成する。
、かつ、高い精度で測定することができる金属膜の膜厚
測定方法を提供することを目的とし、下地の膜上に開口
部を有する絶縁層が形成され、該開口部内の下地の膜上
に選択成長によって埋め込まれた金属膜の膜厚を測定す
る方法において、前記絶縁層に開口部よりも大きい面積
を有するシート抵抗測定用のパッドパターンを形成して
金属膜を該パターンに埋め込み、該パターンに埋め込ま
れた金属膜のシート抵抗値に基づいて前記開口部内に埋
め込まれた金属膜の膜厚を求めるように構成する。
本発明は、金属膜の膜厚測定方法に関し、詳しくはウェ
ハー上に開口部を有する絶縁層が形成され、該開口部内
のウェハー上に選択ＣＶＤ法によって埋め込まれた、例
えばタングステン（Ｗ）等の金属膜の膜厚を測定する方
法に関する。
ハー上に開口部を有する絶縁層が形成され、該開口部内
のウェハー上に選択ＣＶＤ法によって埋め込まれた、例
えばタングステン（Ｗ）等の金属膜の膜厚を測定する方
法に関する。
近時、半導体素子の微細化に伴いコンタクトホールのア
スペクト比が大きくなる傾向にあることから、アスペク
ト比の大きいコンタクトホールにタングステン等の金属
膜を選択的に成長させる、いわゆる選択ＣＶＤ法による
タングステンの埋め込み形成が非常に有用な技術となっ
てきている。
スペクト比が大きくなる傾向にあることから、アスペク
ト比の大きいコンタクトホールにタングステン等の金属
膜を選択的に成長させる、いわゆる選択ＣＶＤ法による
タングステンの埋め込み形成が非常に有用な技術となっ
てきている。
特に、この選択ＣＶＤ法による埋め込み形成は金属配線
の表面の平坦化を図るＦで非常に優れた技術であり、コ
ンタクトホール内に埋め込まれたタングステンの膜厚の
精密制御およびモニタリングすることが重要視されてい
る。このため、タングステンの埋め込まれた膜厚の測定
を簡略化する方法が必要となってきている。
の表面の平坦化を図るＦで非常に優れた技術であり、コ
ンタクトホール内に埋め込まれたタングステンの膜厚の
精密制御およびモニタリングすることが重要視されてい
る。このため、タングステンの埋め込まれた膜厚の測定
を簡略化する方法が必要となってきている。
従来の選択成長によるコンタクトホールへの例えばタン
グステン等の金属膜の埋め込み形成にあっては、埋め込
まれた金属膜の膜厚を測定する方法として、ウェハーを
割った後断面ＳＥＭ（走査型電子顕微鏡）によってタン
グステンの膜厚を測定する方法や、アルファステップ装
置等を用い、直径数百μｍの針をデバイスパターン上に
接触させて走査することによりスクライブライン等の数
百μｍ以上の比較的大きなパターンとコンタクトホール
を有するＰＳＧ等の絶縁層との段差を機械的に測定する
方法がなされていた。
グステン等の金属膜の埋め込み形成にあっては、埋め込
まれた金属膜の膜厚を測定する方法として、ウェハーを
割った後断面ＳＥＭ（走査型電子顕微鏡）によってタン
グステンの膜厚を測定する方法や、アルファステップ装
置等を用い、直径数百μｍの針をデバイスパターン上に
接触させて走査することによりスクライブライン等の数
百μｍ以上の比較的大きなパターンとコンタクトホール
を有するＰＳＧ等の絶縁層との段差を機械的に測定する
方法がなされていた。
しかしながら、断面ＳＥＭにより埋め込まれた金属膜の
Ｖ！膜厚測定方法あっては、断面ＳＥＭによって埋め込
まれた金属膜の膜厚を測定する前にウェハーを割らなけ
ればならず、製品を破壊しなければならないばかりか、
測定に多くの工数、時間を要してしまうという問題があ
った。また、アルファステップ装置等の触針式段差測定
装置によって測定する方法にあっては、針をウェハー上
に接触させることにより埋め込まれた金属膜の膜厚を測
定しているため、接触による機械的な測定誤差を伴って
しまう。具体的には実際に埋め込まれた金属膜の膜厚に
対してアルファステップ装置により埋め込まれた金属膜
の膜厚の測定では、６〜７％もの測定誤差があり、正確
な測定を行うことが困難であるという問題があった。
Ｖ！膜厚測定方法あっては、断面ＳＥＭによって埋め込
まれた金属膜の膜厚を測定する前にウェハーを割らなけ
ればならず、製品を破壊しなければならないばかりか、
測定に多くの工数、時間を要してしまうという問題があ
った。また、アルファステップ装置等の触針式段差測定
装置によって測定する方法にあっては、針をウェハー上
に接触させることにより埋め込まれた金属膜の膜厚を測
定しているため、接触による機械的な測定誤差を伴って
しまう。具体的には実際に埋め込まれた金属膜の膜厚に
対してアルファステップ装置により埋め込まれた金属膜
の膜厚の測定では、６〜７％もの測定誤差があり、正確
な測定を行うことが困難であるという問題があった。
そこで本発明は、デバイスパターンに非接触で、かつウ
ェハーが破壊を生じないような方法で正確かつ簡便に開
口部内に埋め込まれた金属膜の膜厚を測定することがで
きる金属膜の膜厚測定方法を提供することを目的として
いる。
ェハーが破壊を生じないような方法で正確かつ簡便に開
口部内に埋め込まれた金属膜の膜厚を測定することがで
きる金属膜の膜厚測定方法を提供することを目的として
いる。
〔課題を解決するための手段）
本発明による金属膜の膜厚測定方法は上記目的を達成す
るため、下地の膜上に開口部を有する絶縁層が形成され
、該開口部内の下地の膜上に選択成長によって埋め込ま
れた金属膜の膜厚を測定する方法において、前記絶縁層
に開口部よりも大きい面積を有する金属膜のシート抵抗
測定用のパッドパターンを形成して金属膜を該パターン
に埋め込み、該パターンに埋め込まれた金属膜のシート
抵抗値に基づいて前記開口部内に埋め込まれた金属膜の
膜厚を求めるように構成するものである。
るため、下地の膜上に開口部を有する絶縁層が形成され
、該開口部内の下地の膜上に選択成長によって埋め込ま
れた金属膜の膜厚を測定する方法において、前記絶縁層
に開口部よりも大きい面積を有する金属膜のシート抵抗
測定用のパッドパターンを形成して金属膜を該パターン
に埋め込み、該パターンに埋め込まれた金属膜のシート
抵抗値に基づいて前記開口部内に埋め込まれた金属膜の
膜厚を求めるように構成するものである。
本発明では、下地の膜上に形成された絶縁層に絶縁層の
開口部よりも大きい面積を有する金属膜のシート抵抗測
定用バンドパターンが形成され、選択成長によって該パ
ターンに埋め込まれた金属膜のシート抵抗値に基づいて
開口部内に埋め込まれた金属膜の膜厚が求められる。こ
の原理を説明する。
開口部よりも大きい面積を有する金属膜のシート抵抗測
定用バンドパターンが形成され、選択成長によって該パ
ターンに埋め込まれた金属膜のシート抵抗値に基づいて
開口部内に埋め込まれた金属膜の膜厚が求められる。こ
の原理を説明する。
ある一定条件で金属膜を開口部に選択成長させた場合の
比抵抗を一定とみなしてρとし、シート抵抗測定用パッ
ドパターンにおけるシート抵抗をρＳとした場合、該パ
ターンにおける金属膜の膜厚ｔが ρ ｔ −・・・・・・（１） ρ Ｓ で表わされる。これに経験的に求めた開口部と該バンド
の表面積の差によって生じる比抵抗、成膜速度等の変化
を未知の関数Ｆｓとして上記式（１）に乗算して開口部
内の金属膜の膜厚Ｔが ρ Ｔ＝ ・Ｆｓ ・・・・・・（２）ρ Ｓ と表わされるとして、この膜厚Ｔとシート抵抗ρＳを補
正する曲線を経験的に求めておけば、シート抵抗測定用
のバンドパターンに埋め込まれた金属膜のシート抵抗か
ら開口部内に埋め込まれた金属膜の膜厚Ｔを容易に求め
ることができる。
比抵抗を一定とみなしてρとし、シート抵抗測定用パッ
ドパターンにおけるシート抵抗をρＳとした場合、該パ
ターンにおける金属膜の膜厚ｔが ρ ｔ −・・・・・・（１） ρ Ｓ で表わされる。これに経験的に求めた開口部と該バンド
の表面積の差によって生じる比抵抗、成膜速度等の変化
を未知の関数Ｆｓとして上記式（１）に乗算して開口部
内の金属膜の膜厚Ｔが ρ Ｔ＝ ・Ｆｓ ・・・・・・（２）ρ Ｓ と表わされるとして、この膜厚Ｔとシート抵抗ρＳを補
正する曲線を経験的に求めておけば、シート抵抗測定用
のバンドパターンに埋め込まれた金属膜のシート抵抗か
ら開口部内に埋め込まれた金属膜の膜厚Ｔを容易に求め
ることができる。
〔実施例］
以下、本発明を図面に基づいて説明する。
第１．２図は本発明に係る金属膜の膜厚測定方法の一実
施例を示す図であり、第１図は一実施例の金属膜の膜厚
測定方法を適用した半導体デバイスの構成図、第２図は
シート抵抗測定用パッドパターンに埋め込まれた金属膜
のシート抵抗と開口部（Ｖｉａ）に埋め込まれた金属膜
の膜厚との相関を表わすグラフであり、実線は経験的に
求められた校正曲線である。
施例を示す図であり、第１図は一実施例の金属膜の膜厚
測定方法を適用した半導体デバイスの構成図、第２図は
シート抵抗測定用パッドパターンに埋め込まれた金属膜
のシート抵抗と開口部（Ｖｉａ）に埋め込まれた金属膜
の膜厚との相関を表わすグラフであり、実線は経験的に
求められた校正曲線である。
まず、構成を説明する。第１図において、１は下地の膜
である直径４インチのＳｉウェハーであり、該ウェハー
ｌ上には絶縁膜として例えばＰＳＧ膜２が成長されてい
る。このＰＳＧ膜２にはスクライブライン３を介して複
数のコンタクトパターン４が重ねて形成されており、こ
のコンタクトパターン４には図示しない開口部としての
コンタクトホールが複数形成され、該ホール内はＳｉウ
ェハー１が下地の膜として露出している。また、ＰＳＧ
ＩＱ２には４探針によるシート抵抗測定用バンドパター
ン５が９個重ねて形成されており、このパターン５は１
０ｎ Ｘ ６ ｕｍ程度の面積を有し、パターン５内に
Ｓｉウェハーｌが下地の膜として露出している。
である直径４インチのＳｉウェハーであり、該ウェハー
ｌ上には絶縁膜として例えばＰＳＧ膜２が成長されてい
る。このＰＳＧ膜２にはスクライブライン３を介して複
数のコンタクトパターン４が重ねて形成されており、こ
のコンタクトパターン４には図示しない開口部としての
コンタクトホールが複数形成され、該ホール内はＳｉウ
ェハー１が下地の膜として露出している。また、ＰＳＧ
ＩＱ２には４探針によるシート抵抗測定用バンドパター
ン５が９個重ねて形成されており、このパターン５は１
０ｎ Ｘ ６ ｕｍ程度の面積を有し、パターン５内に
Ｓｉウェハーｌが下地の膜として露出している。
本実施例では、選択ＣＶＤ法によってＳｉウェハーｌ上
のコンタクトパターン４にタングステン等の金属膜を埋
め込むのと同時にシート抵抗測定用パッドパターン５内
にもタングステン等の金属膜を成長させて埋め込み、数
枚のＳｉウェハー１についてバンドパターン５上のシー
ト抵抗を測定するとともに断面ＳＥＭ写真によってコン
タクトホール内のタングステンの膜厚を測定してみた。
のコンタクトパターン４にタングステン等の金属膜を埋
め込むのと同時にシート抵抗測定用パッドパターン５内
にもタングステン等の金属膜を成長させて埋め込み、数
枚のＳｉウェハー１についてバンドパターン５上のシー
ト抵抗を測定するとともに断面ＳＥＭ写真によってコン
タクトホール内のタングステンの膜厚を測定してみた。
なお、コンタクトパターン４上のシート抵抗は公知の４
探深法によって測定したものである。具体的には、コン
タクトパターン４に設けられた所定の入力端子から電流
を流してコンタクトパターン４に設けられた所定の出力
端子から出力された電圧を測定し、両端子間の抵抗を測
定することによってタングステンのシート抵抗を測定す
る。そして、このときのコンタクトホール内の実際のタ
ングステンの膜厚測定値とシート抵抗測定用バンドパタ
ーン５上のタングステンのシート抵抗の測定値の相関を
表わしたものが第２図である。この結果、第２図のグラ
フの実曲線をコンタクトホール内のタングステンの膜厚
のシート抵抗値に対する校正曲線とすると、この曲線に
より求められるコンタクトホール内のタングステンの膜
厚と、断面ＳＥＭ写真での実測によるタングステンの膜
厚との誤差が膜厚３００ｎｎ＋付近において、±３％、
５００ｎＩＩｌ付近において±４％程度であることが確
認され、従来のアルファーステップ装置による測定誤差
が６〜７％であることから比べると非常に精度良く膜厚
を求めることができる。したがって、本実施例では、デ
バイスパターンに非接触で、かつＳｉウェハーＩを破壊
しないようにして、正確かつ簡便にコンタクＩ・ホール
内のタングステンの膜厚を求めることができる。
探深法によって測定したものである。具体的には、コン
タクトパターン４に設けられた所定の入力端子から電流
を流してコンタクトパターン４に設けられた所定の出力
端子から出力された電圧を測定し、両端子間の抵抗を測
定することによってタングステンのシート抵抗を測定す
る。そして、このときのコンタクトホール内の実際のタ
ングステンの膜厚測定値とシート抵抗測定用バンドパタ
ーン５上のタングステンのシート抵抗の測定値の相関を
表わしたものが第２図である。この結果、第２図のグラ
フの実曲線をコンタクトホール内のタングステンの膜厚
のシート抵抗値に対する校正曲線とすると、この曲線に
より求められるコンタクトホール内のタングステンの膜
厚と、断面ＳＥＭ写真での実測によるタングステンの膜
厚との誤差が膜厚３００ｎｎ＋付近において、±３％、
５００ｎＩＩｌ付近において±４％程度であることが確
認され、従来のアルファーステップ装置による測定誤差
が６〜７％であることから比べると非常に精度良く膜厚
を求めることができる。したがって、本実施例では、デ
バイスパターンに非接触で、かつＳｉウェハーＩを破壊
しないようにして、正確かつ簡便にコンタクＩ・ホール
内のタングステンの膜厚を求めることができる。
なお、本実施例では、シート抵抗測定用パッドパターン
５を９個設けているが、これに限らず、選択ＣＶＤ法に
よるタングステンの埋め込み時にコンタクトホール内の
膜厚分布が良い場合にはシート抵抗測定用バンドパター
ン５の数を減らしても良い。このようにするとシート抵
抗測定用パッドパターン５のコンタクトパターン４への
占有率を小さくしてより多くのチップを製品化すること
ができるという効果がある。
５を９個設けているが、これに限らず、選択ＣＶＤ法に
よるタングステンの埋め込み時にコンタクトホール内の
膜厚分布が良い場合にはシート抵抗測定用バンドパター
ン５の数を減らしても良い。このようにするとシート抵
抗測定用パッドパターン５のコンタクトパターン４への
占有率を小さくしてより多くのチップを製品化すること
ができるという効果がある。
（発明の効果〕
本発明によれば、デバイスパターンに非接触で、かつウ
ェハーが破壊を生じないような方法で正確かつ簡便に開
口部内に埋め込まれた金属膜の膜厚を測定することがで
きる金属膜の膜厚測定方法を得ることができる。
ェハーが破壊を生じないような方法で正確かつ簡便に開
口部内に埋め込まれた金属膜の膜厚を測定することがで
きる金属膜の膜厚測定方法を得ることができる。
第１．２図は本発明に係る金属膜の膜厚測定方法を適用
した半導体デバイスの一実施例を示す図であり、 第１図はその構成図、 第２図はパッドパターンに埋め込まれた金属膜のシート
抵抗と開口部（Ｖｉａ）に埋め込まれた金属膜の膜厚と
の相関を表わすグラフである。 １・・・・・・Ｓｉウェハー（下地の膜）、２・・・・
・・ＰＳＧ膜（絶縁層）、 ５・・・・・・シート抵抗測定用バンドパターン。 半導体デバイスの一実施例を示す図 第１図
した半導体デバイスの一実施例を示す図であり、 第１図はその構成図、 第２図はパッドパターンに埋め込まれた金属膜のシート
抵抗と開口部（Ｖｉａ）に埋め込まれた金属膜の膜厚と
の相関を表わすグラフである。 １・・・・・・Ｓｉウェハー（下地の膜）、２・・・・
・・ＰＳＧ膜（絶縁層）、 ５・・・・・・シート抵抗測定用バンドパターン。 半導体デバイスの一実施例を示す図 第１図
Claims (1)
- 下地の膜上に開口部を有する絶縁層が形成され、該開口
部内の下地の膜上に選択成長によって埋め込まれた金属
膜の膜厚を測定する方法において、前記絶縁層に開口部
よりも大きい面積を有する金属膜のシート抵抗測定用の
パッドパターンを形成して金属膜を該パターンに埋め込
み、該パターンに埋め込まれた金属膜のシート抵抗値に
基づいて前記開口部内に埋め込まれた金属膜の膜厚を求
めるようにしたことを特徴とする金属膜の膜厚測定方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007836A JP2559512B2 (ja) | 1990-01-17 | 1990-01-17 | 金属膜の膜厚測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007836A JP2559512B2 (ja) | 1990-01-17 | 1990-01-17 | 金属膜の膜厚測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03211854A true JPH03211854A (ja) | 1991-09-17 |
| JP2559512B2 JP2559512B2 (ja) | 1996-12-04 |
Family
ID=11676692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007836A Expired - Lifetime JP2559512B2 (ja) | 1990-01-17 | 1990-01-17 | 金属膜の膜厚測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2559512B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19958202A1 (de) * | 1999-12-02 | 2001-07-12 | Infineon Technologies Ag | Verfahren zur Herstellung einer Metallschicht mit einer vorgegebenen Dicke |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3961427B2 (ja) | 2003-01-14 | 2007-08-22 | 株式会社東芝 | 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50135098A (ja) * | 1974-04-17 | 1975-10-25 | ||
| JPS59178741A (ja) * | 1983-03-30 | 1984-10-11 | Oki Electric Ind Co Ltd | 半導体集積回路素子用ウエ−ハ |
| JPS6298414A (ja) * | 1985-10-25 | 1987-05-07 | Nec Corp | コンピユ−タシステムの電源制御装置 |
-
1990
- 1990-01-17 JP JP2007836A patent/JP2559512B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50135098A (ja) * | 1974-04-17 | 1975-10-25 | ||
| JPS59178741A (ja) * | 1983-03-30 | 1984-10-11 | Oki Electric Ind Co Ltd | 半導体集積回路素子用ウエ−ハ |
| JPS6298414A (ja) * | 1985-10-25 | 1987-05-07 | Nec Corp | コンピユ−タシステムの電源制御装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19958202A1 (de) * | 1999-12-02 | 2001-07-12 | Infineon Technologies Ag | Verfahren zur Herstellung einer Metallschicht mit einer vorgegebenen Dicke |
| US6303401B2 (en) | 1999-12-02 | 2001-10-16 | Infineon Technologies Ag | Method for producing a metal layer with a given thickness |
| DE19958202C2 (de) * | 1999-12-02 | 2003-08-14 | Infineon Technologies Ag | Verfahren zur Herstellung einer Metallschicht mit einer vorgegebenen Dicke |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2559512B2 (ja) | 1996-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347226A (en) | Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction | |
| US6261854B1 (en) | Interconnect with pressure sensing mechanism for testing semiconductor wafers | |
| US3808527A (en) | Alignment determining system | |
| US4918377A (en) | Integrated circuit reliability testing | |
| JPS5845816B2 (ja) | 導線特性測定方法 | |
| JPH04298058A (ja) | 集積回路を製造するための方法 | |
| US6066561A (en) | Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer | |
| JP2005303321A (ja) | 非侵入プローブで半導体ウエハを検査する方法 | |
| US3416078A (en) | Method of determining resistivity of a thin layer | |
| TW544830B (en) | A method of testing an integrated circuit | |
| JPH04233746A (ja) | 半導体集積回路における接点寸法測定方法 | |
| JPH03211854A (ja) | 金属膜の膜厚測定方法 | |
| US6380556B1 (en) | Test structure used to measure metal bottom coverage in trenches and vias/contacts and method for creating the test structure | |
| JP2008515226A (ja) | 半導体ウエハ中の欠陥および／又は不純物の密度を測定するための方法及び装置 | |
| US6784000B2 (en) | Method for measurement of electromigration in semiconductor integrated circuits | |
| Yen et al. | A Cross‐Bridge Test Structure for Evaluating the Linewidth Uniformity of an Integrated Circuit Lithography System | |
| KR100206873B1 (ko) | 표면 물성 검사용 반도체 장치 및 그 제조 방법 | |
| JPH036661B2 (ja) | ||
| JPH0288976A (ja) | 導体膜の膜質試験方法 | |
| JP2867525B2 (ja) | コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法 | |
| JP3777742B2 (ja) | 半導体装置の製造方法 | |
| JPH07106391A (ja) | 半導体デバイス及びその検査方法 | |
| JPH04330762A (ja) | 半導体集積回路 | |
| JP3757828B2 (ja) | 半導体熱処理装置の評価方法 | |
| JPH05157780A (ja) | 抵抗素子プロセスモニター装置 |