JPH0288976A - 導体膜の膜質試験方法 - Google Patents

導体膜の膜質試験方法

Info

Publication number
JPH0288976A
JPH0288976A JP63240499A JP24049988A JPH0288976A JP H0288976 A JPH0288976 A JP H0288976A JP 63240499 A JP63240499 A JP 63240499A JP 24049988 A JP24049988 A JP 24049988A JP H0288976 A JPH0288976 A JP H0288976A
Authority
JP
Japan
Prior art keywords
film
deposited
wiring
conductor film
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63240499A
Other languages
English (en)
Other versions
JPH07105428B2 (ja
Inventor
Shiyuu Tezaki
手崎 衆
Katsuya Okumura
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63240499A priority Critical patent/JPH07105428B2/ja
Priority to US07/336,800 priority patent/US4990218A/en
Priority to EP89106904A priority patent/EP0360967B1/en
Priority to DE89106904T priority patent/DE68907836T2/de
Priority to KR1019890013816A priority patent/KR920006849B1/ko
Publication of JPH0288976A publication Critical patent/JPH0288976A/ja
Publication of JPH07105428B2 publication Critical patent/JPH07105428B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置における導体膜の膜質試験方法、
特にこの試験時間の大幅な短縮を図った導体膜の膜質試
験方法に関する。
(従来の技術) 一般に半導体装置は、トランジスタ等の能動素子間を電
気的に接続する導体配線を有し、特に低抵抗率の配線材
料としてアルミニウム或いはアルミニウムを主成分とす
るアルミニウム合金が使用されている。そして、このア
ルミニウム合金等の配線は、一般に蒸着法やスパッタリ
ング法等により、基板上にアルミニウム合金等からなる
導体膜が堆積され、しかる後に所望のパターンに加工さ
れることにより形成されている。
このアルミニウム合金等の配線の信頼性に関わる現象と
して、熱や電流等によるアルミニウム原子等の移動(マ
イグレーション)があり、特に電流によるものは、エレ
クトロマイグレーションと呼ばれ、半導体装置の動作中
に配線の断線による不良を引き起こす原因となる。この
エレクトロマイグレーションによる配線の寿命は、一般
にアルミニウム合金等の導体膜の膜質に依存し、この導
体膜の膜質は、一般にこれを堆積させる装置や条件に依
存するが、特に堆積時の装置内の汚染等によって悪化す
るため、この膜質を適当な頻度で試験して良い状態に管
理することが重要となる。
従来のこの種の導体膜の膜質の試験方法としては、簡便
に測定できるものとして、導体膜の抵抗率、導体膜表面
の鏡面反射率または導体膜の硬度を測定し、これらのa
定値に基づき間接的に測定するするものが知られている
しかしながら、これら方法では、その測定値のいずれも
がエレクトロマイグレーションによる配線の寿命と一定
の相関関係があるものの、例えば下記の直接測定する方
法に比べて10倍以上も悪く、十分な感度を有していな
い。
感度の良い方法は、直接にエレクトロマイグレーション
による配線の寿命を測定する方法である。
この実際のマイグレーションによる寿命の測定方法とし
ては、例えば第6図に示すように、シリコン等の絶縁体
の基板1の表面に一対の電極部2゜2(第2図参照)と
、この画電極2.2を結ぶ配線部3とを備えた、例えば
アルミニウム合金の導体膜からなる配線パターン4を作
り、この電極部2.2間に電流を流して配線部3が断線
するまでの時間を測定する方法がある。また、電極部を
作ることなく、配線部のみからなる配線パターンを作っ
て、この配線部の両端から電流を流すようにすることも
行われている。更に、第7図に示すように、実際の半導
体装置の構造と同じように、配線部3の表面を保護膜5
で覆い、この配線部3の両端の露出部からここに電流を
流すようにすることも一般に行われていた。
なお、ここに高温状態で大電流を流すことによりマイグ
レーションは加速されるため、試験条件によっては、実
使用時間で10年以上の寿命を持つものであっても、分
単位でこの試験が可能である。
(発明が解決しようとする課題) しかしながら、上記従来例のように、導体膜の膜質を試
験するためにのみ配線パターン4を作ることは、例え配
線部3のみからなる最も簡単な構造のものでも、この試
料を作るための目的で別の試料片を用意し、この試料片
の表面にスパッタリング法等によりアルミニウム等の導
体膜を堆積した後に、レジストの塗布、配線パターンの
露光と現像、エツチングによる加工及びレジストの、剥
離、更には結晶安定のための熱処理といっ゛た工程が必
要となり、導体膜の堆積から試験結果を出すまでにかな
りの時間、例えば8時間程度の作業時間が必要となって
しまう。
このため、この試験結果によっては、導体膜の膜質の不
良により、半導体装置として不良品となってしまう可能
性があるため、長時間この生産を停止せざる得ない場合
があるばかりでなく、試験時点の膜質の状態と現在の生
産状況における膜質の状態で微妙に変化してしまうとい
った問題点があった。
本発明は上記に鑑み、半導体装置の導体配線の配線形状
としての特性試験を、導体膜の堆積後直ちに行えるよう
にしたものを提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) 上記目的を達成するため、本発明に係る導体膜の試験方
法は、側面の全周囲にアンダーカット部を設けた横断面
略T字状の試験用台を基板の表面に立設し、この基板の
表面に所定膜厚の導体膜を堆積して、基板の表面に堆積
した導体膜と電気的に分離した導体膜か°らなる配線パ
ターンを上記試験用台の上面に形成し、この配線パター
ンに電流を印加することによって基板の表面に堆積した
導体膜の膜質を試験するようにしたものである。
(作 用) 上記のように構成した本発明によれば、予め試験用台を
形成した基板の表面に、スパッタリング等の手段により
導体膜を堆積すれば、試験用台の上面にはこの時に堆積
した導体膜によって、基板の上面に堆積した導体膜と電
気的に分離された配線パターンが形成され、この配線パ
ターンに電流を流すことによって基板の表面に堆積した
導体膜の、例えばエレクトロマイグレーションによる配
線の寿命といった膜質の試験を直ちに行うことができる
(実施例) 以下、本発明の実施例を図面を参照して説明する。
第1図乃至第3図は実施例1を示すもので、第1図及び
第2図に示すように、シリコン等の絶縁体の基板1の表
面には、一対の電極部2,2とこの画電極部2,2を接
続する配線部3とから構成された、例えばアルミニウム
合金の導体膜からなる配線パターン4が形成されている
この配線部3の形状は、直線、曲線、屈曲、折り返し、
幅の変化及び長さ等、試験の目的に応じて任意である。
また、電極部2は、例えば−辺の長さが100μmの正
方形状で、外部機器と電気的に連結するために、探針と
の接触やワイヤボンディングを行うためのものである。
この配線部3の断面形状を第1図に示す。
基板1の表面には、シリコン酸化膜からなる脚部6と、
シリコン窒化膜からなる傘部7とから構成された横断面
T字状の試験用台8が立設され、これによりこの試験用
台8の側面には、その全周囲に亙って傘部7の下面と脚
部6との間にアンダーカット部9が形成されている。
そして、この基板1の表面及び試験用台8の上面には、
アルミニウム合金膜等からなる導体膜が、例えばスパッ
タリング法により堆積されて、試験用台8の上面に堆積
された導体膜10aと基板1上に堆積された導体膜10
bが、上記アンダーカット部9により電気的に分離され
、これにより試験用台8の上面に堆積された導体膜10
aによって、基板1上に堆積された導体膜10bから電
気的に分離された配線パターン4が形成されている。
なお、この場合、シリコン酸化膜からなる脚部6の高さ
Hlを0.8μm1シリコン窒化膜からなる傘部7の高
さhlを0.2μm1配線部3の幅W1を2μm1アン
ダ一カツト部9の長さLlを0.5μmとして試験用台
8をバターニングし、この上に0.8μmの厚さtの導
体膜としてのアルミニウム膜をスパッタリング法により
堆積した時に、配線パターン4 (10a)が基板1上
の導体膜10bから電気的に独立していることが確認さ
れている。
上記試験用台8の形成工程の一例を第3図に示す。
先ず、基板1の上面にシリコン酸化膜6a及びシリコン
窒化膜7aを順次堆積しく同図(a))、この上面に通
常のりソゲラフイエ程によって、レジスト11による配
線パターンを形成する(同図(b))。しかる後に、異
方性エツチング(RIE法)によって、シリコン酸化膜
6a及びシリコン窒化膜7aをレジスト11の配線形状
に加工して(同図(C)) 、レジスト11を剥離する
(同図(d))。そして、等方性エツチングによって、
シリコン酸化膜6aの幅のみを縮小させることによって
アンダーカット部9を形成し、上記試験用台8を得るす
るのである(同図(e))。
ここに、上記傘部7の材料は、シリコン窒化物でなくて
も絶縁体であれば良く、また脚部6の材料はシリコン酸
化物でなくても、傘部7の材料に対して選択的に等方性
エツチングができる材料であれば良い。更に、脚部6の
エツチングは異方性エツチングを含んでも含まなくても
良い。
そして、配線パターン4の電極部2.2から配線部3に
電流を流すことにより、この試験用台8の上面に堆積さ
れた導体膜10aの膜質、ひいては基板1の上面に堆積
した導体膜10bの膜質を試験するのである。
第4図は実施例2の断面形状を示すもので、シリコン基
板1で脚部6′を形成するとともに、この脚部6′の上
面にシリコン酸化膜よりなる傘部7′を形成して試験用
台8′を構成したものである。
即ち、例えば第5図に示すように、シリコン基板1の上
面にシリコン酸化膜7’ aを堆積しく同図(a)) 
、通常のりソゲラフイエ程によってレジスト11による
配線パターンを形成する(同図(b))。次に、シリコ
ン酸化膜7’  aをエツチングして配線パターンの形
状としく同図(C))、レジスト11を剥離して基板1
のシリコンに対して異方性エツチングを行う(同図(d
))。しかる後に、基板1を選択的に等方性エツチング
することにより、アンダーカット部9を形成して上記試
験用台8′を得る(同図(e))のである、。
そして、この基板1の上面及び試験用台8′の上面に、
例えばスパッタリング法等によりアルミニウム合金等の
導体膜を堆積することにより、試験用台8′の上面に堆
積された導体膜10aと基板1上に堆積された導体膜1
0bとを、上記アンダーカット部9により電気的に分離
させ、これにより試験用台8′の上面に堆積された導体
膜10aによって、基板1上に堆積された導2体膜10
bから電気的に分離された配線パターン4を形成するの
である。
この実施例2の場合、シリコン酸化膜からなる傘部7′
の高さh2を0,2μm1配線部3の幅W を2μms
M板1のエツチング深さD2を0.8μm、アンダーカ
ット部9の長さL2を0.5μmとして試験用台8′を
パターニングし、その上に0.8μmの厚さtの導体膜
としてのアルミニウム膜をスパッタリング法により堆積
した時に、配線パターン4(10a)が基板1上の導体
膜10bから電気的に独立していることが確認されてい
る。
また、この実施例2の場合、熱伝導が良く、電流を多量
に流すようにすることができる。
上記実施例1及び実施例2により作成した配線パターン
と従来法に°より作成した配線パターンによるエレクト
ロマイグレーションの寿命試験を行った時の結果を次頁
に示す。
なお、導電膜としてアルミニウム合金膜を使用するとと
もに、この堆積をスパッタリング法により行った。また
、この時、スパッタリング終了時から試験開始までに要
する時間は、従来法では、レジスト塗布、パターンの露
光と現像、エツチングによる加工、レジストの塗布及び
結晶安定化のための熱処理まで約8時間であった。一方
、実施例1及び2においては、結晶安定化のための熱処
理を行うのみで、従来法と電気的に同一の配線構造で、
かつ同等の結晶性を有する試料が得られ、所要時間は1
時間以内であった。
エレクトロマイグレーション寿命試験結果堆積条件 A
ニスバッタガスとして高純度アルゴンガスを使用Bニス
バッタガスとして低純度アルゴンガスを使用この試験に
おいて、スパッタリングによる堆積条件をして、通常用
いられる高純度のアルゴンガスを使用したものと、膜質
を低下させるために低純度のアルゴンガスを使用したも
のについて評価した。電流の印加方法としては、基板上
に探針を当てつつ行っており、同一基板上の複数の配線
パターンを一組の探針を操作して順次試験している。
通電時には、配線から自己発熱によって加熱され、電流
密度に応じて配線温度が決まるので、ここでは、配線温
度を300℃と規定して、電流を制御する方式とした。
その結果、上表に示すように、実施例によって電流密度
が異なって゛いるが、これは構造の違いによる放熱効率
の差に起因するもので、放熱経路にシリコン窒化膜のあ
る実施例1よりも、熱伝導率の高いシリコンがある実施
例2の方が、大きな電流を流すことができ、従来例と実
施例2とでは、はぼ近い値となっている。
エレクトロマイグレーションの寿命の結果は、はぼ電流
密度に応じた傾向を示し、通電試験の所要時間のみで比
べれば従来例が最も早く、実施例1が最も遅いが、前述
のように、アルミニウムスパッタリングからの試料作成
時間の差に比べれば全く問題がない。また、アルミニウ
ム等の導電膜の膜質の変化に対しては、いずれも寿命低
下することで検知している。
以上の結果より、本実施例1及び2によれば、いずれの
場合も従来の試験方法よりも非常に短い作業時間で、従
来とほぼ同じ精度の試験結果が得られることが解る。
〔発明の効果〕
本発明は上記のような構成であるので、アルミニウムま
たはアルミニウム合金等の導体膜のスパッタリング等に
よる堆積後、例えばエレクトロマイグレーションによる
配線の寿命等の膜質の試験試験を直ちに行うことができ
る。
従って、導体膜の膜質の評価結果を得るまでの時間を大
幅に短縮して、稼動率の向上を図ることができるばかり
でなく、試験時点の膜質の状態と現在の生産状況におけ
る膜質の状態をほぼ同じとして導体膜の管理に役立たせ
ることができるといった効果がある。
ンの断面図(第2図のA−A線拡大断面図)、第2図は
平面図、第3図は試験用台の作成を工程順に示す断面図
、第4図は実施例2における第1図相当図、第5図は同
じく第3図相当図、第6図及び第7図は夫々光なる従来
例を示す第1図相当図である。
1・・・基板、2・・・電極部、3・・・配線部、4・
・・配線パターン、5・・・保護膜、8,8′・・・試
験用台、9・・・アンダーカット部、10a、10b・
・・導体膜。

Claims (1)

    【特許請求の範囲】
  1. 側面の全周囲にアンダーカット部を設けた横断面略T字
    状の試験用台を基板の表面に立設し、この基板の表面に
    所定膜厚の導体膜を堆積して、基板の表面に堆積した導
    体膜と電気的に分離した導体膜からなる配線パターンを
    上記試験用台の上面に形成し、この配線パターンに電流
    を印加することによって基板の表面に堆積した導体膜の
    膜質を試験する導体膜の膜質試験方法。
JP63240499A 1988-09-26 1988-09-26 導体膜の膜質試験方法 Expired - Fee Related JPH07105428B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63240499A JPH07105428B2 (ja) 1988-09-26 1988-09-26 導体膜の膜質試験方法
US07/336,800 US4990218A (en) 1988-09-26 1989-04-12 Method of testing conductor film quality
EP89106904A EP0360967B1 (en) 1988-09-26 1989-04-18 Method of testing conductor film quality
DE89106904T DE68907836T2 (de) 1988-09-26 1989-04-18 Verfahren zum Testen der Leiterfilmqualität.
KR1019890013816A KR920006849B1 (ko) 1988-09-26 1989-09-26 도체막의 막질시험방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63240499A JPH07105428B2 (ja) 1988-09-26 1988-09-26 導体膜の膜質試験方法

Publications (2)

Publication Number Publication Date
JPH0288976A true JPH0288976A (ja) 1990-03-29
JPH07105428B2 JPH07105428B2 (ja) 1995-11-13

Family

ID=17060425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63240499A Expired - Fee Related JPH07105428B2 (ja) 1988-09-26 1988-09-26 導体膜の膜質試験方法

Country Status (5)

Country Link
US (1) US4990218A (ja)
EP (1) EP0360967B1 (ja)
JP (1) JPH07105428B2 (ja)
KR (1) KR920006849B1 (ja)
DE (1) DE68907836T2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2615523B2 (ja) * 1992-02-19 1997-05-28 富士通株式会社 薄膜回路基板とその製造方法
KR0150102B1 (ko) * 1995-08-22 1998-12-01 김주용 테스트 패턴 및 이를 이용한 절연막 두께 측정방법
US6036875A (en) * 1997-02-20 2000-03-14 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor device with ultra-fine line geometry
US6085962A (en) * 1997-09-08 2000-07-11 Micron Technology, Inc. Wire bond monitoring system for layered packages

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5529752A (en) * 1978-08-25 1980-03-03 Hitachi Ltd Measuring method for ion implantation amount

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2432719B2 (de) * 1974-07-08 1977-06-02 Siemens AG, 1000 Berlin und 8000 München Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5529752A (en) * 1978-08-25 1980-03-03 Hitachi Ltd Measuring method for ion implantation amount

Also Published As

Publication number Publication date
KR900005573A (ko) 1990-04-14
DE68907836D1 (de) 1993-09-02
JPH07105428B2 (ja) 1995-11-13
EP0360967A2 (en) 1990-04-04
EP0360967A3 (en) 1991-05-29
DE68907836T2 (de) 1993-12-23
EP0360967B1 (en) 1993-07-28
KR920006849B1 (ko) 1992-08-20
US4990218A (en) 1991-02-05

Similar Documents

Publication Publication Date Title
US5057441A (en) Method for reliability testing integrated circuit metal films
US4129848A (en) Platinum film resistor device
US5393351A (en) Multilayer film multijunction thermal converters
US6290388B1 (en) Multi-purpose integrated intensive variable sensor
JPS5845816B2 (ja) 導線特性測定方法
US5287081A (en) Multilayer thin film multijunction integrated micropotentiometers
KR100911090B1 (ko) 정확도가 향상된 마이크로칼로리미터 소자
JP2000074862A (ja) 交流加熱によるゼーベック係数の測定方法およびこれに用いる測定用サンプルの構造
JPH0288976A (ja) 導体膜の膜質試験方法
WO2010140719A1 (ko) 정확도가 향상된 마이크로칼로리미터 소자
US20020022282A1 (en) Method for measurement of electromigration in semiconductor integrated circuits
JPH05188021A (ja) 薄膜熱物性値測定用プローブ
JPH04223355A (ja) 集積回路エレクトロマイグレーションモニター
Kwong et al. The application of reactive ion etching in producing free‐standing microstructures and its effects on low‐temperature electrical transport
JPS618939A (ja) 半導体装置
Lipe 50 ohm multijunction thermal converters for AC voltage measurements up to 100 MHz
Scarioni et al. Design and fabrication of MJTCs on quartz substrates at NIST
JP3058514B2 (ja) 金属箔を加工した探針部品の製造方法
JPH07235577A (ja) 配線評価装置およびその使用方法
TW432569B (en) IC die formed with a built-in stress test pattern and its manufacturing method
KR100529453B1 (ko) 프로브 카드용 니들과 그 제조 방법
JP2000243800A (ja) 配線のエレクトロマイグレーション耐性評価方法
JPH03211854A (ja) 金属膜の膜厚測定方法
JPH05157780A (ja) 抵抗素子プロセスモニター装置
JPH0855892A (ja) 配線抵抗測定用半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees