JPS5845816B2 - 導線特性測定方法 - Google Patents

導線特性測定方法

Info

Publication number
JPS5845816B2
JPS5845816B2 JP50152964A JP15296475A JPS5845816B2 JP S5845816 B2 JPS5845816 B2 JP S5845816B2 JP 50152964 A JP50152964 A JP 50152964A JP 15296475 A JP15296475 A JP 15296475A JP S5845816 B2 JPS5845816 B2 JP S5845816B2
Authority
JP
Japan
Prior art keywords
conductor
width
conductive
conductors
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50152964A
Other languages
English (en)
Other versions
JPS5190573A (ja
Inventor
アール トーマス ドナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5190573A publication Critical patent/JPS5190573A/ja
Publication of JPS5845816B2 publication Critical patent/JPS5845816B2/ja
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 本発明は導線、特に集積回路技術で形成された導線の線
幅及び抵抗率等の特性を測定する方法及びその装置に関
する。
半導体ウェハにＩＣを形成する場合、導線は、例えばシ
リコンから成る半導体基体内若しくはその上に形成され
る。
半導体基体内に形成される導電路は、通常硼素若しくは
砒素の如きドーパントを所定のパターンの拡散マスクを
通して高濃度に拡散することによって形成され、一方半
導体基体の上に形成される導線は、半導体基体と導電層
との間に介在する絶縁層上に、例えばアルミニウム若し
くは多量にドープされた多結晶シリコンの如き導電層を
付着して形成される。
絶縁層上に形成される導線の幅及び長さは、周知の如く
、マスクのパターンと用いるホトレジスト及び食刻の条
件によって異なる。
半導体集積回路のレイアウトをデザインする際に、所定
の回路を良好に動作させるために、考慮すべき重要なこ
とは、半導体基体内若しくはその上に形成される導線の
幅である。
それぞれのレイアウトを決める際には、それぞれの導線
の最適の設計幅が決められる。
導線の設計幅は、導線の全ての製造過程を通して完全な
処理が行われる場合にのみ遠戚され得る。
しかしながら、ＩＣの導線を形成するためのマスク形成
過程中にホトレジストの露光過度若しくは露光不足のた
めに、マスクがしばしばＩＣのレイアウトの設計仕様か
ら逸脱することが知られている。
マスクが所望の導線の設計幅を有する場合でさえも、導
電層の食刻過度若しくは食刻不足のために導線の幅が公
称即ち設計幅に比較して狭くなりすぎるか若しくは広く
なりすぎることも知られている。
設計幅と実際の導線幅との偏差によって好ましくない短
絡又は断線若しくは抵抗に基づく信頼性の問題が生じる
。
従って、この偏差をＩＣの製造過程中にできるだけ検出
する必要がある。
半導体集積回路に使用される導線の他の重要な特性は導
線の抵抗率であり、特にドープド多結晶シリコンから戒
る導線、若しくは半導体基体内にドーパントを拡散して
形成された導電路の抵抗率である。
好ましくない抵抗率を有する導線では、動作上の問題及
び信頼性の問題が生じる。
導線の公称即ち設計線幅と実際の線幅との偏差の量、及
び設計の抵抗率と実際の抵抗率との偏差の量を測定する
ことは、集積回路の製造過程における初期の段階で、良
好に動作する集積回路を予測するのに役立つ。
特に半導体技術において、導線、半導体層若しくは半導
体基体の特性を測定するための各種の方法は提案されて
来た。
米国特許第３６５００２０号明細書には、集積回路の製
造中にトランジスタ素子の横方向及び縦方向拡散の範囲
をモニターするために、■型マスク・パターンを用いる
方法が記述されており、更に製造中に写真平板マスク及
び酸化膜食刻も同様にしてモニターし得る。
トランジスタのベース幅を測定する方法として、米国特
許第３４６５４２７号明細書には、ベース材料のシート
抵抗を測定する方法、そして米国特許第３４４０７１５
号明細書には、テスト・トランジスタの電流利得特性を
測定する方法が記述されている。
米国特許第３２８７６３７号明細書には、半導体薄層の
抵抗率を測定する方法が記述されている。
この方法では、測定されるべき半導体層を互いに隔てら
れている２つの板状電極相互間に配置し、高周波電流を
該層を通して流して該層に生じる電圧降下値と高周波電
流値とを測定する。
導線の幅を測定するために、周知の数多くの光学システ
ムが使用されて来た。
米国特許第３８０８５２７号明細書には、テスト回路中
の適当な電圧を簡単に測定することによって、集積回路
の製造中のマスクの少しの不整合でも測定できることが
記述されている。
本発明の目的は改良された導線特性測定方法を提供する
ことにある。
本発明の他の目的は主として電気的測定を必要とする改
良された線特性測定方法を提供することにある。
本発明の更に他の目的は電気的測定により導線の幅及び
抵抗率を自動的に精密に測定することにある。
本発明の更に他の目的は既知の可視測定装置よりも迅速
でしかも抵抗率に依存しない線幅測定装置を提供するこ
とにある。
本発明の更に他の目的は広範囲の統計上のデータの基礎
を容易に定めることができる導線測定方法を提供するこ
とにある。
本発明の更に他の目的は線幅の偏差とは無関係に抵抗率
を測定できる改良された線特性測定方法を提供すること
にある。
本発明の更に他の目的は線幅の偏差と線の抵抗率との両
方共同時に求められ得る線特性測定方法を提供すること
にある。
本発明の前記及び他の目的は、異なる公称即ち設計幅を
有する第１の導線と第２の導線とを所定の導線と同じ工
程で形成して達成される。
２つの導線のそれぞれに同じ値の電流を流して、２つの
導線においてそれぞれ等間隔に隔てられている２点間の
電圧降下値を測定する。
導線の設計幅と実際の線幅との偏差及び抵抗率等の特性
は、既知の線路定数と適当な関係を有する電圧降下値を
用いて測定される。
以下に、図面を参照して、本発明の良好なる実鉋例を説
明する。
第１図及び第２図を参照するに、例えば、シリコンであ
るのが望ましい半導体ウェハ即ちチップ１０の一部分が
示されている。
該チップ１０即ち基体上には、例えば酸化シリコンから
成る絶縁層１２が付着されである。
例えばアルミニウムから成る導電テスト・パターン１４
は、好ましくは所望の回路素子が形成されない領域即ち
カーフ領域（Ｋｅａｆ ａｒｅａ ）内の絶縁層１２上
に形成される。
導電パターン１４は、幅Ｗ１を有する第１の導線１６と
、幅Ｗ２を有する第２の導線１８、並びに第１の導線１
６と第２の導線１８とを連続的に接続する相互接続導線
２０を含む。
更に導電パターン１４には、プローブ・パッド２２，２
４，２６゜２８．３０及び３２も含まれる。
プローブ・アーム３４と３６は、それぞれのプローブ・
パッド２４と２６を第１の導線１６に接続する。
このプローブ・アーム３４と３６とは、導線１６との接
続点において実効距離りで隔てられている。
プローブ・アーム３８と４０は、それぞれのプローブ・
パッド２８と３０を第２の導線１８に接続する。
このプローブ・アーム３８と４０とは、導線１８との接
続点において実効距離りで隔てられている。
周知の如く、例えばアルミニウムの如き導電パターン１
４は、所望の厚さのアルミニウム層を絶縁層１２の上に
蒸着法若しくはスパッタリング法で付着し、続いてアル
ミニウム層に塗布されたホトレジストの上に適当なマス
クを用いて形成してもよい。
ホトレジストの露出された部分を適当な電磁放射線で照
射してから食刻液を用いてアルミニウム層の不所望な部
分を溶解除去して、例えば第１図に参照番号１４で示さ
れる如き所望のパターンを形成する。
導電パターン即ちアルミニウム・パターンを形成するた
めに使用されるマスクは、通常ガラス上にクロム層を付
着し、ホトレジストと適当な放射技法を用いて形成され
ることに留意されたい。
マスク上のホトレジストを露光過度にするか若しくは露
光不足にするかによって公称即ち設計幅とマスク・パタ
ーンの線幅との偏差が生じる。
更に、クロムを食刻過度にするか若しくは食刻不足にす
るかによっても公称即ち設計幅とマスク・パターンの線
幅との偏差が生じる。
周知の如く、導電即ちアルミニウム層上のホトレジスト
の上にこれらのマスクが使用される場合には、アルミニ
ウム層が食刻過度にされるか若しくは食刻不足にされて
、しばしば所望のアルミニウム・パターンに実質的に線
幅の偏差が生ぜられる。
本発明によれば、所定の導線と同じ工程で形成される第
１図のパターン１４の導線１６及び１８の線幅とその設
計幅ｗＮとの偏差△Ｗは、既知の線路定数と成る関係を
有するパターン１４の電圧値を用いてモニターされる。
ここでのρはシート抵抗率、Ｌは導体即ち導線の長さ、
Ｗは導線幅である。
第１図のパターン１４の導線１６及び１８の線幅とその
設計幅との偏差を測定するために、電源４２からの電流
は、電流計４４、テスト・プローブ４６、相互接続導線
２０で相互接続された導線１６と１８及びテストプロー
ブ４８を経てアースに流れる。
テスト・プローブ５２を介してプローブ・パッド２４と
、テスト・プローブ５４を介してプローブ・パッド２６
とに接続された電圧計５０は、パッド２４と２６相互間
の電圧Ｖ２４−２６、即ち第１の導線１６の長さＬに渡
る電圧降下値を測定する。
テスト・プローブ５８を介して、プローブ・パッド２８
と、テスト・プローブ６０を介してプローブ・パッド３
０とに接続された電圧計５６は、パッド２８と３０相互
間の電圧Ｖ２８−３０％即ち第２の導線１８の長さＬに
渡る電圧降下値を測定する。
に等しい。
ここでのρは導線１６及び１８のシート抵抗率、Ｗ、は
導線１６の実際の幅及びＷ２は導線１８の実際の幅であ
る。
従って、Ｒ２４−２６Ｗ、−ρＬ１Ｒ２８−３ｏＷ２−
ρＬとなり、故にＲ２４−２６ｗ１Ｒ２８−３ｏＷ２と
なる。
導線幅Ｗ１が導線幅Ｗ２に近似しかつ導線１６と１８と
が接近して接続される場合には、導線１６の線幅の偏差
△Ｗ１と導線１８の線幅の偏差△Ｗ２とが等しくなると
考えられ、となる。
ここでのＷｌＮとｗ２Ｎはそれぞれの導線１６と１８の
公称即ち設計幅である。
２つの導線に流れる電流は等しいから上式の分母及び分
子に■を掛け、 導線１６と１８の設計幅がわかれば、△Ｗを求めるため
に電圧Ｖ２４−２６及びＶ２８−３０を測定して、導線
の設計幅から、△Ｗを加算するか若しくは減算すること
によって導線１６及び１８の実際の導線幅が容易に求め
られる。
実際には、導線１６の設計幅は、例えば２，５４μｍ（
１００マイクロインチ）でもよく、導線１８の設計幅は
例えば５．０８μｍ （２００マイクロインチ）くらい
広くてもよい。
これらの導線の代表的な導線幅の偏差は±△Ｗ＝０．５
０μｍ乃至２．０３μｍ（２０乃至８０マイクロインチ
）である。
マスク・パターンで生じる導線幅の偏差は一般に少ない
けれども、例えば絶縁層１２上のアルミニウム層を食刻
過度にするか若しくは食刻不足にするかによって生じる
導線幅の偏差と比較して無視できない。
本発明は、面倒な可視測定装置を使用することなしに敏
速、精密かつ安価に導線幅を測定する改良された導線特
性測定方式を提供する。
更に、この測定方式は容易に自動化することができ、導
線の制御を改良するために広範囲の統計上のデータの基
礎を容易に確立することが分る。
本発明のシステムは導線１６及び１８の抵抗率を測定す
るのにも用いられる。
即ち抵抗率ρは導線幅の偏差と無関係であるが、導線幅
の偏差と同時に求められ得ることに注目されたい。
パターン１４としてはアルミニウムのパターンが示され
ているけれども、例えばドーフド多結晶シリコン若しく
は半導体基体内に任意のドーパントを拡散した拡散導体
の如き他の任意の導電材料で形成されてもよいことに留
意されたい。
更に、導線１６と１８とは相互接続導線２０の如き永久
導線で相互接続する必要はなく、個別の導線を適当なテ
スト装置の接続体で相互接続してもよい。
【図面の簡単な説明】 第１図は導線の特性を測定するために使用される具体的
な回路を示す半導体ウェハの一部分の平面図、第２図は
第１図の線２−２に沿う断面図である。 １０・・・・・・ウェハ、１２・・・・・・絶縁層、１
４・・・・・・導電テスト・パターン、１６，１８・・
・・・・導線、２０・・・・・・相互接続導線。

Claims (1)

  1. 【特許請求の範囲】 １ 公称幅ｗＩＮを有する第１の導線及び公称幅ｗ２Ｎ
    を有する第２の導線の導線特性を測定する装置であって
    、 上記第１及び第２の導線に電流■を流す手段と、夫々上
    記第１及び第２の導線における、距離りだけ隔てられて
    いる２点間の電圧■１及び■２を測定する手段と、 上記公称幅からの導線幅の偏差ＪＷを下記の式に従って
    求める手段とよりなる導線特性測定装置。 ２ 公称幅Ｗ、Ｎを有する第１の導線及び公称幅Ｗ２Ｎ
    を有する第２の導線の導線特性を測定する装置であって
    、 上記第１及び第２の導線に電流■を流す手段と、夫々上
    記第１及び第２の導線における、距離りだけ隔てられて
    いる２点間の電圧■１及び■２を測定する手段と、 上記導線の抵抗率ρを下記の式に従って求める手段とよ
    りなる導線特性測定装置。
JP50152964A 1975-01-02 1975-12-23 導線特性測定方法 Expired JPS5845816B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/538,288 US3974443A (en) 1975-01-02 1975-01-02 Conductive line width and resistivity measuring system

Publications (2)

Publication Number Publication Date
JPS5190573A JPS5190573A (ja) 1976-08-09
JPS5845816B2 true JPS5845816B2 (ja) 1983-10-12

Family

ID=24146264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50152964A Expired JPS5845816B2 (ja) 1975-01-02 1975-12-23 導線特性測定方法

Country Status (5)

Country Link
US (1) US3974443A (ja)
JP (1) JPS5845816B2 (ja)
DE (1) DE2554536C2 (ja)
FR (1) FR2296852A1 (ja)
GB (1) GB1479869A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338962A (ja) * 2000-05-25 2001-12-07 Hyundai Electronics Ind Co Ltd シリサイド膜製造工程の評価試験装置

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024561A (en) * 1976-04-01 1977-05-17 International Business Machines Corporation Field effect transistor monitors
US4144493A (en) * 1976-06-30 1979-03-13 International Business Machines Corporation Integrated circuit test structure
SE433782B (sv) * 1977-10-31 1984-06-12 Western Electric Co Forfarande och anordning for testning av elektriska ledarelement
US4232262A (en) * 1978-10-12 1980-11-04 Emo George C Connector contact terminal contamination probe
US4218653A (en) * 1978-10-12 1980-08-19 Bell Telephone Laboratories, Incorporated Connector contact contamination probe
FR2473789A1 (fr) * 1980-01-09 1981-07-17 Ibm France Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques.
US4486705A (en) * 1981-01-16 1984-12-04 Burroughs Corporation Method of testing networks on a wafer having grounding points on its periphery
US4423408A (en) * 1981-02-09 1983-12-27 Honeywell Inc. Remote data gathering panel
US4399205A (en) * 1981-11-30 1983-08-16 International Business Machines Corporation Method and apparatus for determining photomask alignment
US4751458A (en) * 1984-04-02 1988-06-14 American Telephone And Telegraph Company, At&T Bell Laboratories Test pads for integrated circuit chips
US4560583A (en) * 1984-06-29 1985-12-24 International Business Machines Corporation Resistor design system
US4652812A (en) * 1984-11-27 1987-03-24 Harris Corporation One-sided ion migration velocity measurement and electromigration failure warning device
US4672314A (en) * 1985-04-12 1987-06-09 Rca Corporation Comprehensive semiconductor test structure
FR2618021B1 (fr) * 1987-07-07 1990-01-05 Thomson Semiconducteurs Structure et procede de test pour circuit integre permettant la determination des effets de surface de couches
US4797604A (en) * 1987-12-09 1989-01-10 Etcon Corporation Wire length meter suppling current to a wire from which a signal representative of length is derived
JPH01184935A (ja) * 1988-01-20 1989-07-24 Toshiba Corp 半導体装置
US4922182A (en) * 1988-08-03 1990-05-01 Monroe Electronics, Inc. Auto reactance compensated non-contacting resistivity measuring device
US4918377A (en) * 1988-12-05 1990-04-17 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Integrated circuit reliability testing
EP0382868B1 (de) * 1989-02-16 1993-01-27 MANIA GmbH & Co. Schaltung zum Messen von Widerständen von Prüflingen
US4978923A (en) * 1989-04-26 1990-12-18 Ron Maltiel Electrical measurements of the profile of semiconductor devices during their manufacturing process
US5044750A (en) * 1990-08-13 1991-09-03 National Semiconductor Corporation Method for checking lithography critical dimensions
US5082792A (en) * 1990-08-15 1992-01-21 Lsi Logic Corporation Forming a physical structure on an integrated circuit device and determining its size by measurement of resistance
US5857258A (en) * 1992-03-13 1999-01-12 The United States Of America As Represented By The Secretary Of Commerce Electrical test structure and method for measuring the relative locations of conductive features on an insulating substrate
US5383136A (en) * 1992-03-13 1995-01-17 The United States Of America As Represented By The Secretary Of Commerce Electrical test structure and method for measuring the relative locations of conducting features on an insulating substrate
US5617340A (en) * 1994-04-28 1997-04-01 The United States Of America As Represented By The Secretary Of Commerce Method and reference standards for measuring overlay in multilayer structures, and for calibrating imaging equipment as used in semiconductor manufacturing
US5247262A (en) * 1992-03-13 1993-09-21 The United States Of America As Represented By The Secretary Of Commerce Linewidth micro-bridge test structure
US5602492A (en) * 1992-03-13 1997-02-11 The United States Of America As Represented By The Secretary Of Commerce Electrical test structure and method for measuring the relative locations of conducting features on an insulating substrate
DE69216223T2 (de) * 1992-07-15 1997-07-10 Sgs Thomson Microelectronics Verfahren zum Messen des Grades der Planheit einer dielektrischen Schicht in einer integrierten Schaltung und integrierter Schaltung mit einer Anordnung zur Durchführung dieses Verfahrens
FR2706042B1 (fr) * 1993-06-03 1995-08-11 Matra Cap Systems Sa Procédé de contrôle des pistes d'un circuit d'interconnexion et circuit permettant de mette en Óoeuvre un tel procédé.
US5485080A (en) * 1993-09-08 1996-01-16 The United States Of America As Represented By The Secretary Of Commerce Non-contact measurement of linewidths of conductors in semiconductor device structures
WO1995007469A1 (en) * 1993-09-08 1995-03-16 THE UNITED STATES OF AMERICA, represented by THE SECRETARY, DEPARTMENT OF COMMERCE Non-contact linewidth measurement of semiconductor conductors
EP0685881A1 (en) * 1994-05-31 1995-12-06 AT&T Corp. Linewidth control apparatus and method
US5777486A (en) * 1994-10-03 1998-07-07 United Microelectronics Corporation Electromigration test pattern simulating semiconductor components
US5552718A (en) * 1995-01-04 1996-09-03 International Business Machines Corp. Electrical test structure and method for space and line measurement
JPH0972870A (ja) * 1995-07-06 1997-03-18 Toyota Central Res & Dev Lab Inc 劣化検出方法及び劣化検出装置
KR100223924B1 (ko) * 1996-07-19 1999-10-15 구본준 전극의 라인폭을 측정하기 위한 테스트패턴
US6239604B1 (en) * 1996-10-04 2001-05-29 U.S. Philips Corporation Method for inspecting an integrated circuit by measuring a voltage drop in a supply line of sub-circuit thereof
US5963784A (en) * 1997-05-09 1999-10-05 Vlsi Technology, Inc. Methods of determining parameters of a semiconductor device and the width of an insulative spacer of a semiconductor device
KR100272659B1 (ko) * 1997-06-28 2000-12-01 김영환 반도체 소자의 금속배선 선폭 측정방법
US6057171A (en) * 1997-09-25 2000-05-02 Frequency Technology, Inc. Methods for determining on-chip interconnect process parameters
DE60114401T2 (de) * 2000-01-21 2006-08-03 Infineon Technologies Ag Verfahren und system zur kalibrierung einer elektrischen messung der linienbreite und in dem verfahren genutzter wafer
US7183623B2 (en) * 2001-10-02 2007-02-27 Agere Systems Inc. Trimmed integrated circuits with fuse circuits
US6747445B2 (en) 2001-10-31 2004-06-08 Agere Systems Inc. Stress migration test structure and method therefor
JP3652671B2 (ja) * 2002-05-24 2005-05-25 沖電気工業株式会社 測定用配線パターン及びその測定方法
JP2005091065A (ja) * 2003-09-16 2005-04-07 Oki Electric Ind Co Ltd 半導体装置への動作電圧供給装置及び動作電圧供給方法
US7119571B2 (en) * 2004-11-24 2006-10-10 Applied Materials, Inc. Test structure design for reliability test
KR100828512B1 (ko) * 2005-10-11 2008-05-13 삼성전기주식회사 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지
WO2007079477A2 (en) * 2006-01-03 2007-07-12 Applied Materials Israel, Ltd Apparatus and method for test structure inspection
US7750660B2 (en) * 2006-03-30 2010-07-06 Qualcomm Incorporated Integrated circuit with improved test capability via reduced pin count
DE102006025365B4 (de) * 2006-05-31 2010-10-07 Advanced Micro Devices, Inc., Sunnyvale Teststruktur zum Abschätzen von Elektromigrationseffekten, die durch poröse Barrierenmaterialien hervorgerufen werden
US7514940B1 (en) * 2006-12-13 2009-04-07 National Semiconductor Corporation System and method for determining effective channel dimensions of metal oxide semiconductor devices
US8013400B1 (en) 2008-04-21 2011-09-06 National Semiconductor Corporation Method and system for scaling channel length
US9252202B2 (en) * 2011-08-23 2016-02-02 Wafertech, Llc Test structure and method for determining overlay accuracy in semiconductor devices using resistance measurement
US9159646B2 (en) * 2012-12-13 2015-10-13 Intel Corporation Apparatus and method to monitor die edge defects

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2659861A (en) * 1951-11-01 1953-11-17 Branson Instr Apparatus for electrical thickness measurement
US2659862A (en) * 1951-11-01 1953-11-17 Branson Instr Apparatus for electrical measurement of thickness using current ratios
US2854626A (en) * 1954-12-31 1958-09-30 Davidson Martin Plating thickness indicator
US3134077A (en) * 1961-09-18 1964-05-19 Tektronix Inc Electrical probe apparatus for measuring the characteristics of semiconductor material
CH399588A (de) * 1962-07-17 1965-09-30 Siemens Ag Verfahren zum Bestimmen des spezifischen Widerstandes einer dünnen Halbleiterschicht
US3335340A (en) * 1964-02-24 1967-08-08 Ibm Combined transistor and testing structures and fabrication thereof
US3440715A (en) * 1967-08-22 1969-04-29 Bell Telephone Labor Inc Method of fabricating integrated circuits by controlled process
SE320676B (ja) * 1968-03-14 1970-02-16 Aka Ab Apparatkemiska
US3650020A (en) * 1970-02-24 1972-03-21 Bell Telephone Labor Inc Method of monitoring semiconductor device fabrication
GB1320122A (en) * 1971-01-15 1973-06-13 Fulmer Res Inst Ltd Method and equipment for the determination of the degree of abrasiveness of magnetic tape
US3808527A (en) * 1973-06-28 1974-04-30 Ibm Alignment determining system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338962A (ja) * 2000-05-25 2001-12-07 Hyundai Electronics Ind Co Ltd シリサイド膜製造工程の評価試験装置
JP4514320B2 (ja) * 2000-05-25 2010-07-28 株式会社ハイニックスセミコンダクター シリサイド膜製造工程の評価試験装置

Also Published As

Publication number Publication date
JPS5190573A (ja) 1976-08-09
US3974443A (en) 1976-08-10
DE2554536C2 (de) 1986-04-17
GB1479869A (en) 1977-07-13
DE2554536A1 (de) 1976-07-08
FR2296852B1 (ja) 1978-05-12
FR2296852A1 (fr) 1976-07-30

Similar Documents

Publication Publication Date Title
JPS5845816B2 (ja) 導線特性測定方法
US4918377A (en) Integrated circuit reliability testing
US3808527A (en) Alignment determining system
US4516071A (en) Split-cross-bridge resistor for testing for proper fabrication of integrated circuits
US6288453B1 (en) Alignment of openings in semiconductor fabrication
US5057441A (en) Method for reliability testing integrated circuit metal films
US4100486A (en) Monitor for semiconductor diffusion operations
US7253436B2 (en) Resistance defect assessment device, resistance defect assessment method, and method for manufacturing resistance defect assessment device
US7487064B2 (en) Method for detecting and monitoring defects
KR100336792B1 (ko) 실리사이드막 제조공정의 평가를 위한 시험 패턴의 구조
US5952674A (en) Topography monitor
KR101303970B1 (ko) 기판 상의 일 세트의 도전층에 대한 전기 응답을최적화하기 위한 방법 및 장치
US6383827B1 (en) Electrical alignment test structure using local interconnect ladder resistor
US3650020A (en) Method of monitoring semiconductor device fabrication
US6762434B2 (en) Electrical print resolution test die
US9087879B2 (en) Method of making semiconductor device with distinct multiple-patterned conductive tracks on a same level
JPH04223355A (ja) 集積回路エレクトロマイグレーションモニター
CN114264926B (zh) 单侧引出电压测试焊盘的单通孔跨层型电迁移测试结构
US11994556B2 (en) Probe position monitoring structure and method of monitoring position of probe
Yen et al. An electrical test structure for proximity effects measurement and correction
JPS62256438A (ja) エツチング終点制御パタ−ン
JPH04324952A (ja) 半導体装置の評価方法
JP3167596B2 (ja) 半導体素子評価試験用模擬配線パターン及びそれを用いた評価試験方法
JP2002176083A (ja) 線幅測定用素子
JPH04330762A (ja) 半導体集積回路