JPH04298058A - 集積回路を製造するための方法 - Google Patents

集積回路を製造するための方法

Info

Publication number
JPH04298058A
JPH04298058A JP3281778A JP28177891A JPH04298058A JP H04298058 A JPH04298058 A JP H04298058A JP 3281778 A JP3281778 A JP 3281778A JP 28177891 A JP28177891 A JP 28177891A JP H04298058 A JPH04298058 A JP H04298058A
Authority
JP
Japan
Prior art keywords
noise
test
current
bridge
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3281778A
Other languages
English (en)
Inventor
Gregory M Gutt
グレゴリー マーク ガット
Avid Kamgar
アヴィッド カムガー
Robert V Knoell
ロバート ヴァーモン クノール
Ronald J Schutz
ロナルド ジョセフ シュッツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH04298058A publication Critical patent/JPH04298058A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/27Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は、集積回路を製造するための方法
、より詳細には、集積回路内に含まれる金属膜の信頼性
テストを含む方法に関する。
【0002】
【発明の背景】電子移動(電子マイグレーション)は、
導体内の大きな電子流密度に帰着する、金属導体に沿っ
てのイオンの大量輸送であり、これは、一般的には、望
ましくない現象である。集積回路(IC)内の金属化ラ
インに対する電子移動損傷の典型的なメカニズムは、2
つのステージから成るプロセスであると信じられている
。第一のステージにおいて、導体原子の大量輸送の結果
として導体が幾つかの領域において薄くなり(例えば、
空虚が形成され)、他の領域において導体が厚くなる(
例えば、丘が形成される)。第二のステージにおいて、
空虚が電流の流れを妨害するのに十分な程に成長し、回
路が切れる原因となり、あるいは丘が隣接する金属化ラ
インに向かって成長し、回路が短絡する原因となる。こ
れらの結果、いずれのケースでも、ICの損傷を引き起
こす。ICの故障を引き起こすような電子移動損傷は、
通常は、金属化ライン内の電流密度を所定の値に制限す
る設計基準に従うことによって回避される。ただし、こ
のような設計基準は、少なくとも幾つかのケースにおい
ては、VLSI回路設計の要件と矛盾する。つまり、V
LSI回路は、非常に小さな金属化断面を持つために、
VLSI回路の動作に典型的な比較的小さな電流の場合
でさえも、電子移動損傷に導くような大きな電流密度が
発生する。このために、電子移動は、IC、特にVLS
I回路の信頼性の評価における重大な関心事である。
【0003】従来は、IC内の金属化ラインの信頼性は
、例えば、損傷までの中間時間(Median Tim
e to Failure、MTF)テストによって評
価された。つまり、多数の同一方法にて準備された薄膜
金属化ラインが高い温度及び電流密度にて損傷するよう
に強いられた。サンプル内のラインの半分が損傷するま
での時間は、電子移動による損傷に対する類似するライ
ンの傾向の信頼できる指標となる。ただし、MTFテス
トは、数日、あるいは数週間のテスト期間を必要とする
。このテスト期間中も、通常、ICの加工及びパッケー
ジングは進められる。このため、テストによって特定の
製造ラインに問題が発見された場合、そのライン内で既
に製造された在庫が失われることとなる。
【0004】サンプルを比較的高いストレス下に置くT
RACE(電子移動を特性化するための温度勾配抵抗分
析(Temperature Ramp Resist
ance Analysis to Characte
rize Electromigration )など
の加速テストも使用できるが、このようなテストでは、
IC金属化のために使用されるような薄い金属膜の長期
的な損傷特性をあまり良く知ることができない。
【0005】これとは対象的に、少なくとも幾つかのケ
ースにおいては、電子移動と関連しての信頼性をノイズ
測定に基づくテストによって比較的迅速に非破壊的に評
価することができる。つまり、薄い金属膜内のノイズの
レベル及び特性とその膜の信頼性との間に強い相関が存
在することが知られている。これに関しては、例えば、
J.L.ボセン(Vossen)、アプライド・フィジ
クス・レターズ(Applied Physics L
etters )、Vol.23、(1973)、ペー
ジ287−289、及びD.M.フルートウッド(Fl
eetwood )及びN.ギオーダノ(Giorda
no)、フィジカル・レビューB(Physical 
Review B )、Vol.31、(1985)、
ページ1157−1159を参照すること。より具体的
には、高電流密度下に置かれた薄いアルミニウム膜内の
電子移動及びストレス空虚の発生と、1/f2 の依存
を持つノイズ・パワー・スペクトル密度(通常、”ノイ
ズ・パワー・スペクトルと呼ばれる)との相関関係が示
される。ここで、fは周波数を表わす。有限の抵抗を持
つ金属膜を通じての電流と関連するノイズ電圧が測定さ
れ、S1/f2が1/f2 に起因するノイズ・スペク
トルの成分を表わすものと想定される。すると、S1/
f2は、温度に式exp(−E2/KT) の項を通じ
て依存することが示される。ここで、E2 は活性化エ
ネルギー、kはボルツマン定数、そしてTは温度を表わ
す。同様に、MTFテスト内のサンプルの半分が損傷す
るまでの時間は、典型的には、ブラックの式として知ら
れている式によって記述される。これは、温度に、式e
xp(−Ea/KT)の項を通じて依存する。ここで、
Ea も活性化エネルギーを表わす。重要なことにノイ
ズ・パワー・スペクトル及びMTFのそれぞれの活性化
エネルギーが純粋のアルミニウム膜に対して概ね同一で
あることである。この相関、及びIC内の金属化ライン
の安定性を決定するためにノイズ測定が潜在的に有効で
あると言う事実が、例えば、J.G.コトル(Cott
le)、T.M.チェン(Chen)、及びK.P.ロ
デル(Rodell)によって、IEEE国際信頼性物
理シンポジュウム(IEEE Internation
al Reliability Physics Sy
mposium)、(1988)、ページ203−20
8において議論されている。ノイズ測定の潜在的な有効
性についての議論はさらに、A.ペクザルスキー(Pe
czalski ):IEEE Computer S
ociety Test Technology Co
mmittee Curriculum for Te
st Technolg、(1983)、ページ37−
40、並びにA.ディリジェンティ(Diligent
i )、P.E.バグノリ(Bagnoli )、B.
ネリ(Neri)、S.ビー(Bea )、及びL.マ
ンテラシイ(Mantellassi ):ソリッド・
ステート・エレクトロニクス(Solid State
 Electronics )、Vol.32、No.
1、(1989)、ページ11−16においても見られ
る。
【0006】ただし、薄い金属膜内の電子移動を評価す
る目的での従来のノイズ測定技法の使用は、一般に、コ
ンタクト・ノイズ及び機械的振動に起因する測定エラー
を回避するために、低ノイズ・ボンド結合を使用するパ
ッケージ化されたIC及びテスト構造に制限される。こ
れらテスト技法は、薄い金属膜内の電子移動の性質に関
しての有効な情報を提供する。ただし、これら技法は、
少なくとも一つのICの製造が完結した後の、つまり、
ICがパッケージ化された後の導体の信頼性についての
みテストするために、これらは集積回路製造環境内での
重要な助けとはならない。
【0007】これとは対象的に、電気プローブをウエー
ハに直接に当てることによって製造環境内において遂行
される測定は、典型的には、コンタクト・ノイズ及び機
械的振動を含むバックグランド・ノイズに起因するエラ
ーを起こし易い。潜在的なバックグランド・ノイズのあ
る程度の低減が測定されるべき膜をホイートストーン・
ブリッジを構成する抵抗の一つとして組込むことによっ
て達成される。このような構成を使用する抵抗の測定は
、ソース電圧の変動に対して強いが、ただし、バックグ
ランド・ノイズに対するその他の寄与が低減しきれない
。直流ホイートストーン・ブリッジ法については、例え
ば、B.ネリ(Neri)らによって、IEEEトラン
ザクション・オン・エレクトロン・デバイス(IEEE
 Transaction onElectron D
evices)、ED−34、(1987)、ページ2
317−2321に掲載の論文『アルミニウム薄膜相互
接続内の電子移動及び低周波数抵抗変動(Electr
omigration and Low−Freque
ncy Resistance Fluctuatio
ns in Aluminum Thin−Film 
Interconnections )』において説明
されている。ネリ(Neri)は、バックグランド・ノ
イズを排除するための追加の技法の使用について報告し
、これらには、測定システムを耐震ベンチ上に位置し、
これらを遮蔽された部屋内に包囲することが含まれが、
このような測定は、製造環境内で実現することは困難で
ある。
【0008】特に有効なホイートストーン・ブリッジ法
がJ.H.スコフィールド(Scofield)によっ
て、Rev.Sci.Instrum.、Vol.58
、(1987)、ページ985−993に掲載の論文『
低周波数抵抗変動スペクトルを測定するためのAC法(
AC Method for Measuring L
ow−Frequency ResistanceFl
uctuation Spectra)』において説明
されている。スコフィールド法は、サンプルにコンタク
トするために一つの中心にタップを持つ4ポイント・プ
ローブを使用する。つまり、サンプル抵抗がこのプロー
ブの中央タップによって二つの等しい部分に分割される
。こうして、このサンプルは、ホイートストーン・ブリ
ッジの一つではなく二つのアームを含む。従来のブリッ
ジの場合と同様に、二つあるいはそれ以上の抵抗体(こ
れらは、少なくとも一つのバラスト抵抗体及び少なくと
も一つの測定抵抗体から成る)がサンプルと直列に接続
され、ac成分を持つ電圧信号を加える電圧源が中央タ
ップと二つのバラスト抵抗体の中間のポイントとの間に
接続される。サンプルの部分を横断して現われるブリッ
ジ不均衡信号のac成分が位相センシティブ増幅器によ
って増幅及び復調される。他のブリッジ技法と同様に、
この測定技法は、ソース電圧の変動に対して比較的イン
センシティブである。さらに、この測定技法は、ac技
法であるために、増幅器がその最適周波数付近にて使用
でき、位相センシィティブ検出の使用はバックグランド
・ノイズを排除するために非常に有効である。
【0009】スコフィールドはこの技法を金属膜内の抵
抗の変動を測定するために使用することについて述べる
。スコフィールドはまたある目的のためにはac及びd
cの両成分を持つソース電圧を加えることが有効である
ことを示唆する。ただし、スコフィールドは、この技法
を電子移動と関連する現象を調査するために応用するこ
とについては議論せず、特に彼は、電子移動を刺激する
ためにdc成分を使用することについては述べない。 さらに、スコフィールドによって議論される金属膜サン
プルは、測定の前に24ピンICパッケージにワイヤー
結合され、ワイヤー結合に関与するステップは、膜の準
備とそれらの測定との間に大きな時間遅延を導入する。 この大きな遅延は、IC製造ライン上のプロセスの診断
のためにこの測定技法を応用するためには望ましくない
【0010】従って、機械的及びコンタクト・ノイズに
起因する測定誤差が回避でき、従って、集積回路製造ラ
イン上に実現することが可能なノイズ測定技法に基づく
迅速で正確な信頼性テストはいまだに当業者によって達
成されておらず、達成された場合、このようなテスト法
は、製造時間及びコストを低減することが理解できる。 本発明は、このようなテスト方法を開示する。
【0011】
【本件発明の要約】本発明は、加工されるべき一つある
いは複数の半導体基板(ここでは、”ウエーハ”と呼ば
れる)を提供し、これらを加工するステップを含む集積
回路を製造するための方法に関する。加工の際に、少な
くとも一つのストリップ状のテスト部分を含むパターン
化された金属膜が少なくとも幾つかのこれら基板の個々
の上に形成される。テスト部分がIC内に組込まれるこ
とを意図する金属化領域に加えて、あるいはこれらの代
わりに(選択されたウエーハ上に)形成される。この方
法はさらにこれら基板の少なくとも一つの上の膜テスト
部分を所定の基準に対して評価するステップを含む。こ
の評価の結果がそのように示す場合、本方法はさらに一
つあるいは複数の加工パラメータを結果として加工され
た基板がこの所定の基準を満たす膜テスト部分を含むよ
うに調節するステップを含む。この方法はさらに、随意
的に、集積回路の形成に向けての一つあるいは複数のス
テップを遂行するステップを含む。この評価ステップは
、組み合わせられた電流がテスト部分内に1/f2 の
ノイズを刺激するのに十分な規模となるように、テスト
部分内に直流及び交流を流すステップ、この交流と関連
するノイズ・スペクトルを決定するステップ、及び一つ
あるいは複数の事前に選択された周波数においてこのス
ペクトルの勾配及び規模を所定の値に対して比較するス
テップを含む。
【0012】一つの好ましい実施態様においては、個々
のテスト部分は、例えば、上に引用されたスコフィール
ドの論文において説明されているように、中央にタップ
を持つ4ポイント・プローブ装置を介してホイートスト
ーン・ブリッジ内に組込まれるように適当にパターン化
される。このようなケースにおいては、組込まれるべき
個々のテスト部分は5つのコンタクト領域(しばしば、
コンタクト・パッドと呼ばれる)を含む。対応して、5
つのポイント・コンタクトがプローブ上に提供され、こ
れらの各々は、5つのコンタクト・パッドの一つに当て
られる。
【0013】評価ステップの際に、典型的には、比較的
大きなレベルのdc電流成分から成る一つの信号がブリ
ッジに加えられ、同時に比較的小さな振幅のac電流成
分が加えられる。このdc成分は、サンプル内に電子移
動が起こることを刺激し、一方、ac成分は、好ましく
は、電子移動に殆ど効果を与えないほどに十分に小さく
される。サンプル膜を横断しての電圧効果のac成分が
サンプル内の抵抗の変動によって変調される。この変調
は、ブリッジの出力端子を横断しての不均衡信号内に現
われる。この不均衡信号が、ロック・イン増幅器のよう
な位相センシティブ増幅器を使用して増幅、復調、及び
検出される。位相センシティブ増幅器の出力は、ノイズ
信号を表わす。このノイズ信号をスペクトル分析器によ
って処理することによってノイズ・パワー・スペクトル
が生成される。
【0014】
【詳細な記述】本発明による方法の一つの好ましい実施
態様によると、少なくとも一つのICが一つあるいは複
数のウエーハ、典型的には、半導体ウエーハ、あるいは
半導体をベースとする電子要素用の他の適当な基板材料
のウエーハの各々の上に従来の方法によって製造される
。この少なくとも一つのICに加えて、これらウエーハ
の少なくとも一つの上に少なくとも一つのテスト構造が
形成される。典型的なIC製造プロセスにおいては、複
数のICがウエーハの表面上に規則正しい格子パターン
にて形成される。これら一つあるいは複数のテスト構造
は、ICによって占拠されないウエーハの一部分の上に
形成される。好ましくは、これらの格子パターン内のI
C間のスペース(つまり、”切口(kerf)”領域)
内にテスト構造が形成される。個々のテスト構造は、コ
ンタクト・ポイントとテスト構造との間に圧力を加える
ことによってテスト構造との電気的コンタクトを作るプ
ロービング装置を収容する金属膜パターンを含む。典型
的には、サンプル上の個々のコンタクト・ポイントの所
に(”フットプリント(footprint )”と呼
ばれる)マークを残すためにこのプローブとサンプル(
つまり、金属膜)との間に十分な圧力が加えられる。好
ましくは、このテスト構造は、中心タップを持つ4ポイ
ント・プローブとコンタクトするための5つのパッドを
提供するようにパターン化される。個々のパッドは、一
例として、75−100μmのエッジ長を持つ正方形と
される。
【0015】製造プロセスの所定のポイント、典型的に
は、少なくとも一つの金属の層をウエーハの個々のバッ
チ上にリソグラフィーにてパターン化した後の、そして
これらウエーハを個々のICを形成するためにダイスす
る前の所定のポイントにおいて、一つあるいは複数のウ
エーハが信頼性テストのために選択される。これらテス
トの結果は対応する製造ライン内で遂行される金属化プ
ロセス(metallization process
 )のパラメータを設定するために使用される。
【0016】信頼性に影響を与える能力を持つ金属化プ
ロセスの一つのパラメータは堆積温度である。これは、
例えば、当分野において周知のごとく、堆積温度が粒子
のサイズに影響を与えるためである。信頼性に影響を与
えるもう一つのパラメータは、堆積チャンバー内の残留
ガス圧であるが、これは、例えば、存在する可能性があ
る残留酸素は、粒子の境界内に侵入し、これらを弱める
傾向を持つためである。さらにもう一つのパラメータは
、堆積される金属のソースである金属ターゲットの純度
である。これに加えて、金属層をパターン化するために
使用されるリソグラフィック・プロセスの幾つかの特性
も信頼性に影響を与える能力を持つ。例えば、塩素が反
応性イオン・エッチング剤として使用された場合、残留
する塩素が金属膜を腐食する恐れがある。従って、例え
ば、信頼性テストの結果に応答して腐敗性残留物質を低
減あるいは除去するための手段が設計される。
【0017】図1には、本発明に従って信頼性テストを
遂行するための現時点における一つの好ましい実施態様
が簡略的に示される。テストされるべき金属膜20が加
工されたウエーハ(図示無し)上に形成されるが、この
ウエーハは、典型的にはまたこの上に形成された一つあ
るいは複数のICを持つ。膜20は、典型的には、一例
として、0.2−1.5μmの厚さ、0.3−3.0μ
mの幅、及び10−1000μmの長さを持つアルミニ
ウム膜であり、典型的には、(0.5μmの厚さの場合
)約0.04Ω/平方の抵抗率、及び5−50Ωの総抵
抗を持つ。中心にタップを持つ4ポイント・プローブが
この膜とプローブのポイント・コンタクト1、2、3、
4、及び5の間に圧力を加えることによってこの膜と電
気的に接続される。これらポイント・コンタクトは、一
例として、チップの所で20−40μmの直径にとがれ
、そして、一例として、コンタクト・パッドのエッジ長
の二倍のピッチ間隔を持つ。ポイント・コンタクト5は
膜に対して外側の接続を介してアースに電気的に接続さ
れる。膜の両端に位置するポイント・コンタクト1及び
2は、膜を抵抗体9、10、及び11から成る抵抗性網
を介して定電流増幅器8の出力端子に接続する。 つまり、膜は、図面に示されるように、ポイント・コン
タクト5によって左半分及び右半分に分割される。電流
は、増幅器8から抵抗体9を通って、ポイント・コンタ
クト1を介して膜20の左半分へと流れ、次に、ポイン
ト・コンタクト5を介してアースを通って増幅器8へ戻
る。また、電流は、増幅器8から抵抗体10及び11を
通ってポイント・コンタクト2を介して膜20の右半分
へと流れ、そして、ポイント・コンタクト5を介してア
ースを通って増幅器8へ戻る。膜は、抵抗体9、10、
及び11と一体となって、こうして増幅器8の出力端子
とアース端子を横断して接続されたホイートストーン・
ブリッジを形成する。図面に示されるように、このブリ
ッジの左腕は抵抗体9及び膜の左半分から構成される。 そして、このブリッジの右腕は、抵抗体10及び11、
並びにこの膜の右半分から構成される。
【0018】一例として、抵抗体9及び10は、各々が
約200Ωの抵抗を持つバラスト抵抗体である。これら
を一定の温度に保つために、これらは、好ましくは、熱
シンク及び水冷される。抵抗体11は、一例として、約
100Ωの最大抵抗を持つワイヤーを巻いた可変抵抗体
である。このブリッジ内を流れる最大ac電流は、典型
的には、約100mAである。
【0019】増幅器8の出力は、アースと増幅器の入力
端子の間に加えられた電圧信号に比例する電流から成る
。この電圧信号は、直列にて動作するdc電圧源6及び
ac電圧源7によって供給される。入力電圧信号、及び
出力電流は、安定した波形を持ち、測定システムに大き
なバックグランド・ノイズ(つまり、テストされるべき
膜内に固有の電子移動あるいは他のプロセスと関連しな
いノイズ)を与えることはない。ac電圧信号の周波数
は、前置増幅器14による増幅に対する最適周波数レン
ジ内にあり、製造環境内での機械的振動の特性を示す周
波数とは比較的かけ離れた値に選択される。これに加え
て、ノイズが最も良く排除されるようにするために、こ
のac周波数は、電子移動と関連するノイズ・パワー・
スペクトルに大きく貢献することが予期される最も高い
周波数の少なくとも約10倍の周波数であることが望ま
しい。周波数の有効レンジは、10Hz−103 Hz
である。ac周波数に対する一つの好ましい値は約20
0Hzであるが、これは、後に説明されるノイズ・スペ
クトル内の対象となる最も高い周波数の約20倍の値で
ある。
【0020】対象となる製造環境内の機械的ノイズと関
連する周波数は、典型的には、約1Hzから約10Hz
のレンジを占拠する。本発明によって得られるノイズ・
パワー・スペクトル内の興味ある周波数も概ね1−10
Hzのレンジ内にある。つまり、スペクトル分析器16
によって約1Hz以下の周波数と関連するノイズ・パワ
ーを計算するためには不当に長い時間が掛かり、このス
ペクトルをこのレンジに拡張しても追加の価値は期待で
きない。従って、約1Hz以下のノイズ・パワーは、典
型的には分析されない。実際問題としては、約10Hz
以上の周波数においては、電子移動に起因するノイズ・
パワーの成分が、一般に、熱ノイズ成分内に埋もれる傾
向を持つ。従って、約10Hz以上のノイズ・パワーも
、典型的には分析されない。
【0021】ポイント・コンタクト3は、ポイント・コ
ンタクト1と5の中間ポイントにおいて膜の左半分に電
気的に接続される。ポイント・コンタクト4はポイント
・コンタクト2と5の中間ポイントにおいて、膜の右半
分に電気的に接続される。抵抗性網内の電流はac及び
dc成分の両方を持つため、ポイント・コンタクト3と
4の間の電圧差も通常ac及びdc成分を持つ。この電
圧差のac成分は、絶縁変圧器13を介して前置増幅器
14に誘導的に結合される。直流は変圧器一次回路から
コンデンサー12によって排除される。前置増幅された
信号は、ロック・イン増幅器15に供給されるが、この
増幅器は、この信号に周波数及び位相ロックされる。ロ
ック・イン増幅器は、ac信号を増幅及び復調し、ac
周波数とともに緩やかに変動する出力信号を供給する。 この出力信号は、スペクトル分析器16に供給されるが
、これは、一例として、この信号に関して高速フーリエ
変換を遂行し、そのスペクトル・パワー密度を決定し、
これは、例えば、適当な出力デバイス上に周波数の関数
として表示される。これら全ての要素は従来のものを使
用できる。
【0022】随意的に、例えば、20Hzの所にカット
・オフを持つ従来のロー・パス・フィルター(図示無し
)がこの測定回路内のロック・イン増幅器15とスペク
トル分析器16の間のポイントの所に含まれる。
【0023】前述のごとく、この抵抗性網は、ホイート
ストーン・ブリッジを形成する。抵抗体9、10、及び
11の一つあるいは複数を変動させることによって(例
えば、図面に示されるように抵抗体11を変動させるこ
とによって)、このブリッジは加えられたac信号に対
してゼロとなるようにすることができる。つまり、増幅
器8からブリッジの二つのサイドを通って流れ出る電流
を変化させることによって、ポイント・コンタクト3と
4の間の電圧降下の振幅が(後に説明される比較的低い
振幅のノイズを除いて)本質的にゼロにされる。
【0024】好ましくは、このブリッジは、自動的にゼ
ロにされる。つまり、acブリッジ不平衡電圧が、例え
ば、前置増幅器14によって増幅され、ロック・イン増
幅器15によって増幅及び復調され、結果としてのdc
信号がロック・イン増幅器の出力の所で検出される。適
当にプログラムされたマイクロプロセッサの制御下にお
いて、抵抗体11の抵抗が変動され、ロック・イン増幅
器15の位相が不平衡電圧を最小にするように調節され
る。この手順がサンプルが変えられる度に、及び測定変
数(例えば、温度及びブリッジ電流)が変えられる度に
反復される。
【0025】ブリッジがゼロにされ、適当に大きなdc
電流が流れているとき、ポイント・コンタクト3と4の
間に表われるノイズ電圧の殆どは、膜の左及び右サイド
内の電子移動に関連する抵抗の変動に起因する。流れて
いる電流がac成分並びにdc成分を持つ場合、ポイト
ン・コンタクト3と4の間の電圧降下v34は、同一の
抵抗変動によって変調されたac成分を含む(前述のご
とく、この交流電流は、これが電子移動・プロセスに対
して本質的に無視できる程度の影響のみを与えるように
比較的小さな振幅を持つ。)。電子移動に関する情報は
、上に述べたように、v34のac成分を増幅し、復調
し、そしてスペクトル分析を行なうことによって得られ
る。
【0026】これとの関連で、膜の両サイドの直流は、
ポイント・コンタクトに対して同一方向に流れることに
注意する。つまり、これは、両サイドにおいてコンタク
トに向かう方向に、あるいはこれから遠ざかる方向に流
れる。このために、電子移動に起因するイオンの流れも
、両サイドにおいて同一方向を持つ(イオンの流れは、
電子移動が抗力(drag)と関連するために電子の流
れと同一方向である。)。
【0027】この測定技術の特に二つの面が膜の外部の
ソースから発生するバックグランド・ノイズ(例えば、
電子移動・ノイズとは区別される)を排除するために有
効であるが、これらは、ブリッジ幾何及び位相センシィ
ティブ検出の使用である。つまり、ロック・イン増幅器
は、機械的振動の結果として発生するノイズを排除する
ために有効であるが、これは、信号周波数が製造環境内
における機械的振動の周波数特性とは非常に離れた値に
選択できるためである。ブリッジは、コンタクト・ノイ
ズと関連するコンタクト抵抗変動よりもかなり大きな外
部抵抗体(つまり、抵抗体9、10、及び11)の値を
選択することによってコンタクト・ノイズに対して比較
的インセンシティブにできる。この選択は、膜内を流れ
る電流がポイント・コンタクト1及び2の所における比
較的小さな抵抗の変動に対して比較的インセンシィティ
ブであることを保証する。さらに、ノイズ電圧v34は
、ポイント・コンタクト5の所でコンタクト・ノイズに
対してインセンシティブであるが、これは、このポイン
トにおけるコンタクト・ノイズがコンタクト3及び4の
所の電圧がこれらの差に本質的に影響が無いようにステ
ップにて変化するためである。
【0028】スペクトル分析器16の出力は、上で述べ
たように、典型的には、約1Hzから約10Hzまでに
及ぶノイズ・パワー密度スペクトルである。図2に示さ
れるように、ある与えられた温度及び電流において、こ
のスペクトルは、典型的には、二つの部分、つまり、低
周波数部分A及び高周波数部分Bを示し、これらは、遷
移領域によって分離される。電子移動がノイズの主な発
生源である周波数レンジに対応する部分Aは、周波数に
対して逆平方の関係を持つ。(つまり、fが周波数を表
わすものとすると、ノイズ・パワー・スペクトル密度は
、f−aに比例し、ここで、aは概ね2に等しい。部分
Bは、主に熱ノイズから成るが(少なくともある周波数
レンジにおいて)、これは、典型的には、周波数に対し
て比較的フラットなノイズ・パワー密度スペクトルを生
成する。部分Bはまた、1/fノイズ(少なくともある
周波数レンジにおいて)、あるいは1/fと熱ノイズの
組み合わせが優勢となることもある。(これに関して、
図2のスペクトルは、上に説明されたように測定回路内
に含まれる20Hzの所にカット・オフを持つロー・パ
ス・フィルターの影響を含むことに注意する。このロー
・パス・フィルターのために、20Hzと30Hzの間
のスペクトル内に鋭いカット・オフが現われる。)
【0
029】ここで、図2に示されるように、ノイズ・パワ
ー・スペクトルが、ログ・ログ・プロット(log−l
og plot)にて表示され、部分Aは(及び恐らく
部分Bも)、概ね直線として現われる。部分Aの傾斜は
−a(ここで、aは概ね2に等しい)、(あるいは図2
の軸の呼び方に従えば)概ね20dB/dec.に等し
い。
【0030】このノイズ・スペクトルは所定の基準と簡
単に金属膜の信頼性を評価する目的で比較することがで
きる(また、これから、実質的に同一の条件の下で形成
された他の金属膜の信頼性を類推することができる)。 この情報は、形成されつつある金属膜、例えば、ICに
組み込まれるべき金属膜の信頼性を向上させるための加
工パラメータの調節のための基礎となる。これに加えて
、単一の製造ライン内で製造された複数のウエーハ上に
形成された膜から取られたスペクトル間の比較は、膜製
造プロセスの一貫性を評価するために有効である。
【0031】これに関して、金属化の信頼性を決定する
ための基準は、少なくとも一部、製造ラインに依存する
ことに注意する。つまり、信頼性は、なかでも特に、金
属膜の組成及びその粒子の構造に依存する。例えば、I
C金属化は、通常は、アルミニウムをベースとして実現
されるが、アルミニウムの様々な合金を使用することも
できる。ある製造ラインでは、純粋のアルミニウムが使
用され、他の製造ラインでは、少ないパーセントの銅及
び/あるいはシリコンを含む合金が使用され、さらに別
のラインにおいては、少なくともIC金属化パターンの
一部を形成するためにチタンあるいはパラジウムを含む
アルミニウム合金が使用される。さらに、膜の粒子の構
造自体も加工パラメータに依存する。例えば、比較的小
さな粒子を形成するプロセスによって製造された膜は、
比較的大きな粒子を形成するプロセスによって製造され
た同一組成の膜と比べて電子移動による損傷を受け易い
【0032】一般に、ノイズ・スペクトルは、任意の温
度において、以下の三つの特性との関連で評価される。 つまり、電流密度J、選択された周波数レンジ内での勾
配−a、及び指定された周波数fにおけるノイズ・パワ
ー・スペクトル密度の規模Sf (例えば、f=1Hz
の場合、S1Hz は、従って、そのスペクトルの1−
Hzインターセプト)の三つの特性との関連で評価され
る。
【0033】
【外1】
【0034】
【外2】
【0035】本発明によるテスト方法は、金属テスト・
パターンが形成され、プローブが接近できる(つまり、
これが除去されたり、カバーされて無い)と言う前提の
下でIC製造中の任意のポイントにおいて簡単に適用す
ることができる。本方法は、好ましくは、金属化層(適
当なテスト・パターンを含むパターン化された層)のパ
ターン化の直後に適用される。ICが複数の金属化層を
含むときは、本発明が個々の金属化層に対して反復され
る。
【0036】IC製造の他のステップは従来のものであ
り、当業者においては周知である。一例として、これら
ステップには、基板ウエーハを提供した後に、このウエ
ーハ上に少なくとも一つの酸化物層を成長するステップ
、少なくとも一つの酸化物層をパターン化するステップ
、及び基板の選択された部分をドーピングするステップ
が含まれる。前述のように、一つあるいは複数の金属化
層が形成及びパターン化される。これら様々な層の形成
及びパターン化の後に、ウエーハが各々が個別のICに
対応する部分に分割され、これら部分に電気リードが接
続され、個々の部分がパッケージ化されたICを形成す
るためにカプセルにて包囲される。
【0037】例 0.5%の銅を含むアルミニウム膜がシリコン基板上に
堆積された。この膜の厚さは、0.5μmとされ、この
膜が0.75μm幅のストリップにパターン化された。 この膜が前述のように中心にタップを持つ4ポイント・
プローブによってホイートストーン・ブリッジ内に組み
込まれた。3.4x107 A/cm2 の電流密度が
この膜を通じて流された。膜の温度は制御されず、電流
が流れることによって、膜の温度は最大約45度Cまで
上昇した。前述のように、ロック・イン増幅に、ブリッ
ジ不平衡信号の復調及びこれに続く高速フーリエ変換ス
ペクトル分析によってノイズ・スペクトルが測定された
。aの測定された値は2.08であった。aが約1から
約2に変化する閾値電流密度は、約1.5x107 A
/cm2 であることが観察された。1Hzにおけるr
msノイズ電圧は、約4.6x10−8Vであることが
観察された。
【図面の簡単な説明】
【図1】本発明による方法を実施するための一例として
のテスト構成の略ブロック図である。
【図2】電子移動を刺激するためにac電流が加えられ
た金属膜の典型的なノイズ・パワー・スペクトルを示す
【図3】金属膜の損傷までの時間とこれら膜内のノイズ
との間の相関関係を示す先行技術から取られた一例とし
てのグラフである。
【符号の説明】
8         定電流増幅器 14       前置増幅器 15       ロック・イン増幅器16     
  スペクトル分析器 20       金属膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】  加工されるべき一つあるいは複数の半
    導体基板を提供するステップ、及び該基板を加工するス
    テップを含み、該加工ステップが該基板の各々の上にパ
    ターン化された金属膜を形成するステップを含み、該加
    工ステップと関連する複数の加工パラメータが存在し、
    該基板の少なくとも一つの上の膜部分を所定の基準に対
    して評価し、該評価の結果によって示される場合、一つ
    あるいは複数の加工パラメータをその後加工された基板
    が所定の基準に準拠する膜部分を含むように調節するス
    テップ;及び集積回路の形成に向けての一つあるいは複
    数の追加のステップを随意に遂行するステップを含む集
    積回路を製造するための方法において、該方法は、a)
    該膜部分がストリップ状のテスト部分を含み;b)該評
    価ステップが: i)該テスト部分に、直流及び交流を、該組み合わせら
    れた電流の量が該テスト部分内に1/f2 のノイズを
    刺激するのに十分な大きさとなるように流すステップ;
    及び ii)該交流と関連するノイズ・スペクトルを決定する
    ステップを含み、 c)該評価ステップがさらに該スペクトルの勾配及び規
    模を一つあるいは複数の選択された周波数において所定
    の値と比較するステップを含むことを特徴とする方法。
  2. 【請求項2】  請求項1に記載の方法において、該方
    法はさらに、 a)少なくとも一つの基板を複数の小分けにこれら小分
    けの少なくとも一つが一つのICを組み込むような方法
    にて分割するステップ;及び b)少なくとも一つのICを組み込む小分けをパッケー
    ジ化するステップであって、該評価ステップが該分割及
    びパッケージ化ステップの前に遂行されることを特徴と
    する集積回路を製造するための方法。
  3. 【請求項3】  請求項1に記載の方法において、該方
    法はさらに、該交流が該刺激された1/f2 ノイズの
    本質的に全てが直流に起因するように十分に弱いことを
    特徴とする集積回路の製造方法。
  4. 【請求項4】  請求項1に記載の方法において、該方
    法はさらに、該テスト部分をホイートストーン・ブリッ
    ジに、該電流を流すステップの少なくとも一部の際に、
    該テスト部分の所定のペアのポイント間でacブリッジ
    不均衡電圧が検出できるように組み込むステップがさら
    に含まれ、該ノイズ・スペクトル決定ステップが該ac
    不均衡電圧を位相センシィティブ検出器にて復調された
    電圧信号が生成されるよう検出するステップ、及び該復
    調された電圧信号をスペクトル分析器にて処理するステ
    ップを含むことを特徴とする集積回路の製造方法。
  5. 【請求項5】  請求項4に記載の方法において、該テ
    スト部分をホイートストーン・ブリッジに組込むステッ
    プが: a)5つのポイント・コンタクトを持つホイートストー
    ン・ブリッジの二つの腕に電気的に接続された一つの中
    心にタップを持つ4ポイント・プローブを提供するステ
    ップ;及び b)該5つのポイント・コンタクトを該テスト部分に対
    して各々のポイント・コンタクトが該テスト部分に電気
    的に接続するように押すステップを含むことを特徴とす
    る集積回路の製造方法。
JP3281778A 1990-10-29 1991-10-29 集積回路を製造するための方法 Withdrawn JPH04298058A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US605043 1990-10-29
US07/605,043 US5057441A (en) 1990-10-29 1990-10-29 Method for reliability testing integrated circuit metal films

Publications (1)

Publication Number Publication Date
JPH04298058A true JPH04298058A (ja) 1992-10-21

Family

ID=24422031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3281778A Withdrawn JPH04298058A (ja) 1990-10-29 1991-10-29 集積回路を製造するための方法

Country Status (3)

Country Link
US (1) US5057441A (ja)
EP (1) EP0484013A3 (ja)
JP (1) JPH04298058A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6484948B1 (en) 2000-03-14 2002-11-26 Mitsubishi Denki Kabushiki Kaisha Authentication method, authentication apparatus, authentication system and IC card
JP2015216325A (ja) * 2014-05-13 2015-12-03 信越半導体株式会社 半導体基板の評価方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798649A (en) * 1991-12-26 1998-08-25 Texas Instruments Incorporated Method for detecting defects in semiconductor insulators
US5434385A (en) * 1992-11-02 1995-07-18 International Business Machines Corporation Dual channel D.C. low noise measurement system and test methodology
US5504434A (en) * 1992-12-18 1996-04-02 International Business Machines Corporation Instrument for the measurement of electrical characteristics during manufacturing processes
US5648275A (en) * 1993-08-19 1997-07-15 Texas Instruments Incorporated Method for detecting defects in semiconductor insulators
JPH07130817A (ja) * 1993-10-30 1995-05-19 Sony Corp 金属配線の信頼性評価方法及び金属配線の信頼性評価装置
US5625288A (en) * 1993-10-22 1997-04-29 Sandia Corporation On-clip high frequency reliability and failure test structures
US5514974A (en) * 1994-10-12 1996-05-07 International Business Machines Corporation Test device and method for signalling metal failure of semiconductor wafer
US5723874A (en) * 1996-06-24 1998-03-03 International Business Machines Corporation Dishing and erosion monitor structure for damascene metal processing
US6043662A (en) * 1996-09-18 2000-03-28 Alers; Glenn Baldwin Detecting defects in integrated circuits
DE19722077B4 (de) * 1997-05-27 2006-11-16 Horiba Automotive Test Systems Gmbh Trägerfrequenzmeßverfahren
US5970429A (en) * 1997-08-08 1999-10-19 Lucent Technologies, Inc. Method and apparatus for measuring electrical noise in devices
US6255707B1 (en) 1998-08-24 2001-07-03 Lucent Technologies, Inc. Semiconductor laser reliability test structure and method
JP3164106B2 (ja) * 1999-06-29 2001-05-08 日本電気株式会社 集積回路の故障検出方法及び故障検出装置及びその制御プログラムを記録した記憶媒体
AU2001253606A1 (en) * 2000-04-17 2001-10-30 Board Of Regents, The University Of Texas System Electromigration early failure distribution in submicron interconnects
JP2002033362A (ja) * 2000-07-17 2002-01-31 Matsushita Electric Ind Co Ltd 半導体検査装置
US6747471B1 (en) 2002-01-10 2004-06-08 Taiwan Semiconductor Manufacturing Company Method and apparatus to estimate burn-in time by measurement of scribe-line devices, with stacking devices, and with common pads
US6995392B2 (en) * 2002-08-07 2006-02-07 International Business Machines Corporation Test structure for locating electromigration voids in dual damascene interconnects
US7332360B2 (en) * 2004-10-25 2008-02-19 Applied Materials, Inc. Early detection of metal wiring reliability using a noise spectrum
US7217994B2 (en) * 2004-12-01 2007-05-15 Kyocera Wireless Corp. Stack package for high density integrated circuits
US7151010B2 (en) * 2004-12-01 2006-12-19 Kyocera Wireless Corp. Methods for assembling a stack package for high density integrated circuits
JP2007040771A (ja) * 2005-08-02 2007-02-15 Nec Electronics Corp ノイズ測定用半導体装置
CN101295002B (zh) * 2007-04-24 2010-09-29 中芯国际集成电路制造(上海)有限公司 互连线失效检测方法
CN102788911B (zh) * 2012-09-06 2015-07-22 电子科技大学 一种热敏薄膜噪声测试方法
US9817063B2 (en) 2016-02-19 2017-11-14 Globalfoundries Inc. Interconnect reliability structures
US10161994B2 (en) * 2016-06-14 2018-12-25 Formfactor Beaverton, Inc. Systems and methods for electrically testing electromigration in an electromigration test structure
US11448692B2 (en) * 2018-08-16 2022-09-20 Taiwann Semiconductor Manufacturing Company Ltd. Method and device for wafer-level testing
US11073551B2 (en) * 2018-08-16 2021-07-27 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for wafer-level testing
US20230366925A1 (en) * 2018-08-16 2023-11-16 Taiwan Semiconductor Manufacturing Company Ltd. Method and device for wafer-level testing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6484948B1 (en) 2000-03-14 2002-11-26 Mitsubishi Denki Kabushiki Kaisha Authentication method, authentication apparatus, authentication system and IC card
JP2015216325A (ja) * 2014-05-13 2015-12-03 信越半導体株式会社 半導体基板の評価方法

Also Published As

Publication number Publication date
EP0484013A3 (en) 1993-05-26
US5057441A (en) 1991-10-15
EP0484013A2 (en) 1992-05-06

Similar Documents

Publication Publication Date Title
JPH04298058A (ja) 集積回路を製造するための方法
US6252390B1 (en) Magnetically coupled signal isolator
US6320391B1 (en) Interconnection device for low and high current stress electromigration and correlation study
JPS5845816B2 (ja) 導線特性測定方法
US4706015A (en) Method and circuit for reducing contact resistance of the potential probes of a four-point-probe in contact with a III-V compound semiconductor wafer
US6290388B1 (en) Multi-purpose integrated intensive variable sensor
Chen et al. Electrical noise and VLSI interconnect reliability
EP4102216A1 (en) Multi-dimensional multi-parameter gas sensor and manufacturing method therefor, and gas detection method
EP1044365B1 (en) Method and apparatus for measuring selected properties of a fluid of interest using a single heater element
Piquemal et al. A first attempt to realize (multiple-QHE devices)-series array resistance standards
Cage et al. Determination of the time-dependence of Omega/sub NBS/using the quantized Hall resistance
US7034519B2 (en) High frequency measurement for current-in-plane-tunneling
Scorzoni et al. A resistometric method to characterize electromigration at the wafer level
McLevige et al. Versatile double AC Hall effect system for profiling impurities in semiconductors
Jones et al. Characterisation of electromigration damage by multiple electrical measurements
Yassine et al. Electromigration noise measurements using a novel AC/DC wafer-level noise measurement system
Yassine et al. Characterization of probe contact noise for probes used in wafer-level testing
Stadler et al. Noise spectroscopy of resistive components at elevated temperature
Jabłoński et al. Manufacturing and characterisation of MEMS test nanostructures
Cottle et al. 1/f/sup alpha/noise and fabrication variations of TiW/Al VLSI interconnections
JPH0288976A (ja) 導体膜の膜質試験方法
Ptak et al. 1/f noise versus magnetic field in RuO/sub 2/based thick film resistors
Stadler et al. Noise properties of thick-film conducting lines for integrated inductors
Mels et al. Performance of hot-electron bolometers for infrared and X-ray detection
Lipe 50 ohm multijunction thermal converters for AC voltage measurements up to 100 MHz

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107