JPH01115135A - 誘電体分離半導体装置 - Google Patents
誘電体分離半導体装置Info
- Publication number
- JPH01115135A JPH01115135A JP62272507A JP27250787A JPH01115135A JP H01115135 A JPH01115135 A JP H01115135A JP 62272507 A JP62272507 A JP 62272507A JP 27250787 A JP27250787 A JP 27250787A JP H01115135 A JPH01115135 A JP H01115135A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- substrate
- resistance
- thickness
- resistance layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000013078 crystal Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract description 6
- 238000005498 polishing Methods 0.000 abstract description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、単結晶をＶ溝エッチし、絶縁酸化膜を形成し
、この上に支持体であるポリシリコンを堆積し、単結晶
側から研磨して作る誘電体分離半導体装置に関するもの
である。
、この上に支持体であるポリシリコンを堆積し、単結晶
側から研磨して作る誘電体分離半導体装置に関するもの
である。
従来の技術
従来、この種の半導体装置は、第５図に示すような構成
であった。第５図において、１は単結晶、２は絶縁膜、
３はポリシリコンである。従来この半導体装置では単結
晶の厚さの検査のために、単結晶島間隔Ｗを光学的に測
定していた。
であった。第５図において、１は単結晶、２は絶縁膜、
３はポリシリコンである。従来この半導体装置では単結
晶の厚さの検査のために、単結晶島間隔Ｗを光学的に測
定していた。
発明が解決しようとする問題点
従来の構成では、単結晶島の厚さを検査する場合、単結
晶島の間隔を測定する必要があり、電気特性の自動検査
装置（テスター）では、検査が困難であった。
晶島の間隔を測定する必要があり、電気特性の自動検査
装置（テスター）では、検査が困難であった。
本発明は、このような問題を解決するもので、単結晶島
の厚さの検査を電気的に実施することを目的とするもの
である。
の厚さの検査を電気的に実施することを目的とするもの
である。
問題点を解決するための手段
この問題を解決するために、本発明では、誘電体分離基
板のＶ溝形成時にあらかじめ、単結晶島の厚さの検査基
準用のＶ溝を形成しておき、完成した誘電体分離基板の
表面で、かつ前述の検査基準用に形成したＶ溝上方部に
、抵抗層を形成したものであり、単結晶の厚さの検査は
、この抵抗値を測定して行う。
板のＶ溝形成時にあらかじめ、単結晶島の厚さの検査基
準用のＶ溝を形成しておき、完成した誘電体分離基板の
表面で、かつ前述の検査基準用に形成したＶ溝上方部に
、抵抗層を形成したものであり、単結晶の厚さの検査は
、この抵抗値を測定して行う。
作用
この構成により、単結晶島の厚さの検査を基板表面に形
成した抵抗層の抵抗値を測定することで簡単に実施でき
、一般のテスターでも自動検査が可能となる。
成した抵抗層の抵抗値を測定することで簡単に実施でき
、一般のテスターでも自動検査が可能となる。
実施例
第１図（ａ）は本発明の一実施例による半導体装置の断
面図、同図（ｂ）は平面図である。第１図において１は
単結晶、２は絶縁膜、３はポリシリコン、４は単結晶島
の厚さの検査基準として形成した溝、５は抵抗層、Ａ、
Ｂは抵抗測定用電極である。以下実施例について述べる
。
面図、同図（ｂ）は平面図である。第１図において１は
単結晶、２は絶縁膜、３はポリシリコン、４は単結晶島
の厚さの検査基準として形成した溝、５は抵抗層、Ａ、
Ｂは抵抗測定用電極である。以下実施例について述べる
。
第２図（ａ）〜（イ）は、誘電体分離基板の形成法を説
明する工程順断面図である。（ａ）は単結晶のＶ溝エッ
チの工程であり、目標の７０μｍの厚さに対し、検査基
準として６０μｍ深さのＶ溝を形成した。ω）は絶縁膜
２の形成である。（Ｃ）はポリシリコン３の堆積である
。 （ｄ）は研磨後の誘電体分離基板である。このよう
に形成した基板上に基板Ｐ型とは反対のＮ型抵抗層５を
形成した場合の例を第３図（ａ）、（ロ）に示す。
明する工程順断面図である。（ａ）は単結晶のＶ溝エッ
チの工程であり、目標の７０μｍの厚さに対し、検査基
準として６０μｍ深さのＶ溝を形成した。ω）は絶縁膜
２の形成である。（Ｃ）はポリシリコン３の堆積である
。 （ｄ）は研磨後の誘電体分離基板である。このよう
に形成した基板上に基板Ｐ型とは反対のＮ型抵抗層５を
形成した場合の例を第３図（ａ）、（ロ）に示す。
第３図（ａ）は単結晶が厚く残っている場合であり、こ
の場合のＡ−８間の抵抗は、抵抗層のシート抵抗とマス
ク寸法で決定される。同図（ｂ）は単結晶が薄くなった
場合であり、抵抗層５が溝４によって分断され、Ａ−８
間の抵抗は非常に太き（なる。第４図は単結晶の厚さと
、Ａ−８間の抵抗値の関係であり、単結晶島の厚さ６０
μｍという規格をＡ−８間の抵抗値８Ω以下という値に
よ）て電気的に検査できる。
の場合のＡ−８間の抵抗は、抵抗層のシート抵抗とマス
ク寸法で決定される。同図（ｂ）は単結晶が薄くなった
場合であり、抵抗層５が溝４によって分断され、Ａ−８
間の抵抗は非常に太き（なる。第４図は単結晶の厚さと
、Ａ−８間の抵抗値の関係であり、単結晶島の厚さ６０
μｍという規格をＡ−８間の抵抗値８Ω以下という値に
よ）て電気的に検査できる。
Ｈ！＃憂明１吻東
以上のように、本発明によれば誘電体分離基板の単結晶
厚さを、電気的に簡単に検査できるという効果が得られ
る。
厚さを、電気的に簡単に検査できるという効果が得られ
る。
第１図（ａ） 、 （ｂ）は本発明の一実施例による半
導体装置を示す断面図、・平面図、第２図（ａ）〜（ｃ
りは本発明の実施過程工程順断面図、第３図（ａ） 、
（ｂ）は単結晶厚さの違いによる各側断面構造図、第
４図は本発明による抵抗値と、単結晶厚さとの関係特性
図、第５図は従来装置の要部断面図である。 １・・・・・・単結晶、２・・・・・・絶縁膜、３・・
・・・・ポリシリコン、４・・・・・・検査基準用溝、
５・・・・・・抵抗層。 代理人の氏名 弁理士 中尾敏男 はが１名／−１詰晶 ｗＥ１図 （αＪ ｔｌ）） 第 ２ 図 （（１） （ｂ＋ ／ （Ｃ） 第 ３ 図 （α） ｂｔ
導体装置を示す断面図、・平面図、第２図（ａ）〜（ｃ
りは本発明の実施過程工程順断面図、第３図（ａ） 、
（ｂ）は単結晶厚さの違いによる各側断面構造図、第
４図は本発明による抵抗値と、単結晶厚さとの関係特性
図、第５図は従来装置の要部断面図である。 １・・・・・・単結晶、２・・・・・・絶縁膜、３・・
・・・・ポリシリコン、４・・・・・・検査基準用溝、
５・・・・・・抵抗層。 代理人の氏名 弁理士 中尾敏男 はが１名／−１詰晶 ｗＥ１図 （αＪ ｔｌ）） 第 ２ 図 （（１） （ｂ＋ ／ （Ｃ） 第 ３ 図 （α） ｂｔ
Claims (1)
- 誘電体分離基板における、島状に分離された単結晶島
内の表面に、基板と同じ又は反対の導電型抵抗層を有し
、かつ単結晶島の底に切り込み溝を有し、この切り込み
溝が、単結晶表面から見て前記抵抗層より底の位置にあ
る誘電体分離半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272507A JPH01115135A (ja) | 1987-10-28 | 1987-10-28 | 誘電体分離半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272507A JPH01115135A (ja) | 1987-10-28 | 1987-10-28 | 誘電体分離半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01115135A true JPH01115135A (ja) | 1989-05-08 |
Family
ID=17514864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62272507A Pending JPH01115135A (ja) | 1987-10-28 | 1987-10-28 | 誘電体分離半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01115135A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270569A (en) * | 1990-01-24 | 1993-12-14 | Harris Corporation | Method and device in which bottoming of a well in a dielectrically isolated island is assured |
| US5306944A (en) * | 1990-01-24 | 1994-04-26 | Harris Corporation | Semiconductor structure within DI islands having bottom projection for controlling device characteristics |
-
1987
- 1987-10-28 JP JP62272507A patent/JPH01115135A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270569A (en) * | 1990-01-24 | 1993-12-14 | Harris Corporation | Method and device in which bottoming of a well in a dielectrically isolated island is assured |
| US5306944A (en) * | 1990-01-24 | 1994-04-26 | Harris Corporation | Semiconductor structure within DI islands having bottom projection for controlling device characteristics |
| US5438221A (en) * | 1990-01-24 | 1995-08-01 | Harris Corporation | Method and device in which bottoming of a well in a dielectrically isolated island is assured |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5616514A (en) | Method of fabricating a micromechanical sensor | |
| US3853650A (en) | Stress sensor diaphragms over recessed substrates | |
| US3994009A (en) | Stress sensor diaphragms over recessed substrates | |
| KR100462569B1 (ko) | 반도체 압력 센서 및 그 제조방법 | |
| JPS60138434A (ja) | 半導体形静電容量式圧力センサの製造方法 | |
| JP4081868B2 (ja) | 微小装置の製造方法 | |
| JPH01115135A (ja) | 誘電体分離半導体装置 | |
| US4004046A (en) | Method of fabricating thin monocrystalline semiconductive layer on an insulating substrate | |
| US4040877A (en) | Method of making a transistor device | |
| JPH02105438A (ja) | エピタキシヤル成長層の膜厚測定方法 | |
| JPH07142572A (ja) | 半導体装置の製造方法 | |
| JPH0682843B2 (ja) | 半導体装置の製造方法 | |
| JPS6258541B2 (ja) | ||
| JP2576245B2 (ja) | 半導体圧力センサの製造方法 | |
| KR20010008557A (ko) | 소자분리막의 단차 측정용 패턴형성방법 | |
| JPH0298955A (ja) | 半導体装置の製造方法 | |
| KR20000045895A (ko) | 테스트패턴 형성방법 | |
| JPS6398156A (ja) | 半導体圧力センサの製造方法 | |
| JP2867525B2 (ja) | コンタクトホール・エレクトロマイグレーション試験デバイスおよびその製造方法 | |
| JPH02122646A (ja) | 半導体装置の製造方法 | |
| JPS62217629A (ja) | 半導体装置 | |
| JPH03211854A (ja) | 金属膜の膜厚測定方法 | |
| JP2891729B2 (ja) | 誘電体分離基板の測定方法及びその測定装置 | |
| JPH07106391A (ja) | 半導体デバイス及びその検査方法 | |
| JPS6282305A (ja) | 鍍膜厚測定用モニタパタ−ン |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091116 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091116 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20101116 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20121116 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20121116 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |