KR100462569B1 - 반도체 압력 센서 및 그 제조방법 - Google Patents

Abstract

SiO₂층(2)을 에칭 스톱퍼층으로 하여 n형 단결정 Si층(1)의 감압 영역에 해당하는 부분을 SiO₂층(2)까지 에칭한다. 이 에칭에 의해 노출한 SiO₂층(2)을 제거한다. n형 단결정 Si층(3)의 감압 영역을 소정의 양만큼 에칭하여 다이어프램(4)을 형성한다. 이것에 의해 다이어프램(4) 및 다이어프램 에지부(6)로부터 SiO₂층(2)을 제거한다.

Description

반도체 압력 센서의 제조방법{Semiconductor pressure sensor and its manufacturing method}

각종의 압력 센서 중에서, 반도체의 압전 저항 효과를 이용한 반도체 압력 센서는, 소형, 경량, 고감도이므로 공업 계측, 의료 등의 분야에서 넓게 응용되고 있다.

이와 같은 반도체 압력 센서에서는, 반도체 다이어프램(diaphragm)상에 압전 저항 효과를 갖는 스트레인 게이지(strain gauge)를 형성하고, 다이어프램에 가해지는 압력에 의해서 스트레인 게이지를 변형시키어 압전 저항 효과에 의한 스트레인 게이지의 저항 값의 변화를 검출하여 압력을 측정하고 있다.

다이어프램은 반도체 웨이퍼 일측의 면을 에칭(etching)으로 음각(陰刻)하는 것에 의해 형성된다. 이 다이어프램의 두께는 반도체 압력 센서의 특성에 매우 큰 영향을 미친다.

따라서 다이어프램 두께의 정확한 제어를 필요로 한다.

그러나 종래의 제조방법에서는 에칭의 시간이나 온도 관리가 어렵고, 다이어프램의 두께와 그 균일성을 정도(精度) 좋게 제어하는 것이 극히 어려웠다.

그래서, 반도체 기판내에 절연체 등으로 이루어진 에칭 스톱퍼(etching stopper)층을 형성하고, 상기 에칭 스톱퍼층까지 반도체 기판을 에칭하는 것에 의해, 다이어프램의 두께를 정확하게 제어하는 반도체 압력 센서가 제안되고 있다(일본 특공소 59-38744호 공보).

도 4는 특공소 59-38744호 공보에 개시된 종래의 반도체 압력 센서의 단면도이다.

이 반도체 압력 센서는 기대(基臺)가 되는 단결정 Si층(11)과, 단결정 Si층(11)상에 형성된 SiO₂층(12)과, SiO₂층(12)상에 형성된 단결정 Si층(13)과, SiO₂층(12)을 에칭 스톱퍼층으로 하여 단결정 Si층(11)의 감압(感壓) 영역에 해당하는 부분을 에칭하여 형성한 다이어프램(14)과, 단결정 Si층(13)의 표면에 형성된 압전 저항 효과를 갖는 스트레인 게이지(도시되지 않음) 등으로 구성된다.

그렇지만, 도 4의 반도체 압력 센서에서는, Si층(13)과 SiO₂층(12)의 열 팽창계수의 차(差)에 의해 다이어프램(14)이 온도 특성을 가진다는 문제점이 있고, 더구나 다이어프램 에지부(16)에 있어서, Si보다 약한 SiO₂층(12)에 다이어프램(14)의 휨에 의해서 크랙(crack)이 생기고, 그 크랙이 Si층(13)까지 넓혀지고, 마침내는 다이어프램(14)을 파괴해 버린다고 하는 문제점이 있었다.

또한, Si층(11)의 에칭 후, 노출된 SiO₂층(12)을 제거하더라도, 다이어프램에지부(16)에는 SiO₂층(12)이 잔류하므로, Si층(13)과 SiO₂층(12)의 계면에 크랙이 발생한다는 문제가 있었다.

본 발명은 이와 같은 문제를 해결하기 위해 안출된 것이고, 그 목적은 다이어프램의 온도 특성을 개선함과 동시에 다이어프램 에지부의 강도를 높게 할 수 있는 반도체 압력 센서의 제조방법을 제공하는데 있다.

본 발명은 반도체의 압전(piezo) 저항 효과를 이용하여 압력을 측정하는 반도체 압력 센서의 제조방법에 관한 것이다.

도 1은 본 발명의 실시 형태를 나타낸 반도체 압력 센서의 단면도이다.

도 2는 도 1의 반도체 압력 센서의 평면도 및 하면도이다.

도 3은 도 1의 반도체 압력 센서의 제조방법을 나타낸 공정단면도이다.

도 4는 종래의 반도체 압력 센서의 단면도이다.

상기 목적을 달성하기 위해 본 발명은 기대가 되는 제 1 반도체층과, 제 1 반도체층상에 형성된 절연층과, 절연층상에 형성되고 감압 영역을 구성하는 다이어프램부를 갖는 제 2 반도체층과, 감압 영역에 제 1 반도체층 및 절연층을 관통하여 형성되고 제 2 반도체층에 도달하는 소정 두께를 갖는 요(凹)부 등을 구비한 것이다.

이것에 의해 다이어프램 및 다이어프램 에지부에 절연층이 잔류하지 않도록 할 수 있다.

또한, 본 발명은, 기대를 구성하는 제 1 반도체층, 제 1 반도체층상에 적층된 절연층 및 절연층상에 형성되고 그리고 감압 영역을 갖는 제 2 반도체층 등으로 이루어진 3층 구조를 형성하는 공정과, 절연층을 에칭 스톱퍼층으로 하여 감압 영역에 대응하는 제 1 반도체층을 에칭하여 절연층을 노출시키는 공정과, 노출된 절연층을 제거하는 공정과, 잔류된 절연층을 마스크로 하여 제 2 반도체층을 소정의 양만큼 에칭하여 감압 영역에 다이어프램부를 형성하는 공정 등을 갖는 것이다.

또한, 본 발명에 있어서, 제 2 반도체층에 형성된 요(凹)부 깊이의 상한(上限) 허용(許容)값은 수십 ㎛이다.

또한, 본 발명의 1 구성 예로서, 제 2 반도체층의 두께는 30㎛이고, 제 2 반도체층에 형성된 요(凹)부의 깊이는 5 ~ 10㎛이다.

또한, 본 발명의 1 구성 예로서, 제 1 및 제 2 반도체층은 n형 단결정 Si으로 이루어지고, 절연층은 SiO₂로 이루어진 것이다.

또한, 본 발명의 1 구성 예는, 제 2 반도체층의 다이어프램부상에 형성된 하나 이상의 스트레인 게이지를 구비한 것이다.

이하, 본 발명의 실시 형태에 관해서 도면을 참조하여 상세히 설명한다.

도 1은 본 발명의 실시 형태를 나타낸 반도체 압력 센서의 단면도, 도 2 (A)는 도 1의 반도체 압력 센서의 단면도, 도 2 (B)는 도 1의 반도체 압력 센서의 하면도이다.

이 반도체 압력 센서는, 기대가 되는 n형 단결정 Si층(1)과, n형 단결정 Si층(1)상에 형성되는 SiO₂층(2)과, SiO₂층(2)상에 형성된 n형 단결정 Si층(3)과, SiO₂층(2)을 에칭 스톱퍼층으로 하여 n형 단결정 Si층(1)의 감압 영역에 해당하는 부분을 SiO₂층(2)까지 에칭하고, 노출한 SiO₂층(2)을 제거하고, n형 단결정 Si층(3)의 감압 영역을 소정의 양만큼 에칭하여 형성된 다이어프램(4)과, n형 단결정 Si층(3)의 감압 영역에 형성된 압전 저항 효과를 갖는 스트레인 게이지(5)로 구성된다.

이어, 이와 같은 반도체 압력 센서의 제조방법을 도 3을 참조하여 설명한다.

먼저, 도 3 (A)에 도시한 바와 같이, n형 단결정 Si층(1)과, 0.5㎛ 정도 두께의 SiO₂층(2)과, n형 단결정 Si층(3) 등으로 이루어진 SOI(Silicon On Insulator) 웨이퍼를 사용한다.

이 SOI 웨이퍼를 제조하는 것으로는, Si 기판내에 산소를 주입하여 SiO₂층을 형성하는 SIMOX(Separation by IMplanted OXygen) 기술을 이용해도 좋고, 2장의 Si기판을 접합시킨 SDB(Silicon Direct Bonding) 기술을 이용해도 좋고 그 다른 방법은 이용해도 좋다.

이어, n형 단결정 Si층(3)을 평탄화 및 박막화를 위해 CCP(Computer Controlled Polishing)이라고 부르는 연마법 등에 의해서 소정 두께(예를 들면 30㎛)만큼 연마한다.

더구나 SiO₂층(2)상에 소정 두께의 n형 단결정 Si층(3)을 에피택셜 성장시켜도 좋다.

이와 같이 하여 형성된 SOI 웨이퍼의 하면(下面)에 SiO₂막 또는 레지스트(도시되지 않음)를 형성하고, 이 SiO₂막 또는 레지스트의 감압 영역(다이어프램(4)이 형성되는 영역)에 해당하는 부분에 개구부를 형성한다.

그리고 이와 같이 패터닝된 SiO₂막 또는 레지스트를 다이어프램 형성용의 에칭 마스크로 하여 n형 단결정 Si층(1)을 KOH나 TMAH 등의 용액에 담구어, n형 단결정 Si층(1)의 에칭을 행한다(도 3 (B)).

이때, 에칭은 상기 개구부에서 별도로 진행하지만, SiO₂층(2)에 도달하면 자동적으로 정지한다.

계속해서, n형 단결정 Si층(1)을 에칭 마스크로 하여 HF 등의 용액에 의해 SiO₂층(2)의 에칭을 행하여 Si층(1)의 에칭에 의해서 노출한 SiO₂층(2)을 제거한다(도 3 (C)).

그리고 SiO₂층(2)을 에칭 마스크로 하여, KOH나 TMAH 등의 용액에 의해 n형 단결정 Si층(3)의 에칭을 행한다(도 3 (D)).

이때의 에칭 깊이는 시간 관리에 의해 소정의 미소량(5 ~ 10㎛ 정도)으로 제어시킨다.

이렇게 하여, 다이어프램(4)이 형성된다.

n형 단결정 Si층(3)의 에칭은 5 ~ 10㎛ 정도의 미소량이고, 수십 ㎛ 이하의 에칭으로 두께가 불규칙한 것이 없으므로, 균일한 두께의 다이어프램(4)을 형성할 수 있다.

한편, n형 단결정 Si층(3)의 상면에는 불순물 확산 혹은 이온 투입법에 의해서 p형 Si으로 이루어진 스트레인 게이지(압전 저항 영역)(5)를 형성한다(도 3 (E)).

계속해서, n형 단결정 Si층(3)의 상면에 SiO₂층(도시되지 않음)을 형성하고, 스트레인 게이지(5)상의 SiO₂층에 콘택홀을 형성한 후, 이 콘택홀 부분에 스트레인 게이지(4)와 전기적 접속을 이루기 위해 Al 전극(도시되지 않음)을 증착한다.

이렇게 하여 반도체 압력 센서의 제작을 종료한다.

이상과 같이 SiO₂층(2)을 에칭 스톱퍼층으로 하여 n형 단결정 Si층(1)의 감압 영역에 해당하는 부분을 하면에서 SiO₂층(2)까지 에칭한 후, 이 에칭으로 노출한 SiO₂층(2)을 제거하고, 그리고 n형 단결정 Si층(3)의 감압 영역을 소정의 양만큼 에칭하는 것에 의해 다이어프램(4) 및 다이어프램 에지부(6)에 SiO₂층(2)이 잔류하지 않도록 하기 때문에, 다이어프램(4)의 온도 특성을 개선함과 동시에 다이어프램 에지부(6)의 강도를 증가시킬 수 있다.

더구나, 본 실시 형태에서는, 단결정 Si의 결정축의 에칭 특성을 이용한 이방성 에칭을 행하고 있는데, 등방성 에칭을 행해도 좋다.

또한, 본 실시 형태와 같이 웨트 에칭(Wet Etching)없이 드라이(Dry) 에칭을 행해도 좋다.

본 발명의 반도체 압력 센서는 공업 계측이나 의료 등의 분야에서 사용되는 압력 센서에 적용하고 있다.

Claims (10)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 기대(基臺)를 구성하는 제 1 반도체층, 제 1 반도체층상에 적층된 절연층 및 절연층상에 형성되고 그리고 감압 영역을 갖는 제 2 반도체층 등으로 이루어진 3층 구조를 형성하는 공정과,

   상기 절연층을 에칭 스톱퍼층으로 하여 상기 감압 영역에 대응하는 상기 제 1 반도체층을 에칭하여 상기 절연층을 노출시키는 공정과,

   노출된 상기 절연층을 제거하는 공정과,

   잔류된 상기 절연층을 마스크로 하여 상기 제 2 반도체층을 소정의 양만큼 에칭하여 상기 감압 영역에 다이어프램부를 형성하는 공정을 갖는 것을 특징으로 하는 반도체 압력 센서의 제조방법.
7. 제 6 항에 있어서, 상기 제 2 반도체층에 형성된 요(凹)부의 깊이의 상한 허용값은 수십 ㎛인 것을 특징으로 하는 반도체 압력 센서의 제조방법.
8. 제 6 항에 있어서, 상기 제 2 반도체층의 두께는 30㎛이고, 상기 제 2 반도체층에 형성된 요(凹)부의 깊이는 5 ~ 10㎛인 것을 특징으로 하는 반도체 압력 센서의 제조방법.
9. 제 6 항에 있어서, 상기 제 1 및 제 2 반도체층은 n형 단결정 Si으로 이루어지고, 상기 절연층은 SiO₂로 이루어진 것을 특징으로 하는 반도체 압력 센서의 제조방법.
10. 제 6 항에 있어서, 상기 제 2 반도체층의 다이어프램상에 형성된 하나 이상의 스트레인 게이지를 형성하는 것을 특징으로 하는 반도체 압력 센서의 제조방법.