KR20220107848A - 반도체 장치의 불량 분석 방법 - Google Patents

반도체 장치의 불량 분석 방법 Download PDF

Info

Publication number
KR20220107848A
KR20220107848A KR1020210011035A KR20210011035A KR20220107848A KR 20220107848 A KR20220107848 A KR 20220107848A KR 1020210011035 A KR1020210011035 A KR 1020210011035A KR 20210011035 A KR20210011035 A KR 20210011035A KR 20220107848 A KR20220107848 A KR 20220107848A
Authority
KR
South Korea
Prior art keywords
data
value
function
current
semiconductor device
Prior art date
Application number
KR1020210011035A
Other languages
English (en)
Inventor
김학균
정범석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210011035A priority Critical patent/KR20220107848A/ko
Priority to US17/469,169 priority patent/US11668743B2/en
Publication of KR20220107848A publication Critical patent/KR20220107848A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31711—Evaluation methods, e.g. shmoo plots
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2648—Characterising semiconductor materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Nonlinear Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 개시에 따른 반도체 장치의 불량 분석 방법은 반도체 장치에 테스트 전압을 인가하여 전류 데이터를 수집하는 단계, 전류 데이터 중 감소부의 데이터를 추출하는 단계, 전류 데이터 및 감소부의 데이터를 이용하여 전류 데이터를 제1 성분값 및 제2 성분값으로 분리하는 단계 및 제1 함수를 만족하는 제1 성분값으로부터 제1 품질 인덱스를 산출하고, 제1 함수와 상이한 제2 함수를 만족하는 제2 성분값으로부터 제 2 품질 인덱스를 산출하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 장치의 불량 분석 방법{SEMICONDUCTOR DEVICE DEFECT ANALYSIS METHOD}
본 개시는 반도체 장치의 불량 분석 방법에 관한 것으로, 상세하게는 품질 인덱스를 이용하는 반도체 장치의 불량 분석 방법에 관한 것이다.
반도체 소자에 낮은 전압이 지속해서 인가되면 게이트 산화막(Gate Oxide)이 열화되어 파괴되는 현상이 나타날 수 있다. 이로 인한 반도체 불량을 TDDB(Time Dependent Dielectric Breakdown)라 하며, TDDB 불량은 게이트 산화막을 통과하는 누설 전류(Leakage Current)를 발생시키므로 반도체 소자가 정상적으로 턴 오프(turn-off)되지 않을 수 있다. 이러한 TDDB 불량은 생산 단계뿐만 아니라 고객이 사용하는 단계에서도 발생할 수 있으므로, 제품이 출하되기 전에 검출될 필요가 있다.
본 개시의 기술적 사상이 해결하고자 하는 과제는, 전압 인가에 따른 전류 데이터의 성분을 분리하여 반도체 장치의 불량을 분석하는 방법을 제공하는데 있다.
본 개시의 기술적 사상이 해결하고자 하는 과제는, 항복 전압에 도달하기 까지 걸리는 시간에 따라 데이터를 그룹화한 후 재분배하여 반도체 장치의 불량을 분석하는 방법을 제공하는데 있다.
본 개시에 따른 반도체 장치의 불량 분석 방법은 반도체 장치에 테스트 전압을 인가하여 전류 데이터를 수집하는 단계, 전류 데이터 중 감소부의 데이터를 추출하는 단계, 전류 데이터 및 감소부의 데이터를 이용하여 전류 데이터를 제1 성분값 및 제2 성분값으로 분리하는 단계 및 제1 함수를 만족하는 제1 성분값으로부터 제1 품질 인덱스를 산출하고, 제1 함수와 상이한 제2 함수를 만족하는 제2 성분값으로부터 제 2 품질 인덱스를 산출하는 단계를 포함할 수 있다.
본 개시에 따른 반도체 장치의 불량 분석 방법은 복수의 반도체 장치들에 테스트 전압을 인가하여 전압에 따른 전류 데이터들 및 항복 전압까지 걸리는 시간 데이터들을 수집하는 단계, 시간 데이터들을 복수의 그룹들로 나누는 단계, 그룹들 각각의 분포에 기 설정된 확률 분포를 대응시키는 단계 및 전류 데이터들을 이용하여 따라 그룹들의 시간 데이터들을 재분배 하는 단계를 포함할 수 있다.
본 개시에 따른 반도체 장치의 불량 분석 방법은 복수의 TEG (Test Element Group)들에 테스트 전압을 인가하여 전압에 따른 전류 데이터들 및 항복 전압까지 걸리는 시간 데이터들을 수집하는 단계, 태그들 각각의 전류 데이터 및 전류 데이터의 감소부를 이용하여 품질인덱스들을 산출하는 단계, 시간 데이터들을 복수의 그룹들로 나누고, 그룹들 각각의 분포에 와이블 분포(Weibull Distribution)를 대응시키는 단계, 그룹들 각각의 품질 인덱스들을 이용하여 각각의 특성값을 계산하고, 특성값을 이용하여 시간 데이터들을 재분배 하는 단계, 재분배된 시간 데이터들의 분포 각각에 와이블 분포를 대응시키고, 가능도를 계산하는 단계 및 시간 데이터들을 재분배한 결과 및 가능도를 저장하는 단계를 포함할 수 있다.
본 개시에 따르면, 전류 데이터의 성분을 분리하여 품질 인덱스를 산출하므로 반도체 장치의 불량을 세분화하여 분석할 수 있다. 따라서, 반도체 장치의 불량을 제품의 출하 전에 발견하여 불량 제품을 제어할 수 있다.
본 개시에 따르면, 항복 전압에 도달하기까지 걸리는 시간에 따라 그룹화된 데이터들을 품질 인덱스를 이용하여 재분배함으로써 불량 예측의 정확도가 향상될 수 있고, 반도체 제품의 신뢰성이 개선될 수 있다.
도 1은 본 개시의 예시적인 실시 예에 따라 반도체 장치에 인가되는 전압에 따라 출력되는 전류 및 전류의 성분들을 도시한 그래프이다.
도 2 내지 도 3는 본 개시의 예시적인 실시 예에 따른 반도체 장치의 불량 분석 방법에 대한 흐름도이다.
도 4 내지 도 12는 도 2에 따라 반도체 장치에 인가되는 전압에 따라 출력되는 전류를 도시한 그래프이다.
도 13 내지 14는 본 개시의 예시적인 실시 예에 따른 반도체 장치의 불량 분석 방법에 대한 흐름도이다.
도 15는 본 개시의 예시적인 실시 예에 따라, 제1 그룹 및 제2 그룹의 특성값을 나타낸 도면이다.
도 16은 본 개시의 예시적인 실시 예에 따라, 제1 그룹 "G 제2 그룹의 시간 데이터의 개수에 따른 분포를 나타낸 그래프이다.
도 17은 본 개시의 예시적 실시 예에 따른 반도체 장치 불량 분석 장치를 나타내는 블록도이다.
테스트 전압이 인가되는 반도체 장치는 반도체 공정 과정에서 반도체 장치의 품질을 테스트하기 위해 웨이퍼 상에 형성하는 테스트 장치를 포함할 수 있다. 테스트 장치는 스크라이브 라인(Scribe Line) 상에 형성될 수 있고, 하나의 웨이퍼에 복수개 형성될 수 있다. 테스트 장치는 '태그'(TEG, Test Element Group)라고 지칭될 수 있다. 태그(TEG)로부터 시간 데이터 및 전류 데이터가 생성될 수 있다. 예를 들어, 태그는 기판, 기판 상의 게이트 산화막 및 게이트 산화막 상의 게이트를 포함할 수 있다. 게이트 산화막의 수명을 측정하기 위해, 게이트에 스트레스 전압을 인가한 후 게이트에 흐르는 전류를 측정할 수 있다. 하나의 태그에 대응하는 전류 데이터란 하나의 태그에 복수의 스트레스 전압을 인가함에 따라 변화하는 게이트 전류 값들을 의미할 수 있다. 하나의 태그에 대응하는 시간 데이터란 하나의 태그에 복수의 스트레스 전압을 인가함에 따라 계산되는 '항복 전압(breakdown voltage)에 도달하기까지 걸리는 시간'을 의미할 수 있다. 항복 전압은 게이트 산화막이 파괴되어 게이트에 급격한 전류가 흐르게 되는 전압을 의미할 수 있다. 이하, 태그로부터 생성되는 시간 데이터 및 전류 데이터를 기준으로 설명하나 이에 한정되는 것은 아니다. 이하, 첨부한 도면을 참조하여 본 개시의 실시 예에 대해 상세히 설명한다.
도 1은 반도체 장치에 인가되는 전압에 따라 출력되는 전류 데이터 및 전류 데이터의 제1 성분 및 제2 성분을 도시한 그래프이다. 도 2 내지 도 3은 본 개시의 예시적인 실시 예에 따른 반도체 장치의 불량 분석 방법에 대한 흐름도이다. 도 3은 도 2의 단계(S30)를 상세한 단계로 구분한 흐름도이다. 도 4 내지 도 12는 도 2 내지 도 3에 따라 반도체 장치에 인가되는 전압에 따라 출력되는 전류를 도시한 그래프이다. 도 2 내지 도 3의 반도체 장치 불량 분석 방법에 대한 흐름도에 대한 이해를 돕기 위해, 도 4 내지 도 12를 함께 설명하기로 한다.
도 1을 참조하면, 테스트 전압에 따른 전류 데이터(JTOTAL)는 감소하다가 증가할 수 있다. 테스트 전압은 복수의 스트레스 전압들을 지칭할 수 있다. 스트레스 전압들은 K(K는 1 이상의 자연수)개의 전압 레벨들로 구성될 수 있다. 스트레스 전압들은 항복 전압에 도달할 때까지 일정하게 증가할 수 있다. 따라서, K번째 스트레스 전압은 항복 전압일 수 있다. 전류 데이터(JTOTAL)는 스트레스 전압들에 따른 전류 값들을 포함할 수 있다.
전류 데이터(JTOTAL)는 제1 성분값(JFN)과 제2 성분값(JTA)으로 분리될 수 있다. 전류 데이터(JTOTAL)는 제1 성분값(JFN)과 제2 성분값(JTA)에 의해 변화할 수 있다. 본 실시예에서, 제1 성분값(JFN)은 FN 터널링(Fowler Nordheim Tunneling)에 의한 전류 변화를 나타낼 수 있고, 제2 성분값(JTA)은 TA 터널링(Trap Assisted Tunneling)에 의한 전류 변화를 나타낼 수 있다. 전류 데이터(JTOTAL)는 제1 성분값(JFN)와 제2 성분값(JTA)의 합으로 구성될 수 있다. 따라서, 전류 데이터(JTOTAL)는 수학식 1과 같이 표현될 수 있다.
Figure pat00001
수학식 1에 따르면, 제2 성분값(JTA)은 전류 데이터(JTOTAL)로부터 제1 성분값(JFN)을 제외함으로서 추출될 수 있고, 제1 성분값(JFN)은 전류 데이터(JTOTAL)로부터 제2 성분값(JTA)을 제외함으로서 추출될 수 있다. 이하, 이를 바탕으로 도 2 내지 도 3을 설명하기로 한다.
도 2를 참조하면, 테스트 전압에 따른 전류 데이터를 제1 성분값 및 제2 성분값으로 분리하여 제1 품질 인덱스 및 제2 품질 인덱스를 산출할 수 있다.
단계(S10)에서, 반도체 장치에 테스트 전압을 가하여 전류 데이터를 수집할 수 있다. 반도체 장치는 태그를 포함할 수 있다.
단계(S20)에서, 전류 데이터 중에서 감소부의 데이터를 추출할 수 있다. 감소부의 데이터는 스트레스 전압이 증가함에 따라 감소하는 전류 값들을 포함할 수 있다.
단계(S30)에서, 전류 데이터 및 감소부의 데이터를 이용하여 전류 데이터를 제1 성분값 및 제2 성분값으로 분리할 수 있다. 제1 성분값은 제1 함수를 이용하여 분리될 수 있고, 제2 성분값은 제2 함수를 이용하여 분리될 수 있다. 제1 함수와 제2 함수는 상이한 함수일 수 있다.
단계(S40)에서, 제1 함수를 만족시키는 제1 성분값을 이용하여 제1 품질인덱스를 산출할 수 있다. 제2 함수를 만족시키는 제2 성분값을 이용하여 제2 품질인덱스를 산출할 수 있다. 제1 품질인덱스 및 제2 품질인덱스는 각각 게이트 산화막의 품질을 대변할 수 있다.
도 3은 도 2의 단계(S30)를 구체적으로 구분한 흐름도이다. 도 3에서 도 2의 단계(S10)가 생략되어 도시될 수 있으나, 도 2의 단계(S10) 이후에 도 3의 단계(S20)가 수행될 수 있음이 이해될 것이다.
도 3 내지 도 5를 참조하면, 단계(S20)에서 전류 데이터 중에서 감소부의 데이터를 추출할 수 있다. 전류 데이터는 도 4의 전류 데이터(10)를 포함할 수 있다.
도 4를 참조하면, 전류 데이터(10)는 도 2의 단계(S10)를 통해 수집될 수 있다. 전류 데이터(10)는 게이트에 인가되는 전압이 증가함에 따라 감소하다가 증가할 수 있다. 전류 데이터(10)가 감소하는 구간을 감소부(S1)라고 지칭할 수 있고, 전류 데이터(10)가 증가하는 구간을 증가부(S2)라고 지칭할 수 있다. 전류 데이터(10)의 감소부(S1)에서는 스트레스 전압들이 인가됨에 따라 게이트 산화막의 에너지 장벽이 높아지므로 게이트에 흐르는 전류가 감소할 수 있다. 전류 데이터(10)의 감소부(S1)에서는 FN 터널링(Fowler Nordheim Tunneling)에 의한 영향이 상대적으로 클 수 있다. 전류 데이터(10)의 증가부(S2)에서는 스트레스 전압들이 인가됨에 따라 게이트 산화막 내에 트랩(Trap)들이 형성되므로 게이트에 흐르는 전류가 증가할 수 있다. 전류 데이터(10)의 증가부(S2)에서는 게이트 산화막 내에 트랩들이 형성됨에 따라, TA 터널링(Trap Assisted Tunneling)에 의한 영향이 상대적으로 클 수 있다. 전류 데이터(10)는 도 1에 도시된 바와 같이 제1 성분값과 제2 성분값으로 분리될 수 있다. 전류 데이터(10)는 FA 터널링에 의한 성분과 TA 터널링에 의한 성분으로 분리될 수 있다.
도 5를 참조하면, 도 3의 단계(S20)에서 전류 데이터(10) 중에서 감소부(S1)의 데이터(20)를 추출할 수 있다. 감소부(S1)의 데이터(20)는 전류 데이터(10)에 대하여 FN 터널링(Fowler Nordheim Tunneling)에 의한 영향을 대변하는 데이터일 수 있다.
도 3 및 도 6을 참조하면, 단계(S31)에서, 감소부(S1)의 데이터(20)를 제1 함수에 피팅(Fitting)하여 1번째 전류값들(30)을 추출할 수 있다. 제1 함수는 전기장 변화율(
Figure pat00002
)에 대한 함수로서, FN 터널링에 의한 전류값의 변화를 나타낼 수 있는 함수일 수 있다. 제1 함수는 수학식 2와 같을 수 있다.
Figure pat00003
수학식 2에 있어서,
Figure pat00004
는 전기장의 변화량을 나타낼 수 있고, Eo는 초기 전기장 값을 나타낼 수 있고, Jo는 초기 전류 밀도를 나타낼 수 있고, J는 스트레스 전압이 가해진 후의 전류 밀도를 나타낼 수 있다. 수학식 2에 있어서, B는 수학식 3을 의미할 수 있다.
Figure pat00005
수학식 3에 있어서, mox는 산화물의 유효 질량을 나타낼 수 있고, q는 전하량을 나타낼 수 있고,
Figure pat00006
는 플랑크 상수를 나타낼 수 있고, Φb는 에너지 장벽의 높이를 나타낼 수 있다.
감소부(S1)의 데이터(20)를 제1 함수에 피팅함으로써 1번째 전류값들(30)을 추출할 수 있다. 1번째 전류값들(30)은 제1 함수를 만족시키면서, 스트레스 전압들에 따라 변하는 전류의 크기에 대한 정보를 포함할 수 있다. 1번째 전류값들(30)은 스트레스 전압이 증가함에 따라 감소할 수 있다. 1번째 전류값들(30)은 FN 터널링에 의한 전류 변화를 나타낼 수 있다. 감소부(S1)의 데이터(20)를 제1 함수에 피팅(Fitting)함에 따라, 제1 함수로부터 제1 함수의 계수(a2)를 추출할 수 있다. 제1 함수의 계수(a2)는 후속 단계에서 2n+1(n은 1이상의 정수)번째 전류값의 분포가 최적화된 분포인지 판단하는 지표가 될 수 있다.
도 3 및 도 7을 참조하면, 단계(S32)에서, 전류 데이터(10) 및 1번째 전류값들(30)을 이용하여 증가부(S2)의 데이터(40)를 추출할 수 있다. 전류 데이터(10)에서 1번째 전류값들(30)을 제외하여 증가부(S2)의 데이터(40)를 추출할 수 있다. 증가부(S2)의 데이터(40)는 전류 데이터(10)에 대하여 TA 터널링(Trap Assisted Tunneling)에 의한 영향을 대변하는 데이터일 수 있다. 전술한 수학식 1을 참조하면, 전체 전류는 FN 터널링 성분과 TA 터널링 성분의 합으로 구성될 수 있으므로, 본 실시예에서 전류 데이터(10)에서 FN 터널링 성분을 대변하는 1번째 전류값들(30)을 제외함으로써 TA 터널링 성분을 대변하는 증가부(S2)의 데이터(40)를 추출할 수 있다.
도 3 및 도 8을 참조하면, 단계(S33)에서, 증가부(S2)의 데이터(40)를 제2 함수에 피팅(Fitting)할 수 있다. 제2 함수는 트랩 밀도(Trap Density, Nt)에 따라 변화하는 전류 밀도에 관한 함수일 수 있다. 제2 함수는 TA 터널링에 의한 변화를 나타낼 수 있는 함수일 수 있다. 제2 함수는 수학식 4와 같을 수 있고, 트랩 밀도(Trap Density, Nt)는 수학식 5와 같을 수 있다.
Figure pat00007
Figure pat00008
수학식 4에 있어서, Ct는 트랩 에너지 의존 속도 상수(Trap Energy Dependent Rate Constant)를 나타낼 수 있고, Nt는 트랩 밀도(Trap Density)를 나타낼 수 있고,
Figure pat00009
는 트랩 에너지 레벨을 나타낼 수 있다. 수학식 4에 있어서, D는 수학식 6을 의미할 수 있다.
Figure pat00010
수학식 6에 있어서, q는 전하량을 나타낼 수 있고, mox는 산화물의 유효 질량을 나타낼 수 있고,
Figure pat00011
는 플랑크 상수를 나타낼 수 있다.
증가부(S2)의 데이터(40)를 제2 함수에 피팅함으로써 2번째 전류값들(50)을 추출할 수 있다. 2번째 전류값들(50)은 제2 함수를 만족시키면서, 스트레스 전압들에 따라 변하는 전류의 크기에 대한 정보를 포함할 수 있다. 2번째 전류값들(50)은 스트레스 전압이 증가함에 따라 증가할 수 있다. 2번째 전류값들(50)은 TA 터널링에 의한 전류 변화를 나타낼 수 있다. 증가부(S2)의 데이터(40)를 제2 함수에 피팅(Fitting)함에 따라, 제2 함수로부터 제2 함수의 계수(a4)를 추출할 수 있다. 제2 함수의 계수(a4)는 후속 단계에서 2n+2(n은 1이상의 정수)번째 전류값의 분포가 최적화된 분포인지 판단하는 지표가 될 수 있다. 제2 함수의 계수(a4)는 수학식 4 및 수학식 5를 이용하여 계산될 수 있다.
도 3 및 도 9를 참조하면, 단계(S34)에서, 전류 데이터(10)에서 2n(n=1, n은 2 이상의 정수)번째 전류값들(50)을 제외한 데이터를 추출할 수 있다. 단계(S34)는 단계(S32)에서 증가부(S2)의 데이터(40)를 구한 것과 같은 방법으로 수행될 수 있다. 2n(n=1, n은 2 이상의 정수)번째 전류값들(50)은 TA 터널링에 의한 전류 변화를 나타낼 수 있으므로, 전술한 수학식 1을 이용하면, 전류 데이터(10)에서 2n(n=1, n은 2 이상의 정수)번째 전류값들(50)을 제외함으로써 FN 터널링 성분을 대변하는 데이터(60)를 추출할 수 있다.
도 3 및 도 10을 참조하면, 단계(S35)에서, 전류 데이터(10)에서 2n(n=1, n은 2 이상의 정수)번째 전류값들(50)을 제외하여 추출된 데이터(60)를 제1 함수에 피팅(Fitting)하여 2n+1(n=1, n은 2 이상의 정수)번째 전류값들(70)을 추출할 수 있다. 단계(S35)는 단계(S31)와 유사한 방법으로 수행될 수 있다. 제1 함수는 수학식 2와 같을 수 있다.
도 3 및 도 11을 참조하면, 단계(S36)에서, 전류 데이터(10)에서 2n+1(n=1, n은 2 이상의 정수)번째 전류값들(70)을 제외한 데이터를 추출할 수 있다. 단계(S36)는 단계(S32)에서 증가부(S2)의 데이터(40)를 구한 것과 같은 방법으로 수행될 수 있다. 2n+1(n=1, n은 2 이상의 정수)번째 전류값들(70)은 FN 터널링에 의한 전류 변화를 나타낼 수 있으므로, 전술한 수학식 1을 이용하면, 전류 데이터(10)에서 2n+1(n=1, n은 2 이상의 정수)번째 전류값들(70)을 제외함으로써 TA 터널링 성분을 대변하는 2n+2(n=1, n은 2 이상의 정수)번째 데이터(80)를 추출할 수 있다.
도 3 및 도 12를 참조하면, 단계(S37)에서, 전류 데이터(10)에서 2n+1(n=1, n은 2 이상의 정수)번째 전류값들(50)을 제외하여 추출된 데이터(80)를 제2 함수에 피팅(Fitting)하여 2n+2(n=1, n은 2 이상의 정수)번째 전류값들(90)을 추출할 수 있다. 단계(S37)는 단계(S33)와 유사한 방법으로 수행될 수 있다. 제1 함수는 수학식 2와 같을 수 있다.
도 3을 참고하면, 단계(S38)에서 제1 함수의 계수(a2)의 변화량 및 제2 함수의 계수(a4)의 변화량을 측정할 수 있다. n이 1일때, 제1 함수의 계수의 변화량은 단계(S31)에서 감소부(S1)의 데이터(20)를 제1 함수에 피팅(Fitting)함에 따라, 제1 함수로부터 추출되는 계수(a2_1)와 단계(S35)에서 3번째 전류값들(70)을 제1 함수에 피팅(Fitting)함에 따라, 제1 함수로부터 추출되는 계수(a2_2)의 차이를 의미할 수 있다. n=1일때, 제2 함수의 계수의 변화량은 단계(S33)에서 증가부(S2)의 데이터(40)를 제2 함수에 피팅(Fitting)함에 따라, 제2 함수로부터 추출되는 계수(a4_1)와 단계(S37)에서 4번째 전류 데이터(80)를 제2 함수에 피팅(Fitting)함에 따라, 제2 함수로부터 추출되는 계수(a4_2)의 차이를 의미할 수 있다.
즉, 제1 함수의 계수의 변화량은 2n-1(n=1, n은 1 이상의 정수)번째 전류값들을 제1 함수에 피팅(Fitting)함에 따라, 제1 함수로부터 추출되는 계수(a2_1)와 2n+1번째 전류값들을 제1 함수에 피팅(Fitting)함에 따라, 제1 함수로부터 추출되는 계수(a2_2)의 차이를 의미할 수 있고, 제2 함수의 계수의 변화량은 2n번째 전류값들을 제2 함수에 피팅(Fitting)함에 따라, 제2 함수로부터 추출되는 계수(a4_1)와 2n+2번째 전류값들을 제2 함수에 피팅(Fitting)함에 따라, 제2 함수로부터 추출되는 계수(a4_2)의 차이를 의미할 수 있다.
제1 함수의 계수의 변화량이 제1 상수(ε1)보다 작고, 제2 함수의 계수의 변화량이 제2 상수(ε2)보다 작은 경우 단계(S40)가 진행되고, 그렇지 않을 경우 단계(S39)가 진행될 수 있다. 각 함수의 계수의 변화량이 각 상수보다 작은 경우의 분포를 최적화된 분포로 이해할 수 있다.
제1 상수(ε1) 및 제2 상수(ε2)는 각 함수에 대한 피팅이 안정적으로 이루어 지는 임의의 상수값을 나타낼 수 있다. 제1 상수(ε1)는 제1 함수에 대한 피팅 적합도를 나타낼 수 있다. 제2 상수(ε2)는 제2 함수에 대한 피팅 적합도를 나타낼 수 있다. 제1 상수(ε1) 및 제2 상수(ε2)를 크게 설정하면 각 함수에 대한 피팅이 빠르게 완료되어 생산성이 증가할 수 있으나, 각 함수에 대한 피팅이 정확하게 이루어지지 않을 수 있다. 제1 상수(ε1) 및 제2 상수(ε2)를 작게 설정하면 각 함수에 대한 피팅이 정확하게 이루어질 수 있으나, 각 함수에 대한 피팅이 오래 걸리므로 생산성이 떨어질 수 있다. 제1 상수(ε1) 및 제2 상수(ε2)는 사용자가 설정할 수 있다. 제1 상수(ε1) 및 제2 상수(ε2)는 같은 값이거나 다른 값일 수 있다. 즉, 제1 함수의 계수의 변화량이 제1 상수(ε1)보다 작은 2n+1번째 전류값이 FN 터널링에 의한 전류 변화를 안정적으로 대변할 수 있다. 제2 함수의 계수의 변화량이 제1 상수(ε2)보다 작은 2n+2번째 전류값이 TA 터널링에 의한 전류 변화를 안정적으로 대변할 수 있다.
도 3을 참조하면, 제1 함수의 계수의 변화량이 제1 상수(ε1)보다 크거나 제2 함수의 계수의 변화량이 제1 상수(ε2)보다 큰 경우, 단계(S39)가 수행될 수 있다. 단계(S39)에서 n값은 1씩 증가할 수 있다. 단계(S39)가 수행된 후, 단계(S38)의 조건을 만족할 때까지 단계들(S34, S35, S36, S37, S38)이 반복될 수 있다.
제1 함수의 계수의 변화량이 제1 상수(ε1)보다 작고, 제2 함수의 계수의 변화량이 제1 상수(ε2)보다 작은 경우, 단계(S40)가 수행될 수 있다. 단계(S40)에서 도 1의 제1 성분값(JFN) 및 제2 성분값(JTA)이 결정될 수 있다. 제1 성분값(JFN)은 제1 함수의 계수의 변화량이 제1 상수(ε1)보다 작은 경우 2n+1번째 전류값으로 결정될 수 있고, 제2 성분값(JTA)은 제2 함수의 계수의 변화량이 제1 상수(ε2)보다 작은 경우 2n+2번째 전류값으로 결정될 수 있다.
단계(S40)에서 제1 품질 인덱스 및 제2 품질 인덱스를 산출할 수 있다. 제1 품질인덱스는 2n+1번째 전류값들을 추출함에 따라 계산되는 제1 함수의 계수로 결정될 수 있다. 즉, 제1 품질인덱스는 제1 함수를 만족하는 제1 성분값(JFN)으로부터 산출될 수 있다. 제2 품질인덱스는 2n+2번째 전류값들을 추출함에 따라 계산되는 제2 함수의 계수로 결정될 수 있다. 즉, 제2 품질인덱스는 제2 함수를 만족하는 제2 성분값(JTA)으로부터 산출될 수 있다. 제1 품질인덱스는 테스트 전압에 대한 전류 데이터의 FN 터널링 성분을 대변하는 인자일 수 있다. 제1 품질인덱스는 테스트 전압에 대한 전류 데이터의 FN 터널링 효과에 따라 가변할 수 있다. 제1 품질인덱스는 전기장의 변화율에 관한 수학식으로부터 계산될 수 있고, 전기장의 변화율이 클수록 신뢰성 특성이 열화된 반도체 장치로 판단할 수 있다. 제2 품질인덱스는 테스트 전압에 대한 전류 데이터의 TA 터널링 성분을 대변하는 인자일 수 있다. 제2 품질인덱스는 테스트 전압에 대한 전류 데이터의 TA 터널링 효과에 따라 가변할 수 있다. 제2 품질인덱스는 트랩 밀도에 관한 수학식으로부터 계산될 수 있고, 트랩 밀도가 클수록 신뢰성 특성이 열화된 반도체 장치로 판단할 수 있다.
본 개시에 따르면, 테스트 전압에 따른 전류 데이터를 구현하는 반도체 장치의 특성을 나타낼 수 있는 품질 인덱스들을 추출함으로써 반도체 장치의 불량 유형을 세분화하여 분류할 수 있다. 반도체 장치의 불량 유형을 세분화함에 따라 반도체 장치의 불량을 정확하게 예측할 수 있다. 또한, 본 개시의 반도체 장치 불량 분석 방법이 웨이퍼 단계에서 이루어질 경우, 후속 단계에서 웨이퍼를 각각의 칩으로 커팅(Cutting)하거나 각각의 칩을 패키징(Packaging)할 때의 정밀도를 개선할 수 있다. 따라서, 반도체 장치의 불량을 조기에 검출하고, 반도체 장치의 신뢰성 특성을 향상시킬 수 있다.
도 13은 본 개시의 예시적인 실시 예에 따른 반도체 장치의 불량 분석 방법에 대한 흐름도이고, 도 14는 도 13의 품질 인덱스를 이용하여 데이터를 재분배하는 단계를 설명하는 흐름도이다. 도 13의 반도체 장치 불량 분석 방법에 대한 흐름도에 대한 이해를 돕기 위해, 도 14를 함께 설명하기로 한다.
도 13을 참조하면, 반도체 장치에 테스트 전압을 인가하여 얻은 데이터를 이용하여 반도체 장치의 불량을 분석할 수 있다. 반도체 장치는 태그를 포함할 수 있다. 본 실시예에서 복수의 태그들에 테스트 전압을 인가하여 데이터들을 수집할 수 있다.
단계(S100)에서, 복수의 태그들에 테스트 전압을 인가하여 테스트 전압에 따른 전류 데이터들 및 항복 전압에 도달하기 까지 걸리는 시간 데이터들을 얻을 수 있다. 각각의 시간 데이터들을 이용하여 품질 인덱스를 산출할 수 있다. 품질 인덱스는 하나 또는 2 이상의 복수일 수 있다. 품질 인덱스는 반도체 장치의 품질을 대변하는 요소일 수 있다. 예를 들어, 품질 인덱스는 게이트 산화막의 품질을 대변하는 요소를 포함할 수 있다. 게이트 산화막의 품질은 FN 터널링에 의한 효과 또는 TA 터널링에 의한 효과를 대변하는 값을 산출하여 판단할 수 있다. 품질 인덱스는 다양한 방법으로 산출될 수 있다. 일 실시예에서, 품질 인덱스는 도 2 내지 도 3의 방법에 따라 산출될 수 있고, 예를 들어, 도 2 내지 도 3의 S40 단계에서 산출된 제1 품질 인덱스 및 제2 품질 인덱스일 수 있다.
단계(S110)에서, 그룹의 개수를 설정할 수 있다. 그룹의 개수는 시간 데이터들의 그룹의 개수일 수 있다. 그룹의 개수는 반도체 장치의 불량 유형의 개수에 따라 결정될 수 있다. 예를 들어, 반도체 장치의 불량 유형이 초기 불량, 마모불량 및 강건불량으로 분류될 경우, 그룹의 개수는 '3'으로 설정될 수 있다. 그룹의 개수는 1 이상의 정수로 설정될 수 있다. 그룹의 개수는 사용자가 임의로 설정할 수 있다.
단계(S120)에서, 그룹의 개수에 따라 시간 데이터들을 그룹화할 수 있다. 시간 데이터들은 크기에 따라 그룹화될 수 있다. 예를 들어, 항복 전압에 도달하기 까지 걸리는 시간이 짧은 데이터부터 긴 데이터 순서로 그룹화 될 수 있다.
단계(S130)에서 각 그룹별로 분포를 추정할 수 있다. 각 그룹들에 포함된 시간 데이터들을 기 설정된 확률 분포에 대응시키고 모수를 추출할 수 있다. 기 설정된 확률 분포는 와이블 분포(Weibull distribution)를 포함할 수 있다. 기 설정된 확률 분포가 와이블 분포인 경우, 척도 모수와 형상 모수를 추출할 수 있다. 척도 모수는 와이블 분포를 따르는 데이터의 63.2 백분위수를 의미할 수 있고, 형상모수는 공정 산포를 나타낼 수 있다. 각 그룹의 시간 데이터들의 산포가 클수록 형상 모수 값이 작을 수 있다.
단계(S140)에서, 단계(S100)에서 산출한 적어도 하나의 품질 인덱스를 이용하여 각 그룹의 시간 데이터들을 재분배할 수 있다. 예시적인 실시 예에서, 적어도 하나의 품질 인덱스는 단계(S130) 이후에 산출될 수도 있다. 각 그룹에서, 품질 인덱스에 기초하여 선택된 시간 데이터는 다른 그룹으로 재분배될 수 있다. 재분배 방법에 대하여 도 10에서 상세하게 다루기로 한다.
단계(S150)에서, 재분배된 각 그룹들에 포함된 시간 데이터들을 기 설정된 확률 분포에 대응시키고, 가능도를 계산할 수 있다. 기 설정된 확률 분포는 단계(S130)에서 확률 분포와 같은 확률 분포일 수 있다. 기 설정된 확률 분포는 와이블 분포(Weibull distribution)를 포함할 수 있다. 기 설정된 확률 분포가 와이블 분포인 경우, 척도 모수와 형상 모수를 추출할 수 있다. 가능도란 단계(S140)에서 품질인덱스에 기초하여 선택된 시간 데이터가 재분배된 그룹들 각각의 분포에서 발견될 가능성을 의미할 수 있다.
단계(S160)에서. 재분배된 결과 및 가능도를 저장할 수 있다. 재분배된 결과란 재분배된 그룹들 및 재분배된 그룹들을 기 설정된 확률 분포에 대응시킨 분포를 포함할 수 있다.
단계(S170)에서, 모든 재분배 결과가 확보되었는지 확인할 수 있다. 모든 재분배 결과란 단계들(S140, S150, S160)을 반복하였을 때 도출되는 재분배 결과가 이미 확보된 재분배 결과들 중 어느 하나와 중복되는 경우를 의미할 수 있다. 즉, 시간 데이터를 이동한 결과가 이미 도출된 결과들 중 어느 하나와 중복될때까지 단계들(S140, S150, S160)을 반복할 수 있다. 모든 재분배 결과가 확보된 경우 단계(S180)가 진행되고, 모든 재분배 결과가 확보되지 않은 경우 단계들(S140, S150, S160)이 반복될 수 있다. 즉, 단계들(S140, S150, S160)을 반복하였을 때 도출되는 재분배 결과가 이미 확보된 재분배 결과들과 중복되지 않을 때까지 단계들(S140, S150, S160)이 반복될 수 있다.
단계(S180)에서, 저장된 가능도들 중 가장 높은 가능도를 갖는 재분배 결과를 이용하여 반도체 장치의 불량을 분석할 수 있다. 저장된 가능도들 중 가장 높은 가능도를 갖는 재분배 결과를 시스템에 반환할 수 있다. 따라서, 시스템은 가장 높은 가능도를 갖는 재분배 결과를 이용하여 반도체 장치의 불량을 분석할 수 있다.
도 14은 도 13의 단계(S140)를 설명하는 흐름도이다. 도 15는 제1 그룹 및 제2 그룹의 특성값을 나타낸 도면이고, 도 16은 도 15의 제1 그룹 "G 제2 그룹의 시간 데이터의 개수에 따른 분포를 나타낸 그래프이다. 따라서, 도 13과 중복되는 설명은 생략하고, 도 14의 이해를 돕기 위하여 도 15 내지 도 16을 함께 설명하기로 한다. 단계(S100)는 도 13의 단계(S100)와 같은 단계일 수 있다. 도 13은 단계(S100)에서 품질 인덱스를 산출하는 것으로 도시되어 있으나, 다른 실시예에서 품질 인덱스는 단계(S141)에서 산출될 수도 있다. 일 실시예에서, 품질 인덱스는 도 2 내지 도 3의 방법에 따라 산출될 수 있다. 예시적인 실시 예에서, 도 13의 단계(S140)는 도 14의 단계들(S141~S148)을 포함할 수 있다.
단계(S141)에서, 기 산출된 적어도 하나의 품질 인덱스를 이용하여 태그들 각각의 특성값을 계산할 수 있다. 특성값은 그룹들에 포함된 시간 데이터들을 재분배하는 기준이 될 수 있다. 특성값은 품질 인덱스들을 조합하여 계산될 수 있다. 예를 들어, 특성값은 품질 인덱스의 가중합으로 계산될 수 있다. 또는, 예를 들어, 특성값은 품질 인덱스의 가중 평균으로 계산될 수도 있다. 본 실시예에서, 특성값은 수학식 7과 같이 구해질 수 있다.
Figure pat00012
수학식 7에서, Si는 i번째 반도체 장치의 특성값을 의미할 수 있고, α는 품질 인덱스의 가중치를 나타낼 수 있고, SFN,i는 i번째 반도체 장치의 제1 품질 인덱스를 나타낼 수 있고, STA,i는 i번째 반도체 장치의 제2 품질 인덱스를 나타낼 수 있다. α는 0이상 1이하의 값을 포함할 수 있다. 복수의 태그들 각각은 대응하는 특성 값을 가질 수 있다. 따라서, 도 13의 단계(S120)에서 그룹화된 각 그룹들은 각 그룹에 포함된 시간 데이터를 갖는 각 태그들에 대응하는 복수의 특성값들을 가질 수 있다.
단계(S142)에서, 각 그룹들은 포함하고 있는 복수의 특성값들 중에서 최솟값 및 최댓값을 추출할 수 있다. 도 15를 참조하면, 예를 들어, 제1 그룹은 0.7, 1, 1.2, 1.5, 2, 4의 특성값들을 가질 수 있고, 제2 그룹은 3, 5, 6, 7, 8, 10의 특성값들을 가질 수 있다. 이 경우, 제1 그룹은 최솟값으로 0.7이 추출될 수 있고 최댓값으로 4가 추출될 수 있다. 제2 그룹은 최솟값으로 3이 추출될 수 있고 최댓값으로 10이 추출될 수 있다.
단계(S143)에서, j=1로 설정될 수 있다. j는 복수의 그룹들 중에서 시간 데이터의 평균값이 j번째로 작은 그룹을 의미할 수 있다. 예를 들어 j=1인 경우, 복수의 그룹들 중에서 시간 데이터의 평균이 가장 작은 그룹을 의미할 수 있다. 예를 들어 j가 도 10의 단계(S110)에서 설정된 그룹 개수의 숫자와 같은 경우, 복수의 그룹들 중에서 시간 데이터의 평균이 가장 큰 그룹을 의미할 수 있다. j는 1 이고, 그룹 개수 이하인 정수일 수 있다. 예를 들어, 도 16를 참조하면, 제1 그룹은 복수의 그룹들 중에서 시간 데이터의 평균값이 1번째로 작은 그룹일 수 있고, 제 2그룹은 시간 데이터의 평균값이 2번째로 작은 그룹일 수 있다.
단계(S144)에서, j번째 그룹의 시간 데이터의 평균값보다 시간 데이터의 평균값이 작은 적어도 하나의 그룹에 대하여, j번째 그룹의 특성값의 최솟값보다 큰 값을 가지는 특성값을 선택할 수 있다. 또한, j번째 그룹의 시간 데이터의 평균값보다 시간 데이터의 평균값이 큰 적어도 하나의 그룹에 대하여, j번째 그룹의 특성값의 최댓값보다 큰 작은 값을 가지는 특성값을 선택할 수 있다. 선택된 특성값은 다른 그룹으로 이동될 수 있는 자격이 주어질 수 있다. 예를 들어, 도 15를 참조하면, 제2 그룹보다 시간 데이터의 평균값이 작은 제1 그룹에 대하여 제2 그룹의 특성값의 최솟값인 3보다 큰 특성값을 가지는지 여부에 대하여 탐색할 수 있다. 따라서, 제2 그룹의 특성 값의 최솟값인 '3'보다 큰 값을 갖는 특성값 '4'를 선택할 수 있다. 따라서, 제1 그룹의 특성값 '4'는 다른 그룹으로 재분배될 수 있는 자격이 주어질 수 있다.
단계(S145)에서, 선택된 특성값을 갖는 태그의 시간 데이터가 j번째 그룹으로 재분배될 확률을 계산할 수 있다. 재분배 확률은 선택된 특성값을 갖는 태그의 시간 데이터가 j번째 그룹에서 발견될 확률을 기반으로 하여 계산될 수 있다. 재분배 확률은 수학식 8에 의해 계산될 수 있다.
Figure pat00013
수학식 8에서, πj는 각 그룹들이 포함하는 시간 데이터의 개수에 따라 계산되는 가중치를 의미할 수 있다. 따라서,
Figure pat00014
일 수 있고, k는 그룹의 개수를 의미할 수 있다. Pj(i)는 i번째 시간 데이터가 j번째 그룹에서 발견될 확률을 의미할 수 있으며, 도 13의 단계(S130)에서 추출된 모수들에 의해 계산될 수 있다.
도 16을 참조하면, 제1 그룹의 시간 데이터의 분포는 1D와 같을 수 있고, 제2 그룹의 시간 데이터의 분포는 2D와 같을 수 있다. 세로축의 시간 데이터의 개수는 태그의 개수와 같을 수 있다. 도 15에서 다른 그룹으로 이동할 수 있는 자격이 주어진 특성값 '4'는 제2 그룹의 분포(2D)에서 발견될 확률이 높을 경우 재분배가 이루어질 수 있다. 따라서 수학식 8에 의하여 특성값 '4'를 갖는 태그의 시간 데이터가 제2 그룹으로 재분배될 확률을 계산할 수 있다.
단계(S146)에서, 단계(S415)에 의해 계산된 재분배 확률에 따라, 단계(S144)에서 선택된 특성값을 갖는 태그의 시간 데이터가 j번째 그룹으로 이동할 수 있다. 특성값은 반도체 장치의 품질 특성을 대변할 수 있으므로 특성값을 기준으로 시간 데이터들을 재분배함에 따라 불량 유형을 세분화할 수 있다.
단계(S147) 및 단계(S148)에서 j의 숫자가 증가될 수 있다. j가 그룹 개수보다 클 경우, 단계(S150)가 수행될 수 있다. 단계(S150)는 도 13의 단계(S150)와 동일할 수 있다. 따라서, 후속하여 도 13에 따라 단계(S160)가 진행될 수 있다.
본 실시예에 따르면, 시간 데이터들에 따라 그룹화한 뒤 반도체 장치의 품질 특성을 대변하는 특성값에 따라 재분배함으로써 불량 유형을 정확하게 구분할 수 있다. 불량 유형을 정확하게 분석함에 따라, 반도체 장치의 불량에 대한 예측도를 높일 수 있다. 따라서, 반도체 제품의 수명을 정확하게 추정할 수 있으므로, 신뢰성이 확보된 제품을 고객에게 제공할 수 있다.
도 17은 본 개시의 예시적 실시 예에 따른 반도체 장치 불량 분석 장치를 나타내는 블록도이다.
도 17을 참조하면, 반도체 장치 불량 분석 장치(100)는 프로세서(1000), 인터페이스(2000) 및 메모리(3000)를 포함할 수 있다. 프로세서(1000)는 인터페이스(2000)를 통하여 외부 장치와 데이터(DT)를 송수신할 수 있다. 예를 들어, 프로세서(1000)는 인터페이스(2000)로부터 수신한 데이터 및 메모리(3000)에 저장된 데이터를 로드하여 웨이퍼 불량을 예측할 수 있다.
본 개시의 예시적 실시 예에 따른 프로세서(1000)는 분포 추정부(1100), 기계 학습부(1200) 및 불량 예측부(1300)를 포함할 수 있다.
분포 추정부(1100)는 시간 데이터의 분포에 대응되는 기 설정된 확률 분포를 출력할 수 있다. 다른 실시예에서, 시간 데이터의 분포와 기 설정된 확률 분포의 적합도에 기초하여 시간 데이터를 복수 개의 분포로 나눌 수 있고, 복수 개의 분포 각각에 대응되는 기 설정된 확률 분포를 출력할 수 있다. 다른 실시예에서, 도 13의 단계(S180)에서 도출되는 가장 높은 가능도를 갖는 재분배 별과는 분포 추정부(1100)로 반환될 수 있다.
기계 학습부(1200)는 분포 추정부(1100)로부터 분포 추정 결과를 수신하고, 수신된 분포 추정 결과에 기초하여 반도체 장치 불량 분석 모델을 생성할 수 있다.
불량 예측부(1300)는 분포 추정부(1100)로부터 분포 추정 결과를 수신하여 불량 분포 유형을 구분할 수 있고, 구분된 불량 분포 유형에 따라 반도체 장치의 불량을 예측할 수 있다. 예를 들어, 불량 예측부(1300)는 불량 분포 유형에 따라 전체 수명 또는 초기 불랑률 중 적어도 하나에 기초하여 예측된 반도체 장치 불량 분석 정보를 출력할 수 있다. 또한, 불랑 예측부(1300)는 기계 학습부(1200)로부터 생성된 반도체 장치의 불량을 예측한 모델을 이용하여 새로운 입력 데이터로부터 초기 불량률을 예측할 수 있다.
프로세서(1000)는 등급 분류부(미도시)를 더 포함할 수 있다. 등급 분류부는 불량 예측부(1300)에서 출력된 불량 정보에 기초하여 반도체 장치의 등급을 분류할 수 있다.
메모리(3000)는 프로세서(1000)의 동작에 필요한 각종 데이터를 저장할 수 있다. 메모리(3000)는, 예를 들어 DRAM(Dynamic Random Access Memory), 모바일 DRAM(Mobile DRAM), SRAM(Static RAM), PRAM(Phase change RAM), FRAM(Ferroelectric RAM), 저항성 메모리(Resistive RAM: RRAM 또는 ReRAM) 및/또는 MRAM(Magnetic RAM)으로 구현될 수 있다.
본 개시는 도면에 도시된 제한된 수의 실시 예들과 관련하여 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변경들 및 변형들, 그리고 균등한 다른 실시 예들이 가능하다는 점을 인식할 것이다. 따라서, 첨부된 청구항들은 본 개시의 진정한 사상 및 범위 내에 속하는 바와 같은 모든 그러한 변경들 및 변형들을 커버하는 것을 의도한다.

Claims (10)

  1. 반도체 장치의 불량 분석 방법에 있어서,
    상기 반도체 장치에 테스트 전압을 인가하여 전류 데이터를 수집하는 단계;
    상기 전류 데이터 중 감소부의 데이터를 추출하는 단계;
    상기 전류 데이터 및 상기 감소부의 데이터를 이용하여 상기 전류 데이터를 제1 성분값 및 제2 성분값으로 분리하는 단계; 및
    제1 함수를 만족하는 상기 제1 성분값으로부터 제1 품질인덱스를 산출하고, 상기 제1 함수와 상이한 제2 함수를 만족하는 상기 제2 성분값으로부터 제2 품질인덱스를 산출하는 단계
    를 포함하는 반도체 장치의 불량 분석 방법.
  2. 제1항에 있어서,
    상기 전류 데이터를 제1 성분값 및 제2 성분값으로 분리하는 단계는,
    상기 제1 품질인덱스의 변화량이 제1 상수값 보다 작고, 상기 제2 품질인덱스의 변화량이 제2 상수값 보다 작을 때까지 반복되는 것을 특징으로 하는 반도체 장치의 불량 분석 방법.
  3. 제1항에 있어서,
    상기 전류 데이터를 제1 성분값 및 제2 성분값으로 분리하는 단계는,
    상기 감소부의 데이터를 상기 제1 함수에 피팅(Fitting)하여 1번째 전류값을 추출하는 단계; 및
    상기 전류 데이터에서 상기 1번째 전류값을 제외한 데이터를 추출한 후, 상기 제2 함수에 피팅(Fitting)하여 2번째 전류값을 추출하는 단계
    를 포함하는 반도체 장치의 불량 분석 방법.
  4. 제3항에 있어서,
    상기 제1 함수는 전기장 변화율에 관한 함수이고,
    상기 제2 함수는 트랩(Trap) 밀도에 관한 함수인
    반도체 장치의 불량 분석 방법.
  5. 반도체 장치의 불량 분석 방법에 있어서,
    복수의 반도체 장치들에 테스트 전압을 인가하여 전압에 따른 전류 데이터들 및 항복 전압까지 걸리는 시간 데이터들을 수집하는 단계;
    상기 시간 데이터들을 복수의 그룹들로 나누는 단계;
    상기 그룹들 각각의 분포에 기 설정된 확률 분포를 대응시키는 단계; 및
    상기 전류 데이터들을 이용하여 따라 상기 그룹들의 시간 데이터들을 재분배 하는 단계
    를 포함하는 반도체 장치의 불량 분석 방법.
  6. 제5항에 있어서,
    상기 시간 데이터를 재분배하는 단계는,
    상기 반도체 장치들 각각의 전류 데이터를 이용하여, 상기 반도체 장치들 각각의 특성값을 계산하는 단계;
    상기 그룹들 각각에 대하여 상기 특성값들의 최솟값 및 최댓값을 추출하는 단계;
    상기 최솟값 및 최댓값을 이용하여 재분배할 특성값을 선택하고, 상기 선택된 특성값을 갖는 반도체 장치의 시간 데이터를 이동시키는 단계;
    상기 이동된 시간 데이터들의 분포 각각에 상기 기 설정된 확률분포를 대응시키고, 가능도를 계산하는 단계; 및
    상기 이동된 결과 및 상기 가능도를 저장하는 단계
    를 포함하는 반도체 장치의 불량 분석 방법.
  7. 제6항에 있어서,
    상기 시간 데이터들을 복수의 그룹들로 나누는 단계 이전에,
    상기 전류 데이터의 FN 터널링(Fowler Nordheim Tunneling)에 의한 효과에 따라 가변하는 제1 품질인덱스 및 상기 전류 데이터의 TA 터널링(Trap Assisted Tunneling)에 의한 효과에 따라 가변하는 제2 품질인덱스를 계산하는 단계를 더 포함하고,
    상기 특성값을 계산하는 단계는,
    상기 제1 품질인덱스 및 상기 제2 품질인덱스를 조합하는 단계를 포함하는 반도체 장치의 불량 분석 방법.
  8. 제6항에 있어서,
    상기 시간 데이터를 재분배하는 단계는,
    상기 그룹들 중에서 j번째 그룹의 상기 시간 데이터들의 평균값보다 상기 시간 데이터들의 평균값이 작은 그룹에 대하여, 상기 j번째 그룹의 상기 최솟값보다 큰 특성값을 선택하고, 상기 j번째 그룹의 상기 시간 데이터들의 평균값보다 상기 시간 데이터들의 평균값이 큰 그룹에 대하여, 상기 j번째 그룹의 상기 최댓값보다 작은 특성값을 선택하는 단계;
    상기 선택된 특성값을 갖는 반도체 장치의 시간 데이터가 상기 j번째 그룹에 재분배될 확률을 계산하는 단계; 및
    상기 선택된 특성값을 갖는 반도체 장치의 시간 데이터를 상기 재분배될 확률에 따라 상기 j번째 그룹으로 이동시키는 단계
    를 포함하고,
    상기 j는 1이상의 정수이고, 상기 그룹들의 개수 이하의 정수인 것을 특징으로 하는 반도체 장치의 불량 분석 방법.
  9. 제6항에 있어서,
    상기 시간 데이터를 재분배하는 단계를 반복하는 단계; 및
    상기 가능도들 중 가장 높은 가능도를 갖는 재분배 결과를 이용하여 반도체 장치의 불량을 분석하는 단계를 더 포함하고,
    상기 반복하는 단계는, 상기 시간 데이터를 이동한 결과가 이미 도출된 상기 시간 데이터를 이동한 결과들 중 어느 하나와 중복될때까지 반복되는 것을 특징으로 하는 반도체 장치의 불량 분석 방법.
  10. 제5항에 있어서,
    상기 반도체 장치의 불량 분석 방법은,
    상기 반도체 장치들 각각의 전류 데이터에서 감소부의 데이터를 추출한 후, 제1 함수에 피팅(Fitting)하여 1번째 전류값을 추출하는 단계;
    상기 전류 데이터에서 상기 1번째 전류값을 제외한 데이터를 추출한 후, 제2 함수에 피팅(Fitting)하여 2번째 전류값을 추출하는 단계;
    상기 전류 데이터에서 2n번째 전류값을 제외한 데이터를 추출한 후, 제1 함수에 피팅하여 2n+1번째 전류값을 추출하는 단계; 및
    상기 전류 데이터에서 상기 2n+1번째 전류값을 제외한 데이터를 추출한 후, 제2 함수에 피팅하여 2n+2번째 전류값을 추출하는 단계를 더 포함하고
    상기 2n+1번째 전류값 및 2n+2번째 전류값을 추출하는 단계는,
    상기 제1 함수의 계수의 변화량이 제1 상수값 보다 작고,
    상기 제2 함수의 계수의 변화량이 제2 상수값 보다 작을 때까지 반복되고,
    상기 n은 1 이상의 정수로써, 상기 반복마다 n은 1씩 증가하고,
    상기 제1 함수의 계수의 변화량이 제1 상수값 보다 작은 경우, 상기 제1 함수의 계수를 제1 품질인덱스로 결정하고, 상기 제2 함수의 계수의 변화량이 제2 상수값 보다 작은 경우, 상기 제2 함수의 계수를 제2 품질인덱스로 결정하는 것을 특징으로 하는 반도체 장치의 불량 분석 방법.
KR1020210011035A 2021-01-26 2021-01-26 반도체 장치의 불량 분석 방법 KR20220107848A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210011035A KR20220107848A (ko) 2021-01-26 2021-01-26 반도체 장치의 불량 분석 방법
US17/469,169 US11668743B2 (en) 2021-01-26 2021-09-08 Semiconductor device defect analysis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210011035A KR20220107848A (ko) 2021-01-26 2021-01-26 반도체 장치의 불량 분석 방법

Publications (1)

Publication Number Publication Date
KR20220107848A true KR20220107848A (ko) 2022-08-02

Family

ID=82495610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210011035A KR20220107848A (ko) 2021-01-26 2021-01-26 반도체 장치의 불량 분석 방법

Country Status (2)

Country Link
US (1) US11668743B2 (ko)
KR (1) KR20220107848A (ko)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921270B2 (ja) 1992-07-16 1999-07-19 三菱電機株式会社 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置
JPH06334015A (ja) 1993-05-19 1994-12-02 Miyazaki Oki Electric Co Ltd 半導体素子の絶縁膜の評価方法
JPH09326429A (ja) 1996-06-07 1997-12-16 Matsushita Electric Ind Co Ltd 誘電体膜の寿命推定方法及び誘電体膜の寿命推定装置
JP4623807B2 (ja) 2000-09-22 2011-02-02 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体素子の電圧計測装置および電圧計測方法
JP2003332399A (ja) 2002-05-13 2003-11-21 Matsushita Electric Ind Co Ltd 絶縁膜の評価方法及び評価装置
US6894517B2 (en) 2002-10-17 2005-05-17 United Microelectronics Corp. Method for monitoring oxide quality
US7505739B2 (en) * 2004-11-12 2009-03-17 Atheros Technology Ltd. Automatic mode setting and power ramp compensator for system power on conditions
US20060115910A1 (en) 2004-11-26 2006-06-01 Matsushita Electric Industrial Co., Ltd. Method for predicting lifetime of insulating film
US7579859B2 (en) 2007-06-14 2009-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method for determining time dependent dielectric breakdown
US8839180B1 (en) 2013-05-22 2014-09-16 International Business Machines Corporation Dielectric reliability assessment for advanced semiconductors
US9599656B2 (en) 2014-11-25 2017-03-21 Globalfoundries Inc. Methods, apparatus and system for voltage ramp testing
US9639645B2 (en) 2015-06-18 2017-05-02 Globalfoundries Inc. Integrated circuit chip reliability using reliability-optimized failure mechanism targeting
US10002810B2 (en) * 2015-06-25 2018-06-19 International Business Machines Corporation On-chip combined hot carrier injection and bias temperature instability monitor
US9287185B1 (en) 2015-06-29 2016-03-15 Globalfoundries Inc. Determining appropriateness of sampling integrated circuit test data in the presence of manufacturing variations
US11609262B2 (en) * 2018-12-25 2023-03-21 Intel Corporation On-die aging measurements for dynamic timing modeling

Also Published As

Publication number Publication date
US20220236314A1 (en) 2022-07-28
US11668743B2 (en) 2023-06-06

Similar Documents

Publication Publication Date Title
TWI828676B (zh) 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品
US10867877B2 (en) Targeted recall of semiconductor devices based on manufacturing data
KR102144373B1 (ko) 탐색 장치 및 탐색 방법
KR102017604B1 (ko) 탐색 장치 및 탐색 방법
US10151792B2 (en) Manufacturing method and program of semiconductor device
US11093851B2 (en) Method, apparatus and computer program product for determining failure regions of an electrical device
KR102311313B1 (ko) 탐색 장치, 탐색 방법 및 플라스마 처리 장치
US20130173332A1 (en) Architecture for root cause analysis, prediction, and modeling and methods therefor
Hsu et al. Test data analytics—Exploring spatial and test-item correlations in production test data
US20210215753A1 (en) Advanced in-line part average testing
Biswas et al. Statistical test compaction using binary decision trees
KR102230354B1 (ko) 기계 학습 모델을 이용한 반도체 소자 테스트 장치 및 방법
Chen et al. Test cost minimization through adaptive test development
Kim et al. Data imbalance problem solving for smote based oversampling: Study on fault detection prediction model in semiconductor manufacturing process
Kim et al. Fault detection prediction using a deep belief network-based multi-classifier in the semiconductor manufacturing process
CN113222884B (zh) 检查样本的方法和其系统
KR20220107848A (ko) 반도체 장치의 불량 분석 방법
KR20220107845A (ko) 뉴럴 네트워크 모델에 기초한 산화막 항복 전압의 예측 장치 및 예측 방법
Nishimi et al. Good die prediction modelling from limited test items
US20220207216A1 (en) Wafer defect prediction device and operating method thereof
Jensen et al. Remaining useful life estimation of stator insulation using particle filter
Eiki et al. Improving Efficiency and Robustness of Gaussian Process Based Outlier Detection via Ensemble Learning
JP2013182564A (ja) シミュレーション装置、シミュレーション方法及びプログラム
Patnaik et al. Operational Risk in Semiconductor Fabrication Using Binary Classification Algorithms and Monte Carlo Simulation, a Systemic Review
Biswas et al. Maintaining accuracy of test compaction through adaptive re-learning

Legal Events

Date Code Title Description
A201 Request for examination