JP2013182564A - シミュレーション装置、シミュレーション方法及びプログラム - Google Patents

Abstract

【課題】半導体集積回路の製造におけるＭＰＦＰ（Ｍｏｓｔ Ｐｒｏｂａｂｌｅ Ｆａｉｌｕｒｅ Ｐｏｉｎｔ）を高速かつ高精度に決定できるシミュレーション装置、シミュレーション方法及びプログラムを提供する。
【解決手段】シミュレーション装置１００は、拡大した分布によりサンプリングを行う１次シミュレーション手段１１０、不良サンプルの中の最小ノルムベクトルを探索し、その位置ベクトルに平均値を移動してサンプリングを行う２次シミュレーション手段１２０、不良サンプルの中の最小ノルムベクトルを探索し、その位置ベクトルに平均値を移動し、縮小した分布によりサンプリングを行う３次シミュレーション手段１３０、及び演算用メモリとしての記憶手段１４０を有する。
【選択図】図１

Description

本発明は、シミュレーション装置、シミュレーション方法及びプログラムに関し、例えば半導体集積回路の製造におけるＭＰＦＰ（Ｍｏｓｔ Ｐｒｏｂａｂｌｅ Ｆａｉｌｕｒｅ Ｐｏｉｎｔ）を高速かつ高精度に決定する技術に関する。

半導体プロセスの微細化により、集積回路、例えばＳＲＡＭの動作速度が向上してきた一方で、回路の構成要素である半導体素子の製造時に生じる特性のばらつきが回路の歩留まりに与える影響が無視できなくなっている。高い歩留まりの集積回路を製造するためには、ばらつきを考慮した回路設計が必要である。

モンテカルロ法（ＭＣ：Ｍｏｎｔｅ Ｃａｌｒｏ）は、ＳＲＡＭの歩留まり推定に広く利用されているシミュレーション手法である。ＭＣ法では、上記ばらつきに基づく乱数で上記特性を決定し、所定の評価式により回路の良不良を判定する。かかる判定を十分な回数行うことにより、正確な歩留まり推定が可能である。しかしながら、今日のＳＲＡＭの不良率は非常に小さいため、ＭＣ法による歩留まり推定には膨大な時間が必要となる。そこで、歩留まり推定を効率化するための様々な手法が提案されている。

特許文献１は、適否判定境界の学習機能を有するフィルタを備えることにより、歩留まり推定のための計算を効率化する構成を開示している。

また、単純なＭＣ法に代わる歩留まり推定手法として、特にＳＲＡＭの不良率が高い領域を重点的にサンプリングする手法（ＩＳ：Ｉｍｐｏｒｔａｎｃｅ Ｓａｍｐｌｉｎｇ）が提案されている。ＩＳでは、正規分布だけでなく様々な分布が利用される。

非特許文献１及び２は、ＩＳの一手法として、分布の平均値を移動ベクトルｓだけ移動させる手法を開示している。

非特許文献１は、拡大超球サンプリング（ＩＨＳ）と縮小超球サンプリング（ＤＨＳ）により、ｓを効率的に探索する手法を開示している。当該手法では、ｓを探索後にｓを平均値移動ベクトルとして正規分布を適用したサンプリングを行う。

非特許文献２は、元の正規分布ｐ（ｘ）の平均値を移動した正規分布ｐ（ｘ−ｓ）、及び均一分布Ｕ（ｘ）からなる混合分布をＩＳに適用することで、不良領域をもれなくサンプリングする手法を開示している。

特開２０１０−１６０７８７号公報

Ｔａｋａｎｏｒｉ Ｄａｔｅ 外３名，Ｒｏｂｕｓｔ Ｉｍｐｏｒｔａｎｃｅ Ｓａｍｐｌｉｎｇ ｆｏｒ Ｅｆｆｉｃｉｅｎｔ ＳＲＡＭ Ｙｉｅｌｄ Ａｎａｌｙｓｉｓ，ＩＳＱＥＤ２０１０，２０１０年３月２２日

Ｒｏｕｗａｉｄａ Ｋａｎｊ 外２名，Ｍｉｘｔｕｒｅ Ｉｍｐｏｒｔａｎｃｅ Ｓａｍｐｌｉｎｇ ａｎｄ Ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎ ｔｏ ｔｈｅ Ａｎａｌｙｓｉｓ ｏｆ ＳＲＡＭ Ｄｅｓｉｇｎｓ ｉｎ ｔｈｅ Ｐｒｅｓｅｎｃｅ ｏｆ Ｒａｒｅ Ｆａｉｌｕｒｅ Ｅｖｅｎｔｓ，ＤＡＣ'０６，２００６年７月２４日

しかしながら、非特許文献１の手法は、明確かつ汎用的な平均値の移動法ではあるものの、ＩＨＳ及びＤＨＳの探索に均一分布を適用しており、探索領域を適切な領域に限定できていないため、非効率であり精度が維持できない。

また、非特許文献２の手法も、元の正規分布と均一分布を適用しているため、平均値付近を数多くサンプリングすることとなり、効率的でない。また、均一分布の範囲と正規分布の比の決定方法が明らかでない。

このように、ＩＳを適用した既存の歩留まり推定法は、ある程度高速ではあるものの、精度良くサンプリングができないという問題があった。

その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本発明にかかるシミュレーション装置は、回路を構成する複数の素子の特性を示すパラメータを少なくとも入力とし、前記回路の良又は不良を実行結果として出力する評価関数を用いて、前記回路のＭＰＦＰ（Ｍｏｓｔ Ｐｒｏｂａｂｌｅ Ｆａｉｌｕｒｅ Ｐｏｉｎｔ）を求める装置であって、前記素子それぞれについて、平均値及び標準偏差として初期値を設定する第１の平均値設定処理と、前記平均値及び前記標準偏差に基づいて乱数を発生し、これらの前記乱数を前記パラメータそれぞれの値として前記評価関数に入力し、前記評価関数の実行結果を前記パラメータの値とともに記憶手段に格納する処理を、複数回にわたり実行するシミュレーション処理と、前記シミュレーション処理の実行結果において、不良の割合が所定の閾値未満である場合、前記標準偏差を拡大するとともに、前記シミュレーション処理を再度実行する第１の制御処理とを実行する１次シミュレーション手段と、前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、前記標準偏差を所定の値に設定する第２の平均値設定処理と、前記シミュレーション処理とを実行する２次シミュレーション手段と、前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、前記標準偏差を縮小する第３の平均値移動処理と、前記シミュレーション処理と、前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、新たな前記平均値が所定の終了条件を満たさない場合、前記標準偏差をさらに縮小して前記シミュレーションを再度実行し、新たな前記平均値が所定の終了条件を満たす場合、新たな前記平均値を前記回路のＭＰＦＰとする第３の制御処理とを実行する３次シミュレーション手段とを有するものである。

本発明にかかるシミュレーション方法は、回路を構成する複数の素子の特性を示すパラメータを少なくとも入力とし、前記回路の良又は不良を実行結果として出力する評価関数を用いて、前記回路のＭＰＦＰ（Ｍｏｓｔ Ｐｒｏｂａｂｌｅ Ｆａｉｌｕｒｅ Ｐｏｉｎｔ）を求める方法であって、前記素子それぞれについて、平均値及び標準偏差として初期値を設定する第１の平均値設定処理と、前記平均値及び前記標準偏差に基づいて乱数を発生し、これらの前記乱数を前記パラメータそれぞれの値として前記評価関数に入力し、前記評価関数の実行結果を前記パラメータの値とともに記憶手段に格納する処理を、複数回にわたり実行するシミュレーション処理と、前記シミュレーション処理の実行結果において、不良の割合が所定の閾値未満である場合、前記標準偏差を拡大するとともに、前記シミュレーション処理を再度実行する第１の制御処理とを実行する１次シミュレーションステップと、前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、前記標準偏差を所定の値に設定する第２の平均値設定処理と、前記シミュレーション処理とを実行する２次シミュレーションステップと、前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、前記標準偏差を縮小する第３の平均値移動処理と、前記シミュレーション処理と、前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、新たな前記平均値が所定の終了条件を満たさない場合、前記標準偏差をさらに縮小して前記シミュレーションを再度実行し、新たな前記平均値が所定の終了条件を満たす場合、新たな前記平均値を前記回路のＭＰＦＰとする第３の制御処理とを実行する３次シミュレーションステップとを有するものである。

本発明にかかるプログラムは、コンピュータに、回路を構成する複数の素子の特性を示すパラメータを少なくとも入力とし、前記回路の良又は不良を実行結果として出力する評価関数を用いて、前記回路のＭＰＦＰ（Ｍｏｓｔ Ｐｒｏｂａｂｌｅ Ｆａｉｌｕｒｅ Ｐｏｉｎｔ）を求める処理を実行させるプログラムであって、前記プログラムは、前記素子それぞれについて、平均値及び標準偏差として初期値を設定する第１の平均値設定処理と、前記平均値及び前記標準偏差に基づいて乱数を発生し、これらの前記乱数を前記パラメータそれぞれの値として前記評価関数に入力し、前記評価関数の実行結果を前記パラメータの値とともに記憶手段に格納する処理を、複数回にわたり実行するシミュレーション処理と、前記シミュレーション処理の実行結果において、不良の割合が所定の閾値未満である場合、前記標準偏差を拡大するとともに、前記シミュレーション処理を再度実行する第１の制御処理とを実行する１次シミュレーションステップと、前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、前記標準偏差を所定の値に設定する第２の平均値設定処理と、前記シミュレーション処理とを実行する２次シミュレーションステップと、前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、前記標準偏差を縮小する第３の平均値移動処理と、前記シミュレーション処理と、前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、新たな前記平均値が所定の終了条件を満たさない場合、前記標準偏差をさらに縮小して前記シミュレーションを再度実行し、新たな前記平均値が所定の終了条件を満たす場合、新たな前記平均値を前記回路のＭＰＦＰとする第３の制御処理とを実行する３次シミュレーションステップとを含むものである。

前記一実施の形態によれば、半導体集積回路の製造におけるＭＰＦＰ（Ｍｏｓｔ Ｐｒｏｂａｂｌｅ Ｆａｉｌｕｒｅ Ｐｏｉｎｔ）を高速かつ高精度に決定できるシミュレーション装置、シミュレーション方法及びプログラムを提供することができる。

実施の形態１にかかるシミュレーション装置１００の構成を示す図である。 実施の形態１にかかるシミュレーション装置１００の処理を示す図である。 実施の形態１にかかるシミュレーション装置１００の処理を示す図である。 実施の形態１にかかるシミュレーション装置１００の処理を示す図である。 実施の形態１にかかるシミュレーション装置１００の処理を示す図である。 実施の形態１にかかるシミュレーション装置１００の処理に使用される数値を示した図である。 実施の形態１にかかるシミュレーション装置１００を従来の手法と比較した図である。 実施の形態１にかかるシミュレーション装置１００を従来の手法と比較した図である。 実施の形態１にかかるシミュレーション装置１００を従来の手法と比較した図である。 実施の形態２にかかるシミュレーション装置１００の構成を示す図である。

はじめに、本発明の実施の形態の説明の前提として、モンテカルロ（ＭＣ）法及び重点サンプリング（ＩＳ）について説明する。

＜モンテカルロ（ＭＣ）法＞
モンテカルロ（ＭＣ）法は、解析的な計算が困難な問題に対して期待値を推定する手法の１つである。ＭＣ法では、各変数の確率分布に従う乱数を適用した計算を繰り返すことで、近似解を求める。

例として、関数ｆが臨界値ｆ_０以下となる確率ＰをＭＣ法で計算する手順を説明する。Ｍ次元の確率変数ｘ＝（ｘ_１，・・ｘ_Ｍ）^Ｔのｆ（ｘ）について、評価関数Ｉ（ｘ）を定義する（数１）。

このとき、ＭＣ法による確率Ｐの推定値Ｐ_ＭＣは数２となる。

ここでＮは試行回数である。推定値Ｐ_ＭＣの分散Ｖａｒ（Ｐ_ＭＣ）は数３で表わされる。

数２及び数３によれば、精度の高い推定をするにはＶａｒ（Ｐ_ＭＣ）を小さくする必要があり、その試行回数Ｎを増やせば良いことがわかる。

精度は精度指標をαとすれば、信頼区間は（１−α）＊１００（％）となり、必要な試行回数Ｎは数４で求められる。

図６に示すように、９５％信頼区間（α＝０．０５）はＺ_α/2＝１．９６と等価である。例えば、６σレベル

を９５％の信頼区間で得たいならば、１*１０^１２以上のサンプルが必要となる。

＜重点サンプリング（ＩＳ）＞
ＭＣ法の計算時間を短縮する手法として重点サンプリング（ＩＳ）がある。ＩＳは推定値の分散Ｖａｒ（Ｐ）を低減する方法のひとつである。ＩＳでは、計算に使用する乱数の確率密度関数として、元の確率密度関数とは異なる関数ｇ（ｘ）を適用する。稀な事象を多くサンプリングできる確率密度関数を適用すれば、精度を保ちながら計算時間を短縮することができる。

確率密度関数ｐ（ｘ）の代わりに代替分布ｇ（ｘ）を適用して確率Ｐを推定する場合、ＩＳによる推定値Ｐ_ＩＳは、重み関数をｗ（ｘ）＝ｐ（ｘ）／ｇ（ｘ）として数５で求められる。

このときＰ_ＩＳの分散は、数３及び数５より、数６となる。

本実施の形態では、ｇ（ｘ）として複数の平均値を移動した正規分布からなる混合正規分布を適用する。

＜実施の形態１＞
つづいて、本発明の実施の形態について、図面を参照しながら詳細に説明する。

実施の形態１にかかるシミュレーション装置は、シミュレーション手法としてＩＳを採用し、確率密度関数ｇ（ｘ）の平均値及び標準偏差を順を追って変化させることにより、稀な事象が最も典型的に発生する点であるＭＰＦＰ（Ｍｏｓｔ Ｐｒｏｂａｂｌｅ Ｆａｉｌｕｒｅ Ｐｏｉｎｔ）を決定するものである。

ここで、ＭＰＦＰとは、平均値（設計値）及び平均値からの偏差が予め与えられているトランジスタの特性値、例えば閾値電圧Ｖ_ｔｈをパラメータとした時に、ＳＲＡＭの評価関数ｆの実行の結果が不良となり、かつ平均値からの距離（ノルム）が最も近いＶ_ｔｈのことをいう（図４（ａ））。例えば、１つのメモリセルが６つのトランジスタで構成される一般的なＳＲＡＭであれば、ＭＰＦＰは６次元空間内の一点である。評価関数ｆとしては、例えばＳｔａｔｉｃ Ｎｏｉｓｅ Ｍａｒｇｉｎ（ＳＮＭ）やＤｙｎａｍｉｃ Ｗｒｉｔｅ Ｍａｒｇｉｎ（ＤＷＭ）等がある。

＜実施の形態１の構成＞
図１に、実施の形態１にかかるシミュレーション装置１００の構成を示す。

シミュレーション装置１００は、１次シミュレーション手段１１０、２次シミュレーション手段１２０、３次シミュレーション手段１３０及び記憶手段１４０を有する。

１次シミュレーション手段１１０、２次シミュレーション手段１２０及び３次シミュレーション手段１３０は、いずれも後述のメモリ等に格納されたプログラムに基づいて各種制御を実行する機能を有する。典型的には中央演算処理装置（ＣＰＵ）、読出専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、入出力ポート（Ｉ／Ｏ）等により実現される。

１次シミュレーション手段１１０、２次シミュレーション手段１２０及び３次シミュレーション手段１３０は、後述の処理を順に実行する。すなわち、１次シミュレーション手段１１０の処理が終了したならば２次シミュレーション手段１２０が、２次シミュレーション手段１２０の処理が終了したならば３次シミュレーション手段１３０が、それぞれ処理を開始する。

記憶手段１４０は、１次シミュレーション手段１１０、２次シミュレーション手段１２０及び３次シミュレーション手段１３０による計算結果等を格納する機能を有する。典型的にはランダムアクセスメモリ（ＲＡＭ）等により実現される。

シミュレーション装置１００は、これらの他に、計算に必要なパラメータ等を外部から入力するための入力部、計算結果を外部に出力するための出力部を有していても良い。

＜実施の形態１の処理＞
＜シミュレーション処理＞
１次シミュレーション手段１１０、２次シミュレーション手段１２０及び３次シミュレーション手段１３０は、いずれも、実行すべき処理の一部として、モンテカルロシミュレーションを用いてＳＲＡＭを評価する、シミュレーション処理を実施する。そこで、まずこのシミュレーション処理の内容について説明する。

ＳＲＡＭの評価は、ＳＲＡＭ評価関数ｆ（例えばＳＮＭ：Ｓｔａｔｉｃ Ｎｏｉｓｅ Ｍａｒｇｉｎ、ＤＷＭ：Ｄｙｎａｍｉｃ Ｗｒｉｔｅ Ｍａｒｇｉｎ等）に必要なパラメータを投入して評価結果を得、当該評価結果を評価関数Ｉに投入してＰａｓｓ又はＦａｉｌを判定することにより行う。

ＳＲＡＭ評価関数ｆに投入すべきパラメータに、ＳＲＡＭを構成するトランジスタの特性値、例えば閾値電圧Ｖ_ｔｈがある。閾値電圧Ｖ_ｔｈとは、トランジスタ素子がＯＮになるゲート電圧を示す値である。閾値電圧Ｖ_ｔｈは、トランジスタ素子固有の、平均値（設計値）からの標準偏差に基づいて推定することができる。すなわち、上記平均値を中心として、上記標準偏差の範囲内で乱数を発生させることにより、トランジスタ素子の閾値電圧Ｖ_ｔｈのサンプルが得られる。なお、上記標準偏差は、製造工程において実測により求めることが可能である。あるいは、経験値を用いることも可能である。

ＳＲＡＭは、通常、複数個のメモリセルにより構成され、各メモリセルは複数個（例えば６個）のトランジスタにより構成される。よって、ＳＲＡＭ評価関数ｆのパラメータＶ_ｔｈとは、これら複数のトランジスタの閾値電圧｛Ｖ_ｔｈ１，Ｖ_ｔｈ２，・・Ｖ_ｔｈ６｝からなる６次元のパラメータである。

なお、ＳＲＡＭ評価関数ｆに投入すべき他のパラメータとしては、ＳＰＩＣＥネットリスト（回路の設計情報）、ＳＰＩＣＥパラメータ（回路のシミュレーションパラメータ。典型的にはＰ（プロセス：製造工程上のばらつき）、Ｖ（電圧）、Ｔ（温度）、Ｌ（ゲート長）、Ｗ（ゲート幅）等）、ＬＰＥルール（配線の抵抗Ｒ及び容量Ｃ）等がある。ここで、ＳＰＩＣＥパラメータは、製造工程において実測した値を用いても良く、あるいは任意の値を用いても良い。

＜ＭＰＦＰ算出処理＞
つづいて、１次シミュレーション手段１１０、２次シミュレーション手段１２０及び３次シミュレーション手段１３０が、ＭＰＦＰを算出するために実施する処理の全体像について説明する。

シミュレーション装置１００は、大きく３つの処理を順に実行する。すなわち、第１段階として、１次シミュレーション手段１１０が、拡大超球正規分布サンプリング（Ｓａｍｐｌｉｎｇ ｆｒｏｍ ｅｘｔｅｎｄｅｄ ＨＳ）を実行する。つぎに第２段階として、２次シミュレーション手段１２０が、移動した平均値を中心とした超球正規分布サンプリング（Ｓａｍｐｌｉｎｇ ｆｒｏｍ ｍｅａｎ−ｓｈｉｆｔｅｄ ＨＳ）を実行する。最後に第３段階として、３次シミュレーション手段１３０が、移動した平均値を中心とした縮小超球正規分布サンプリング（Ｓａｍｐｌｉｎｇ ｆｒｏｍ ｃｏｎｓｅｃｕｔｉｖｅｌｙ ｍｅａｎ−ｓｈｉｆｔｅｄ ＨＳ）を実行する。これらの第１段階乃至第３段階のそれぞれにおいて、上述のシミュレーション処理が繰り返し実施される。

つぎに、図２及び図３のフローチャートと、図４乃至図５とを用いて、上記第１段階乃至第３段階にかかる処理の内容について、詳細に説明する。

＜第１段階：拡大超球正規分布サンプリング＞
ＭＣ法では、通常、トランジスタのＶ_ｔｈは正規分布をしているとする。これは、正規分布の平均近傍に多くのサンプルが存在することを意味する。しかしながら、ＳＲＡＭの評価関数ｆ（例えばＳｔａｔｉｃ Ｎｏｉｓｅ Ｍａｒｇｉｎ， Ｄｙｎａｍｉｃ Ｗｒｉｔｅ Ｍａｒｇｉｎ等）においては、平均から大きく外れたサンプルが不良を引き起こす。よって、正規分布の裾にあるサンプルを評価することが重要になる。

この問題を解決するため、本実施の形態では、１次シミュレーション手段１１０が、標準偏差を拡大した正規分布を利用してＭＣを実施する。すなわち、十分な数の不良が発生し得る領域にまでサンプルの発生領域を拡大する。その手順は以下のとおりである。

Ｓ２０１：１次シミュレーション手段１１０が処理を開始する。１次シミュレーション手段１１０は、ＳＲＡＭ評価関数ｆの実行に必要な上述のパラメータ又はパラメータ生成に必要なデータを、所定の記憶手段又は入力手段から取得する。すなわち、１次シミュレーション手段１１０は、ＳＰＩＣＥネットリスト、ＳＰＩＣＥパラメータ、ＬＰＥルール等を入力するとともに、トランジスタの特性値Ｖ_ｔｈのサンプル生成に必要な平均値及び標準偏差を入力する。

Ｓ２０２：１次シミュレーション手段１１０は、１回目のシミュレーション処理を開始する。

Ｓ２０３：１次シミュレーション手段１１０は、シミュレーション処理を実行する。まず、モンテカルロシミュレーションを実行し、トランジスタの特性値Ｖ_ｔｈのサンプル群を生成する。このとき、乱数生成に用いる平均値μ及び標準偏差σは、Ｓ２０１において入力した値である。つづいて、生成したサンプル群を他のパラメータとともにＳＲＡＭ評価関数fに投入して実行結果ｆ_０を得、ｆ_０を評価関数Iで評価して、Ｐａｓｓ又はＦａｉｌを判断する。ここで、１次シミュレーション手段１１０は、Ｖ_ｔｈのサンプル値と評価関数Ｉの実行結果（Ｐａｓｓ又はＦａｉｌ）を組にして、記憶手段１４０に格納する。

Ｓ２０４〜Ｓ２０５：１次シミュレーション手段１１０は、記憶手段１４０を参照し、Ｓ２０３においてＦａｉｌと判定されたサンプル数が、全サンプル数に占める割合を算出する。ここで、前記割合が所定の閾値（例えば０．１（図３））に満たない場合は、標準偏差σに対し１以上の所定の係数を乗じ、すなわち標準偏差を拡大したうえで、再度シミュレーション処理（Ｓ２０３）を行う。１次シミュレーション手段１１０は、Ｆａｉｌと判定されたサンプル数が全サンプル数に占める割合が前記閾値に達するまで、標準偏差を拡大させつつ、モンテカルロシミュレーション（Ｓ２０３）を繰り返す。

Ｓ２０６：１次シミュレーション手段１１０は、Ｆａｉｌと判定されたサンプル数が、全サンプル数に対して所定の割合に達したならば、Ｆａｉｌと判定されたサンプルの中で最も小さいノルム｜μ−μ^（１）｜を持つベクトルμ^（１）を導出する（図４（ｂ））。すなわち、記憶手段１４０に格納されている、Ｆａｉｌと判定されたサンプルのなかから、平均値μに最も近い距離に位置するサンプルを選択し、当該サンプルの位置ベクトルを計算する。

＜第２段階：超球正規分布サンプリング＞
この段階では、平均値μを、Ｓ２０６で求めた位置ベクトルに移動し、移動した平均値を中心とし、所定の標準偏差を用いて、シミュレーション処理を行い、Ｐａｓｓ又はＦａｉｌｕｒｅを判定する。

Ｓ２０７：２次シミュレーション手段１２０は、平均値を前述のμ^（１）に移動する。すなわち、μ^（１）を新たな平均値として採用する。また、新たに設定する標準偏差σをα＊σとする。ここで、αは好ましくは２＞α≧１（例えばα＝１（図３））である。α＝１とは、拡大も縮小もしない正規分布を示す。

Ｓ２０８：２次シミュレーション手段１２０は、これらの新たな平均値及び標準偏差を用いて、２回目のシミュレーション処理を実行する。２次シミュレーション手段１２０は、シミュレーション処理の結果Ｆａｉｌと判定されたサンプルの中で最も小さいノルム｜μ−μ^（２）｜を持つベクトルμ^（２）を導出する（図５（ａ））。すなわち、Ｆａｉｌと判定されたサンプルから、平均値μに最も近いサンプルを選択し、当該サンプルの位置ベクトルを計算する。

＜第３段階：縮小超球正規分布サンプリング＞
この段階では、平均値μを、Ｓ２０８で求めた位置ベクトルに移動し、移動した平均値を中心とし、縮小した標準偏差を用いて、シミュレーション処理を行い、Ｐａｓｓ又はＦａｉｌを判定する。次に不良サンプルの中から最小のノルムを探索し、そのベクトルの位置ベクトルに平均値を移動する。以後、同様に、平均値の移動、ＭＣ法、最小ノルムの探索をくり返す。最小ノルムが終了条件を満たすまで試行を繰り返し、終了条件を満たした際に得られた位置ベクトルをＭＰＦＰとする。

Ｓ２０９：３次シミュレーション手段１３０は、平均値を前述のμ^（２）に移動し、新たに設定する標準偏差σをβ＊σとする。ここで、βは１＞β＞０とする（例えばβ＝１／３（図３））。すなわち、標準偏差を縮小する。

Ｓ２１０：３次シミュレーション手段１３０は、これらの新たな平均値及び標準偏差を用いて、３回目のシミュレーション処理を実行する。３次シミュレーション手段１３０は、シミュレーション処理の結果Ｆａｉｌと判定されたサンプルの中で最も小さいノルム｜μ−μ^（３）｜を持つベクトルμ^（３）を導出する（図５（ｂ））。すなわち、Ｆａｉｌと判定されたサンプルから、平均値μに最も近いサンプルを選択し、当該サンプルの位置ベクトルを計算する。

Ｓ２１１〜Ｓ２１２：３次シミュレーション手段１３０は、Ｓ２０９〜Ｓ２１０の処理を繰り返す。すなわち、前回にあたる（Ｎ−１）回目のシミュレーション処理で導出された最小ノルム｜μ−μ^{（Ｎ−１）}｜を持つベクトルμ^{（Ｎ−１）}に平均値を移動し、標準偏差σをβ＊σとして、Ｎ回目のシミュレーション処理を実行する。また、シミュレーション処理の結果Ｆａｉｌと判定されたサンプルの中で最も小さいノルム｜μ−μ^（Ｎ）｜を持つベクトルμ^（Ｎ）を導出する（図５（ｃ））。

Ｓ２１３：３次シミュレーション手段１３０は、Ｓ２１２において算出した位置ベクトルが、所定の終了条件を満たしているか否かを判定する。典型的には、（Ｎ−１）回目で得られたベクトルμ^{（Ｎ−１）}のノルムとＮ回目で得られたベクトルμ^（Ｎ）のノルムの大きさを比較し、差分が所定の閾値以上であれば、例えば｜μ−μ^{（Ｎ−１）}｜−｜μ−μ^（Ｎ）｜≧０．０１であれば、終了条件を満たしたものと判定することができる。

Ｓ２１４：Ｓ２１３において終了条件が満たされなかった場合、３次シミュレーション手段１３０は、ＮをインクリメントすなわちＮ＝Ｎ＋１として、Ｓ２１１〜Ｓ２１４の処理を繰り返す。

Ｓ２１５：Ｓ２１３において終了条件が満たされた場合、３次シミュレーション手段１３０は、｜μ^（Ｎ）｜を最終的なＭＰＦＰと決定する。

＜実施の形態１にかかる手法の評価＞
発明者は、６トランジスタＳＲＡＭの歩留まり推定に、本実施の形態にかかる手法（以下、Ｐｒｏｐｏｓｅｄ法）と非特許文献１記載の手法（以下、Ｃｏｎｖ．法）を適用し、両手法の精度と、必要とされたＭＣ試行回数とを評価した。以下に評価結果を示す。

評価の条件として、トランジスタのしきい値ばらつきを想定し、その平均値からの変動量ΔＶ_ｔｈ＝（ΔＶ_ｔｈ１，・・ΔＶ_ｔｈ６）を６次元の確率変数ｘとする。

Ｃｏｎｖ．法の評価については、ＩＨＳとＤＨＳのサンプル数を非特許文献の記載通りの回数（Ｃｏｎｖ．（１ｘ））及びその４倍の回数（Ｃｏｎｖ．（４ｘ））とした。これは、後述するが、これらの段階のサンプル数が明らかに論文記述通りの回数では少ないと考えられるからである。また、Ｐｒｏｐｏｓｅｄ法との直接的な比較を行うために、終了条件を変更した。Ｃｏｎｖ．法では最終段階のＩＳのＭＣ法回数は、ある不良率レベルに達するまでの不定回数であるが、これを特定の回数に変更した。この特定回数は、十分でかつ最小であるように、数段階で評価し、ＭＰＦＰのノルムがＭＣ法回数に対して、飽和するに必要な最小の回数とした。図７に、評価に用いたサンプル数を示す。これらのサンプル数において、１０種類乱数セットを適用し、Ｓｔａｔｉｃ Ｎｏｉｓｅ Ｍａｒｇｉｎ（ＳＮＭ）とＤｙｎａｍｉｃ Ｗｒｉｔｅ Ｍａｒｇｉｎ（ＤＷＭ）とについてＰｒｏｐｏｓｅｄ法とＣｏｎｖ．法との性能評価を行った。

図８に、Ｓｔａｔｉｃ Ｎｏｉｓｅ Ｍａｒｇｉｎ（ＳＮＭ）の評価結果を示す。Ｓｔａｔｉｃ Ｎｏｉｓｅ Ｍａｒｇｉｎ（ＳＮＭ）とは、ＳＲＡＭの静的なデータ読み出し時における安定性に関する評価式ｆである。

図８の表は、Ｐｒｏｐｏｓｅｄ法とＣｏｎｖ．法とを電源電圧（Ｖ_ｄｄ）８００ｍＶの場合について比較した結果を示している。図８のグラフは、乱数セット毎の不良率にＰｒｏｐｏｓｅｄ法は、１０種類の乱数セットでの試行において、ＭＣ法回数がほぼ同等である（Ｃｏｎｖ．（４ｘ））に比較して、平均で０．０２９σ小さいＭＰＦＰを導出し、導出されたＭＰＦＰのばらつきも３．６〜５．８倍小さい。

図９に、Ｄｙｎａｍｉｃ Ｗｒｉｔｅ Ｍａｒｇｉｎ（ＤＷＭ）の評価結果を示す。Ｄｙｎａｍｉｃ Ｗｒｉｔｅ Ｍａｒｇｉｎ（ＤＷＭ）とは、ＳＲＡＭの動的なデータ書き込み時における安定性に関する評価式ｆである。

図９の表は、Ｐｒｏｐｏｓｅｄ法とＣｏｎｖ．法とを電源電圧（Ｖ_ｄｄ）８００ｍＶの場合について比較した結果を示している。図９のグラフは、乱数セット毎の不良率について示している。Ｐｒｏｐｏｓｅｄ法は、１０種類の乱数セットでの試行において、ＭＣ法回数がほぼ同等である（Ｃｏｎｖ．（４ｘ））に比較して、平均で０．０４５σ小さいＭＰＦＰを導出し、導出されたＭＰＦＰのばらつきも４．２〜６．２倍小さい。また、ＩＳを使用しない単純なＭＣ法に比較して、信頼性９０％において、平均で０．１１１σ小さいＭＰＦＰを導出し、導出されたＭＰＦＰのばらつきも９．５倍小さい。

このように、本実施例にかかる手法（Ｐｒｏｐｏｓｅｄ法）が従来の手法（Ｃｏｎｖ．法）に対して優位な正確性、高速性を有する理由について、以下に説明する。

本実施の形態では、生起確率が高く不良率への寄与が大きいサンプルである、原点から最も近いＰａｓｓ／Ｆａｉｌ境界近傍のサンプルを、平均値移動ベクトルとしている。特に、第１段階にて１次シミュレーション手段１１０が拡大超球正規分布サンプリングを実施することで、原点から遠く離れた（例えば６σ以上の）不良サンプルを、精度を維持したまま捕捉できる。また、第２段階以降では、２次シミュレーション手段１２０及び３次シミュレーション手段１３０が、６次元超球表面のＰａｓｓ／Ｆａｉｌ境界を沿って、その平均値移動ベクトルをその都度変更する。そのため、第２段階以降のサンプル不良率は約５０％である。さらに、第３段階以降では、３次シミュレーション手段１３０が超球正規分布の分散を縮小してサンプリングを行うので、効率的でかつ高精度である。このように、各段階で実施するシミュレーション処理におけるサンプリングの精度は常に高いまま維持され、結果として、より真のＭＰＦＰに近いＭＰＦＰを得ることができる。

すなわち、本実施の形態によれば、従来の手法よりも小さいノルムのＭＰＦＰを、高速に導出することができる。これにより、設計者はＳＲＡＭのマージン設計を正確に行うことが可能となり、結果としてＳＲＡＭの信頼性が向上できる。

＜実施の形態２＞
本実施の形態では、実施の形態１として説明したシミュレーション装置１００を用いて、ＳＲＡＭの最低動作電圧（Ｍｉｎｉｍｕｎ Ｏｐｅｒａｔｉｏｎ Ｖｏｌｔａｇｅ）Ｖ_ｍｉｎを算出し、算出したＶ_ｍｉｎを実際のウェハ等から抽出したＶ_ｍｉｎ ^（Ｒ）と比較し、当該比較の結果に基づいて、実施の形態１において計算したＭＰＦＰの正確性を検証する、コリレーション処理について説明する。

＜実施の形態２の構成＞
図１０に、本実施の形態にかかるシミュレーション装置１００の構成を示す。
本実施の形態にかかるシミュレーション装置１００は、数値出力手段２１０、数値入力手段２２０及びコリレーション判断手段２３０を有する点に特徴を有する。その余の構成要素は、実施の形態１と同様である。

数値出力手段２１０は、３次シミュレーション手段１３０が算出するＭＰＦＰを取得するとともに、ＭＰＦＰを用いてＶ_ｍｉｎを算出する処理を行う。

ここで、Ｖ_ｍｉｎとはＳＲＡＭの最低動作電圧（Ｍｉｎｉｍｕｎ Ｏｐｅｒａｔｉｏｎ Ｖｏｌｔａｇｅ）であり、例えば１Ｍ（１，０００，０００）個のメモリセルを有するＳＲＡＭであれば、不良ビット数が１／１Ｍ、すなわち不良率が１０^−６となるＶ（電圧）を示す。Ｖ_ｍｉｎは、例えばパラメータＶを変えつつＭＰＦＰを複数回計算することによりＶ_ｍｉｎ−不良率（ＭＰＦＰのノルムを不良率換算する）曲線を求め、当該曲線に基づき不良率が１０^−６の際のＶを特定することで、推定することができる。

数値入力手段２２０は、実際のウェハを測定することで得られた最低動作電圧Ｖ_ｍｉｎ ^（Ｒ）を、測定器又はキーボード等の入力デバイス等から入力する手段である。なお、Ｖ_ｍｉｎ ^（Ｒ）は、必ずしも実測値である必要はなく、Ｖ_ｍｉｎの検証の用に供し得るものであれば良い。

コリレーション判断部２３０は、数値出力手段２１０及び数値入力手段２２０から、Ｖ_ｍｉｎ及びＶ_ｍｉｎ ^（Ｒ）を取得し、両者を比較する処理を行う。

＜実施の形態２の処理＞
本実施の形態にかかるシミュレーション装置１００の処理について説明する。

はじめに、シミュレーション装置１００は、実施の形態１のＳ２０１乃至Ｓ２１５の処理を行い、ＭＰＦＰを計算する。３次シミュレーション手段１３０は、計算したＭＰＦＰを数値出力手段２１０に出力する。

数値出力手段２１０は、取得したＭＰＦＰに基づき、上述の方法によりＶ_ｍｉｎを推定し、コリレーション判断手段２３０に対し出力する。

また、数値入力手段２２０は、ウェハの実測値Ｖ_ｍｉｎ ^（Ｒ）を取得し、コリレーション判断手段２３０に対し出力する。

コリレーション判断手段２３０は、取得したＶ_ｍｉｎとＶ_ｍｉｎ ^（Ｒ）とを比較する。ここで、両者の差分ΔＶ_ｍｉｎがある閾値Ｖ_ｔ未満であれば、コリレーション判断手段２３０は、コリレーションが取れているものと判断する。すなわち、シミュレーション装置１００が算出したＭＰＦＰは実際の設計用のデータとして使用し得るものと判定される。一方、ΔＶ_ｍｉｎがＶ_ｔ以上であれば、コリレーション判断手段２３０は、コリレーションが取れていないものと判断する。この場合、シミュレーション装置１００は、ＳＰＩＣＥパラメータ、ＬＰＥルール等を修正し、再度ＭＰＦＰ及びＶ_ｍｉｎの計算を試行することとなる。

本実施の形態によれば、コリレーション判断手段２３０は、シミュレーション装置１００が計算したＭＰＦＰから求められるＶ_ｍｉｎと、実測値Ｖ_ｍｉｎ ^（Ｒ）とを比較することにより、ＭＰＦＰの正確性を検証する。これにより、シミュレーション装置１００は、真のＭＰＦＰに近いＭＰＦＰを導出できる。また、最低動作電圧Ｖ_ｍｉｎを正確に予測できる。そのため、設計者はＳＲＡＭの仕様を高精度に決定できる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述の実施の形態において、ハードウェアにより実施されるものとして説明した任意の処理を、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）にコンピュータプログラムを実行させることにより実現することも可能である。この場合、コンピュータプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ ｓｔｏｒａｇｅ ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

１００ シミュレーション装置
１１０ １次シミュレーション手段
１２０ ２次シミュレーション手段
１３０ ３次シミュレーション手段
１４０ 記憶手段
２１０ 数値出力手段
２２０ 数値入力手段
２３０ コリレーション判断手段

Claims (15)

1. 回路を構成する複数の素子の特性を示すパラメータを少なくとも入力とし、前記回路の良又は不良を実行結果として出力する評価関数を用いて、前記回路のＭＰＦＰ（Ｍｏｓｔ Ｐｒｏｂａｂｌｅ Ｆａｉｌｕｒｅ Ｐｏｉｎｔ）を求める装置であって、
   前記素子それぞれについて、平均値及び標準偏差として初期値を設定する第１の平均値設定処理と、
   前記平均値及び前記標準偏差に基づいて乱数を発生し、これらの前記乱数を前記パラメータそれぞれの値として前記評価関数に入力し、前記評価関数の実行結果を前記パラメータの値とともに記憶手段に格納する処理を、複数回にわたり実行するシミュレーション処理と、
   前記シミュレーション処理の実行結果において、不良の割合が所定の閾値未満である場合、前記標準偏差を拡大するとともに、前記シミュレーション処理を再度実行する第１の制御処理とを実行する
   １次シミュレーション手段と、
   前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、前記標準偏差を所定の値に設定する第２の平均値設定処理と、
   前記シミュレーション処理とを実行する
   ２次シミュレーション手段と、
   前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、前記標準偏差を縮小する第３の平均値移動処理と、
   前記シミュレーション処理と、
   前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、新たな前記平均値が所定の終了条件を満たさない場合、前記標準偏差をさらに縮小して前記シミュレーションを再度実行し、新たな前記平均値が所定の終了条件を満たす場合、新たな前記平均値を前記回路のＭＰＦＰとする第３の制御処理とを実行する
   ３次シミュレーション手段とを有する
   シミュレーション装置。
2. 前記第１の平均値設定処理において、前記平均値及び前記標準偏差の初期値は、前記回路の製造工程から取得された値である
   請求項１記載のシミュレーション装置。
3. 前記第３の制御処理において、前記終了条件は、新たな前記平均値の前記ノルムと直前の前記平均値の前記ノルムとの差が所定の閾値以下であることである
   請求項１又は２記載のシミュレーション装置。
4. 数値出力手段、数値入力手段及びコリレーション判断手段をさらに有し、
   前記数値出力手段は、前記３次シミュレーション手段が計算したＭＰＦＰに基づいて前記回路の第１の最小動作電圧を算出するとともに、前記最小動作電圧を前記コリレーション手段に出力し、
   前記数値入力手段は、第２の最小動作電圧を入力するとともに、前記コリレーション手段に出力し、
   前記コリレーション判断手段は、前記第１の最小動作電圧及び前記第２の最小動作電圧が所定の閾値以下である場合、コリレーションが取れている旨の判定を行う
   請求項１乃至３いずれか１項記載のシミュレーション装置。
5. 前記第２の最小動作電圧は、前記回路の製造工程から取得された値である
   請求項４記載のシミュレーション装置。
6. 回路を構成する複数の素子の特性を示すパラメータを少なくとも入力とし、前記回路の良又は不良を実行結果として出力する評価関数を用いて、前記回路のＭＰＦＰ（Ｍｏｓｔ Ｐｒｏｂａｂｌｅ Ｆａｉｌｕｒｅ Ｐｏｉｎｔ）を求める方法であって、
   前記素子それぞれについて、平均値及び標準偏差として初期値を設定する第１の平均値設定処理と、
   前記平均値及び前記標準偏差に基づいて乱数を発生し、これらの前記乱数を前記パラメータそれぞれの値として前記評価関数に入力し、前記評価関数の実行結果を前記パラメータの値とともに記憶手段に格納する処理を、複数回にわたり実行するシミュレーション処理と、
   前記シミュレーション処理の実行結果において、不良の割合が所定の閾値未満である場合、前記標準偏差を拡大するとともに、前記シミュレーション処理を再度実行する第１の制御処理とを実行する
   １次シミュレーションステップと、
   前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、前記標準偏差を所定の値に設定する第２の平均値設定処理と、
   前記シミュレーション処理とを実行する
   ２次シミュレーションステップと、
   前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、前記標準偏差を縮小する第３の平均値移動処理と、
   前記シミュレーション処理と、
   前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、新たな前記平均値が所定の終了条件を満たさない場合、前記標準偏差をさらに縮小して前記シミュレーションを再度実行し、新たな前記平均値が所定の終了条件を満たす場合、新たな前記平均値を前記回路のＭＰＦＰとする第３の制御処理とを実行する
   ３次シミュレーションステップとを有する
   シミュレーション方法。
7. 前記第１の平均値設定処理において、前記平均値及び前記標準偏差の初期値は、前記回路の製造工程から取得された値である
   請求項６記載のシミュレーション方法。
8. 前記第３の制御処理において、前記終了条件は、新たな前記平均値の前記ノルムと直前の前記平均値の前記ノルムとの差が所定の閾値以下であることである
   請求項６又は７記載のシミュレーション方法。
9. 前記３次シミュレーションステップが計算したＭＰＦＰに基づいて前記回路の第１の最小動作電圧を算出するステップと、
   第２の最小動作電圧を入力するステップと、
   前記第１の最小動作電圧及び前記第２の最小動作電圧が所定の閾値以下である場合、コリレーションが取れている旨の判定を行うステップとをさらに有する
   請求項６乃至８いずれか１項記載のシミュレーション方法。
10. 前記第２の最小動作電圧は、前記回路の製造工程から取得された値である
    請求項９記載のシミュレーション方法。
11. コンピュータに、
    回路を構成する複数の素子の特性を示すパラメータを少なくとも入力とし、前記回路の良又は不良を実行結果として出力する評価関数を用いて、前記回路のＭＰＦＰ（Ｍｏｓｔ Ｐｒｏｂａｂｌｅ Ｆａｉｌｕｒｅ Ｐｏｉｎｔ）を求める処理を実行させるプログラムであって、
    前記プログラムは、
    前記素子それぞれについて、平均値及び標準偏差として初期値を設定する第１の平均値設定処理と、
    前記平均値及び前記標準偏差に基づいて乱数を発生し、これらの前記乱数を前記パラメータそれぞれの値として前記評価関数に入力し、前記評価関数の実行結果を前記パラメータの値とともに記憶手段に格納する処理を、複数回にわたり実行するシミュレーション処理と、
    前記シミュレーション処理の実行結果において、不良の割合が所定の閾値未満である場合、前記標準偏差を拡大するとともに、前記シミュレーション処理を再度実行する第１の制御処理とを実行する
    １次シミュレーションステップと、
    前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、前記標準偏差を所定の値に設定する第２の平均値設定処理と、
    前記シミュレーション処理とを実行する
    ２次シミュレーションステップと、
    前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、前記標準偏差を縮小する第３の平均値移動処理と、
    前記シミュレーション処理と、
    前記記憶手段から、不良とされた実行結果にかかり、かつ前記平均値の初期値に対し最小ノルムとなる前記パラメータの値を選択して新たな前記平均値とするとともに、新たな前記平均値が所定の終了条件を満たさない場合、前記標準偏差をさらに縮小して前記シミュレーションを再度実行し、新たな前記平均値が所定の終了条件を満たす場合、新たな前記平均値を前記回路のＭＰＦＰとする第３の制御処理とを実行する
    ３次シミュレーションステップとを含む
    プログラム。
12. 前記第１の平均値設定処理において、前記平均値及び前記標準偏差の初期値は、前記回路の製造工程から取得された値である
    請求項１１記載のプログラム。
13. 前記第３の制御処理において、前記終了条件は、新たな前記平均値の前記ノルムと直前の前記平均値の前記ノルムとの差が所定の閾値以下であることである
    請求項１１又は１２記載のプログラム。
14. 前記３次シミュレーションステップが計算したＭＰＦＰに基づいて前記回路の第１の最小動作電圧を算出するステップと、
    第２の最小動作電圧を入力するステップと、
    前記第１の最小動作電圧及び前記第２の最小動作電圧が所定の閾値以下である場合、コリレーションが取れている旨の判定を行うステップとをさらに含む
    請求項１１乃至１３いずれか１項記載のプログラム。
15. 前記第２の最小動作電圧は、前記回路の製造工程から取得された値である
    請求項１４記載のプログラム。

Images