CN114239465A - 一种基于缩放方差采样的近阈值电路延时估计方法 - Google Patents

一种基于缩放方差采样的近阈值电路延时估计方法 Download PDF

Info

Publication number
CN114239465A
CN114239465A CN202111569667.XA CN202111569667A CN114239465A CN 114239465 A CN114239465 A CN 114239465A CN 202111569667 A CN202111569667 A CN 202111569667A CN 114239465 A CN114239465 A CN 114239465A
Authority
CN
China
Prior art keywords
sampling
circuit
process parameters
variance
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111569667.XA
Other languages
English (en)
Inventor
闫浩
高逸飞
时霄
宋慧滨
田茜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202111569667.XA priority Critical patent/CN114239465A/zh
Publication of CN114239465A publication Critical patent/CN114239465A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种基于缩放方差采样的近阈值电路延时估计方法，考虑到蒙特卡罗采样难以采取到足够多失效区域的样本，通过缩放方差扩大样本采样区域，进而对电路路径延时等关键信息进行良率评估，实现一种精确有效的时序分析方法，为电路设计提供指导。首先提取出电路的关键路径，应用缩放方差采样方法对工艺参数空间进行优化采样，并通过SPICE得到相应的关键信息，以此构建初始训练集训练低阶张量近似电路延时模型，并通过自适应采样方法，迭代至模型收敛，最终完成对电路的评估。

Description

一种基于缩放方差采样的近阈值电路延时估计方法
技术领域
本发明属于集成电路设计自动化(EDA)领域，尤其涉及一种基于缩放方差采样的电路延时估计方法。
背景技术
芯片处理数据量和待机时间已成为现代物联网和移动终端设备的主要需求，因此芯片设计的关键问题就在于降低芯片的数据处理功耗和提高能量效率。由于功耗随电压存在呈平方下降的规律，传统的低功耗技术通过降低供电电压来达到降低功耗的目的。亚阈值电路设计的思路在于通过将供电电压降低到阈值电压之下，从而极大的降低了电路功耗。这种方法在无线传感器等对性能要求不高，而需要极低功耗的设备上有不错的应用前景。然而，亚阈值电路设计存在一些不足之处：一方面，由于亚阈值电压附近芯片的性能相比于常规电压呈指数下降，这使得亚阈值电路在面对一些对计算速度要求较高的应用时表现欠佳；另一方面，在极低电压下，漏电功耗大大增加并在亚阈值电压下成为主要的功耗来源，使得电路在亚阈值电压下的能耗优势减弱。如何在保证一定性能的基础上最大程度的降低功耗成为集成电路设计的一个新的挑战。
在低电压下，由于工艺偏差引起的延时波动加剧，设计者必须给设计留有足够的时序余量以保证最终生产的芯片能正常工作。这就要求时序分析对工艺偏差下电路的延时统计特性进行准确的评估。如果时序分析得到的延时比芯片实际延时长，则会造成不必要的性能浪费，如果时序分析得到的延时比芯片实际延时短，则可能会导致芯片不能正常工作。工艺偏差是指集成电路制造过程中由于设备精度或工艺限制等因素导致晶体管长度，栅氧化层厚度，掺杂浓度等工艺参数偏离它们标称值的现象。由于工艺偏差的存在，电路的特性如电流，延时等会随着工艺参数的波动产生波动。
对于工艺偏差影响下的延时分析，传统的时序分析采用片上波动(On ChipVariation，OCV)和先进片上波动(Advanced On Chip Variation，AOCV)分析方法。它们通过对电路中每级路径延时乘以一个系数来表征工艺偏差下路径可能出现的延时最坏情况，并在最坏情况下进行时序违规检查。随着供电电压的降低，工艺偏差下延时波动增大，传统的时序分析方法会造成严重的性能损失，不再适用于工艺偏差下的近阈值电路时序分析。
发明内容
本发明要解决的技术问题是提出一种基于缩放方差采样的近阈值电路延时估计方法，实现近阈值电压下精确有效的时序分析。
所述方法包括以下步骤：
S1：采样训练集作为模型的初始训练集；所述初始训练集包括工艺参数和响应的预采样延时数据，利用缩放方差方法，将工艺参数服从的高斯分布方差扩大，结合拉丁超立方采样对缩放方差的工艺参数进行采样，构建电路延时模型所需的初始训练集；
S2，对电路关键路径构建用于求解电路路径延时数据的模型；
S3，对构建的电路路径延时模型进行训练得到延时模型；
S4，输入工艺参数到延时模型中，计算延时数据。
有益效果：与现有技术相比，本发明的技术方案具有以下有益技术效果：
该方法非常具有普适性，通过少量的SPICE仿真样本来对电路延时进行建模，极大地减少了仿真时间，给设计人员提供指导。
(1)在近阈值电压工作条件下，考虑工艺参数波动对延时的影响，对路径延时进行建模，并结合适应性采样丰富训练集提高低阶张量近似模型精度。
(2)针对传统方法应对近阈值下电路延时非高斯分布的不足之处，提出一种对近阈值电路的时序评估方法，提高设计人员工作效率。
(3)考虑到失效区域的长尾现象，通过主动缩放工艺参数方差，来增大失效空间的样本采样概率，增加初始样本集的样本丰富性，提高初始模型拟合的精度。
利用低阶张量近似模型建立从工艺参数到输出延时的元模型，进一步利用适应性采样在失效域边界进行迭代采样，从而增加模型精度。特别的在构建初始训练集时，使用了缩放方差的拉丁超立方采样方法，进一步提高失效区域的样本数量，极大地提高了初始模型的精度。
附图说明
图1是本发明近阈值电路延时估计方法流程图。
图2是本发明近阈值电路延时估计方法具体流程图。
具体实施方式
在常规电压下，由于工艺偏差引起的延时波动较小，传统时序分析方法对路径延时波动的悲观估计造成的性能损失较小。但随着供电电压的降低，工艺偏差下延时波动增大，传统的时序分析方法会造成严重的性能损失，不再适用于工艺偏差下的近阈值电路时序分析。与传统时序分析方法不同，本发明的一种基于缩放方差采样的近阈值电路延时估计方法，将路径的延时建模为一个分布，通过求解分布及其统计量来确定延时波动大小和最坏情况延时。本发明使用的统计时序分析方法与传统的时序分析方法相比具有如下优势：首先，统计时序分析基于延时分布的建模相比于传统时序分析中对最坏情况延时粗糙地估计减小了悲观；其次，由于统计时序分析获得了路径延时的分布，其可以对良品率进行预估。
本发明的一种基于缩放方差采样的近阈值电路延时估计方法，如图1-2所示，包括如下步骤：
S1，采样初始训练集，作为模型的初始训练集；
首先采样工艺参数，相较于传统的蒙特卡罗抽样，本发明首先使用时序分析工具提取出近阈值电路的关键路径，工艺参数波动视作符合高斯分布的随机变量，针对中的工艺参数，其可表示为晶体管阈值电压X＝[Vth1,Vth2,…,Vthi,…,Vthp]和沟道长度L＝[Lch1,Lch2,…,Lchi,…,Lchp]的函数；其中Vthi和Lchi分别指第i个晶体管的阈值电压和沟道长度，共有p个晶体管；考虑到近阈值电压工作条件下电路工艺参数波动加剧的影响，并且近阈值电压下晶体管阈值电压和沟道长度是电路延时波动的主要影响因素，将晶体管的阈值电压和沟道长度视作满足高斯分布变化的输入随机变量，不同晶体管的阈值电压和沟道长度相互独立。晶体管阈值电压又分为全局阈值电压和局部阈值电压，沟道长度分为全局沟道长度和局部沟道长度。对第i个晶体管的阈值电压和沟道长度进行建模表示：
Figure BDA0003423180150000041
Figure BDA0003423180150000042
和
Figure BDA0003423180150000043
其中
Figure BDA0003423180150000044
和
Figure BDA0003423180150000045
分别是第i个晶体管的标称阈值电压和标称沟道长度，
Figure BDA0003423180150000046
和
Figure BDA0003423180150000047
分别是第i个晶体管的全局阈值电压和全局沟道长度，
Figure BDA0003423180150000048
和
Figure BDA0003423180150000049
分别第i个晶体管的局部阈值电压和局部沟道长度。全局阈值电压、局部阈值电压、全局沟道长度和局部沟道长度满足均值为零的高斯分布，标准差为工艺参数的变化。本发明中我们假设阈值电压和沟道长度的全局变化和局部变化3σ/μ的值为10％和20％，其中3σ/μ代表第i个晶体管的阈值电压和沟道长度的变化因子；对上述工艺参数服从的高斯分布进行缩放方差处理，即Vthi,s～N(μv,i,sσv,i)，Lthi,s～N(μl,i,sσl,i)；其中Vthi,s和Lthi,s表示缩放方差后的第i个晶体管的阈值电压和沟道长度，μv,i、μl,i、σv,i、σl,i表示第i个晶体管的阈值电压和沟道长度服从分布的均值和方差，s为缩放因子；考虑到电路的失效区域Ω处在工艺参数样本空间的极端位置，当直接对样本空间服从的分布进行采样时，往往需要足够多的采样次数才能保证有一定数量的样本落在失效区域内，而大量的样本带来的仿真时间将是巨大且不可接受的。为了解决这一问题，我们可以选择人为地缩放原始工艺参数分布的方差，由于失效区域往往距离样本空间的原点较远，即使改变了方差仍然不能改变失效区域的边缘性质。而针对缩放后的样本空间进行采样，可以更容易地获取位于失效区域内的样本点，从而减少总体采样次数，提高模型的初始拟合精度；对于缩放因子s，由于失效区域Ω随良率分析的sigma要求变大而向边缘移动，因此最优的s取值与电路本身和良率要求的sigma相关，我们可以通过电路实验的方法获取s因子查找表，从而选取不同良率要求下的最优化参数。具体为：
对多组不同维度的电路，按照不同的电压要求，分别采取多组s缩放采样，进行模型误差分析，选取相应的精度最优解，以此建立缩放方差的查找表。
使用拉丁超立方采样方法对缩放方差后的工艺参数进行采样，可以进一步提高采样效率。拉丁超立方采样是一种基于分层抽样的高维度采样方法。拉丁超立方采样首先对输入概率分布进行分层，在累计概率函数上分成相等的区间。输入参数从各分层间抽取随机样本，主要分成以下三个步骤。第一步将输入空间的各个维度分成互相独立的m个区间，并且这m个区间有着相同的概率。第二步在每一维里的每一个区间中进行随机采样。第三步再从每一维里随机抽取第二步选取的点，组成一个新的输入空间。
通过缩放方差的拉丁超立方采样，我们可以得到具有丰富失效区域信息的初始样本集。
S2，生成预采样训练集；
结合S1中的采样到的多组延时数据，组合生成预采样训练集。
S3，对电路关键路径构建用于求解近阈值电路路径延时数据的模型；
利用低阶张量近似模型求解近阈值电压下电路延时数据，将电路关键路径的工艺参数作为低阶张量近似模型输入变量，所述工艺参数满足高斯分布，将电路延时作为低阶张量近似模型输出变量。所述工艺参数包括晶体管阈值电压和沟道长度。
低阶张量近似模型具有模型内未知量同输入维度线性增长的特点，基于独立于维度的小尺寸最小化问题构造，并使用Hermite多项式作为基函数。求解低阶张量近似模型系数，其可表示为
Figure BDA0003423180150000061
其中，X为抽象的工艺参数向量，包括阈值电压与沟道长度，r为秩，bl为标准化系数，wl为X的一个秩一函数。且wl又可进一步表示为多项式函数形式
Figure BDA0003423180150000062
Figure BDA0003423180150000063
为多项式基函数，
Figure BDA0003423180150000064
为多项式系数。
S4，对低阶张量近似模型进行训练；具体为：
利用自适应采样建立采样分布，对失效域边界的工艺参数进行采样，通过SPICE仿真生成失效域边界的延时数据新样本，加入初始训练集中，再次对低阶张量近似模型进行训练；单纯的使用预采样样本集进行模型训练会引入很大的误差，所以本发明自适应采样计算非线性度，再结合边界设计点，生成采样分布，对失效域边界的工艺参数进行采样。失效域边界的工艺参数进行采样的过程具体如下：首先在样本集V0的条件下训练低阶张量近似模型，所述样本集V0包括利用拉丁超立方预采样的工艺参数、利用核密度估计采样的对失效域边界的工艺参数、以及通过SPICE仿真生成的延时数据。对低阶张量近似模型
Figure BDA0003423180150000071
进行多次迭代，在第l次迭代中，低阶张量近似模型被定义为
Figure BDA0003423180150000072
样本集被定义为Vl。计算得出Vl的标准差σl，通过
Figure BDA0003423180150000073
建立线性响应面gl(x)，
Figure BDA0003423180150000074
为V0的均值。利用Rackwitz-Fiessler算法计算gl(x)在f＝1和f＝1.5时的可靠性指数
Figure BDA0003423180150000075
和
Figure BDA0003423180150000076
以此计算得出非线性度
Figure BDA0003423180150000077
其中d为输入维度。
设计点
Figure BDA0003423180150000078
可以通过
Figure BDA0003423180150000079
得到，其中TC是时序约束，
Figure BDA00034231801500000710
表示根据已知的低阶张量近似模型找到的失效域边界点，新的样本点
Figure BDA00034231801500000711
可以通过在样本集V0中的原样本点
Figure BDA00034231801500000712
和设计点
Figure BDA00034231801500000713
之间插值获得，即
Figure BDA00034231801500000714
利用样本点
Figure BDA00034231801500000715
和非线性度δl构造采样分布
Figure BDA00034231801500000716
Figure BDA00034231801500000717
对Hl(x)采样得到N个点，通过SPICE仿真生成对应的延时数据，也入样本集Vl中。
按上述方法在时序失效域边界进行自适应采样，将得到的新的样本点及样本点对应的延时数据加入样本集中，重新对低阶张量近似模型进行训练。
S3.2，引入品质因数ρ衡量低阶张量近似模型精度和收敛条件，品质因数
Figure BDA00034231801500000718
其中
Figure BDA00034231801500000719
表示不同方法得到的失效概率结果，
Figure BDA00034231801500000720
表示失效概率的方差。
设置
Figure BDA00034231801500000721
时，表示分析结果
Figure BDA00034231801500000722
在(1-δ)×100％的置信度内达到(1-ε)×100％的分析精度；
重复S4直至品质因数满足设定条件。
本实施例中，为了验证所提出的延时模型的精度，我们设置ρ＝0.1作为收敛标准，即算法收敛时其分析结果估计精度达到90％，置信区间为90％。
S5，输入待测电路的工艺参数到训练后的延时模型中，输出延时数据，及延时数据的均值、方差和良率。

Claims (7)

1.一种基于缩放方差采样的近阈值电路延时估计方法，其特征在于，所述方法包括以下步骤：
S1：构建初始训练集：利用缩放方差方法，将采集的工艺参数服从的高斯分布方差扩大，提高失效区域被采样的概率，结合拉丁超立方采样对缩放方差后的工艺参数进行采样得到初始训练集的工艺参数，通过SPICE电路仿真得到的延时数据作为初始训练集的预采样延时数据，构建初始训练集；
S2，对电路关键路径构建用于求解电路路径延时数据的模型；
S3，对构建的模型进行训练得到延时模型；
S4，输入工艺参数到延时模型中，计算电路路径延时数据。
2.根据权利要求1所述的一种基于缩放方差采样的近阈值电路延时估计方法，其特征在于，S1中初始训练集的工艺参数的获取方法包括：使用时序分析工具提取出电路的关键路径，采集该关键路径的工艺参数，工艺参数为符合高斯分布的随机变量；对工艺参数服从的高斯分布进行缩放方差处理，通过拉丁超立方采样对缩放方差后的工艺参数进行采样得到初始训练集的工艺参数。
3.根据权利要求2所述的一种基于缩放方差采样的近阈值电路延时估计方法，其特征在于，所述缩放方差处理的方法包括，将采集的工艺参数表示为晶体管阈值电压X＝[Vth1,Vth2,…,Vthi,…,Vthp]和沟道长度L＝[Lch1,Lch2,…,Lchi,…,Lchp]的函数；其中Vthi和Lchi分别指第i个晶体管的阈值电压和沟道长度，共有p个晶体管；对工艺参数服从的高斯分布进行缩放方差处理，即Vthi,s～N(μv,i,sσv,i)，Lthi,s～N(μl,i,sσl,i)；其中Vthi,s和Lthi,s表示缩放方差后的第i个晶体管的阈值电压和沟道长度，μv,i、μl,i、σv,i、σl,i表示第i个晶体管的阈值电压和沟道长度服从分布的均值和方差，s为缩放因子，通过电路实验的方法建立查找表得到。
4.根据权利要求3所述的一种基于缩放方差采样的近阈值电路延时估计方法，其特征在于，所述查找表的建立方法包括，对多组不同路径长度、晶体管数目的电路，按照不同的电压要求，分别采取多组s进行缩放采样，进行模型误差分析，选取相应的精度最优解，建立缩放因子s的查找表。
5.根据权利要求3所述的一种基于缩放方差采样的近阈值电路延时估计方法，其特征在于，利用低阶张量近似模型作为求解电路路径延时数据的模型，将初始训练集的工艺参数作为低阶张量近似模型输入变量，所述工艺参数满足高斯分布，将预采样延时数据作为低阶张量近似模型输出变量，对低阶张量近似模型进行训练，初始训练集的工艺参数包括晶体管阈值电压和沟道长度。
6.根据权利要求5所述的一种基于缩放方差采样的近阈值电路延时估计方法，其特征在于，S1中初始训练集的工艺参数的获取方法还包括对所述失效区域的工艺参数进行采样，首先在样本集V0的条件下训练低阶张量近似模型，所述样本集V0包括利用拉丁超立方预采样的工艺参数、利用核密度估计采样的对失效区域的工艺参数、以及通过SPICE电路仿真生成的延时数据，并构造采样分布Hl(x)，对Hl(x)采样，将采样得到的N个样本和通过对SPICE电路仿真生成对应的延时数据加入初始训练集。
7.根据权利要求5所述的一种基于缩放方差采样的近阈值电路延时估计方法，其特征在于，构造采样分布Hl(x)的方法包括对低阶张量近似模型
Figure FDA0003423180140000021
进行多次迭代，在第l次迭代中，低阶张量近似模型被定义为
Figure FDA0003423180140000022
样本集被定义为Vl，计算得出Vl的标准差σl，通过
Figure FDA0003423180140000031
建立线性响应面
Figure FDA0003423180140000032
为原样本点，
Figure FDA0003423180140000033
为V0的均值，f为相关点；利用Rackwitz-Fiessler算法计算gl(x)在f＝1和f＝1.5时的可靠性指数
Figure FDA0003423180140000034
和
Figure FDA0003423180140000035
以此计算得出非线性度
Figure FDA0003423180140000036
其中d为输入维度，设计点
Figure FDA0003423180140000037
可以通过
Figure FDA0003423180140000038
Figure FDA0003423180140000039
得到，其中TC是时序约束，
Figure FDA00034231801400000310
表示根据已知的低阶张量近似模型找到的失效域边界点，新的样本点
Figure FDA00034231801400000311
可以通过在样本集V0中的原样本点
Figure FDA00034231801400000312
和设计点
Figure FDA00034231801400000313
之间插值获得，即
Figure FDA00034231801400000314
利用样本点
Figure FDA00034231801400000315
和非线性度δl构造采样分布
Figure FDA00034231801400000316
将对Hl(x)采样得到N个点和通过SPICE仿真生成对应的延时数据放入初始训练集中，再次对低阶张量近似模型进行训练得到最终的延时模型。
CN202111569667.XA 2021-12-21 2021-12-21 一种基于缩放方差采样的近阈值电路延时估计方法 Pending CN114239465A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111569667.XA CN114239465A (zh) 2021-12-21 2021-12-21 一种基于缩放方差采样的近阈值电路延时估计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111569667.XA CN114239465A (zh) 2021-12-21 2021-12-21 一种基于缩放方差采样的近阈值电路延时估计方法

Publications (1)

Publication Number Publication Date
CN114239465A true CN114239465A (zh) 2022-03-25

Family

ID=80760111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111569667.XA Pending CN114239465A (zh) 2021-12-21 2021-12-21 一种基于缩放方差采样的近阈值电路延时估计方法

Country Status (1)

Country Link
CN (1) CN114239465A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116911241A (zh) * 2023-04-17 2023-10-20 上海超捷芯软科技有限公司 一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116911241A (zh) * 2023-04-17 2023-10-20 上海超捷芯软科技有限公司 一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统
CN116911241B (zh) * 2023-04-17 2024-02-23 上海超捷芯软科技有限公司 一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统

Similar Documents

Publication Publication Date Title
KR101904518B1 (ko) 희귀 불량 현상을 식별하기 위한 방법 및 시스템
US8036870B2 (en) Simulation method for efficient characterization of electronic systems under variability effects
Maricau et al. Efficient variability-aware NBTI and hot carrier circuit reliability analysis
US20070143719A1 (en) Synthesizing current source driver model for analysis of cell characteristics
CN112926278B (zh) 一种基于多项式混沌克里金元模型的近阈值电路延时估计方法
Okobiah et al. Fast design optimization through simple kriging metamodeling: A sense amplifier case study
CN114239465A (zh) 一种基于缩放方差采样的近阈值电路延时估计方法
Balef et al. All-region statistical model for delay variation based on log-skew-normal distribution
CN103559369A (zh) 一种基于cad蒙特卡洛分析的电路成品率估算方法
Antoniadis et al. EVT-based worst case delay estimation under process variation
Lin et al. Performance-aware corner model for design for manufacturing
Mi et al. Fast variational analysis of on-chip power grids by stochastic extended Krylov subspace method
Kwon et al. Statistical leakage analysis using Gaussian mixture model
Lange et al. Probabilistic standard cell modeling considering non-Gaussian parameters and correlations
CN116438536A (zh) 使用物理参数的扩充灵敏度数据建模时序行为
CN110738014A (zh) 一种时序电路统计分析中的关键工艺波动确定方法
CN108614904B (zh) 基于仿真数据相关性的集成电路参数成品率快速分析方法
Kwon et al. SoftCorner: Relaxation of corner values for deterministic static timing analysis of VLSI systems
Yang et al. A supply voltage-dependent variation aware reliability evaluation model
Krishnan et al. Accurate multi-segment probability density estimation through moment matching
Awano et al. Efficient circuit failure probability calculation along product lifetime considering device aging
Maheshwari et al. Enhanced ANN for Accurate Current Prediction and Circuit Simulation in Nanosheet FETs
CN118052186A (zh) 紧凑模型参数生成系统的构建方法及其参数生成方法
Mitev et al. Parameter reduction for variability analysis by slice inverse regression method
CN116029252A (zh) 一种提取集成电路性能波动特征参数的方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination