CN116911241B - 一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统 - Google Patents

一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统 Download PDF

Info

Publication number
CN116911241B
CN116911241B CN202310410683.7A CN202310410683A CN116911241B CN 116911241 B CN116911241 B CN 116911241B CN 202310410683 A CN202310410683 A CN 202310410683A CN 116911241 B CN116911241 B CN 116911241B
Authority
CN
China
Prior art keywords
failure rate
integrated circuit
actual
determining
estimated value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310410683.7A
Other languages
English (en)
Other versions
CN116911241A (zh
Inventor
潘仲豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Chaojie Core Soft Technology Co ltd
Original Assignee
Shanghai Chaojie Core Soft Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Chaojie Core Soft Technology Co ltd filed Critical Shanghai Chaojie Core Soft Technology Co ltd
Priority to CN202310410683.7A priority Critical patent/CN116911241B/zh
Publication of CN116911241A publication Critical patent/CN116911241A/zh
Application granted granted Critical
Publication of CN116911241B publication Critical patent/CN116911241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/08—Probabilistic or stochastic CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Complex Calculations (AREA)

Abstract

本发明提供一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统，包括以下步骤：在所述初始采样点的基础上新增采样点；最小化新增采样点后实际失效率估计值的对数的方差，根据最小化结果确定所需新增采样点的实际数目；根据初始采样点的实际数目和新增采样点的实际数目确定总采样点数目；根据所述总采样点确定集成电路实际失效率的最终的准确率高的估计值；本发明的有益效果为：本发明根据最小化结果确定所需新增采样点的实际数目，然后根据初始采样点的实际数目和新增采样点的实际数目确定总采样点数目，再根据总采样点确定集成电路实际失效率的最终的准确率高的估计值，从而使得在保证失效率估计值的精度的同时有效地控制分析成本。

Description

一种基于采样点数目优化的改进的Scaled Sigma Sampling 方法及系统
技术领域
本发明涉及集成电路的成品率分析技术领域，特别是涉及一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统。
背景技术
近年来，随着集成电路(Integrated Circuit,IC)特征尺寸的不断缩小和集成度的不断提高，IC制造过程中所引入的工艺偏差日益严重，工艺偏差通常可以表征为器件参数的失配/偏差。尽管业界已经采用了各种方法(如分辨率增强技术RET等)来对其进行控制，但是器件参数的这种随机波动仍然使得整个芯片的性能响应极易偏离设计指标，造成严重的成品率问题，因此，超大规模集成电路的设计和优化必须仔细分析工艺偏差对系统失效和性能不确定性的影响，并将成品率/失效率作为系统性能优化的关键指标，值得注意的是，对大规模集成电路的成品率进行准确估计并非易事，由于当前芯片上系统通常包含数百万、甚至上千万个电路单元，一旦有一个单元失效，整个系统都会失效，因此为保证足够高的成品率，每个单元必须具有极低的失效率，例如，对于含有上百万(即106)个位单元的SRAM阵列，单个单元的失效率(即单元级失效率)必须低于10-6，否则整个阵列中至少有一个位单元无法正常工作，整个电路就失效了。
为估算这种极低失效率，传统的蒙特卡洛(Monte Carlo，MC)算法需要进行大量的采样和管级仿真，计算成本过高，对于大规模的SoC系统而言，由于一次管级仿真就需要耗费大量的时间和计算资源，MC分析的成本几乎难以承受，因此，如何在有限的计算时间内进行准确的失效率评估，对大规模集成电路系统的设计和优化具有重要意义，为快速准确地估算上述失效事件发生的概率，近年来国内外已经开展了大量的研究工作，提出了如重要性采样法(Importance Sampling，IS)，失效区域边界建模法(如Broken Spheres Method等)和电路性能分布解析模型法(如基于高斯分布函数、非中心F分布函数等概率分布函数的建模分析方法)等，但是这些方法在对高维工艺偏差空间的成品率进行时，在计算成本和精度控制上依然存在较大的局限性。
针对高维空间的成品率估计问题，业界又提出了子集仿真(Subset Simulation，SUS)方法和缩放Sigma采样(Scaled-Sigma Sampling，SSS)技术，SUS通过引入一组中间失效事件，将极低的单元失效率(量级为10-8～10-6)转化为多个估算成本较低的中间失效事件条件概率(量级为10-2～10-1)的乘积，但是这一方法的估计精度与初始采样点密切相关，较易陷入局部最优，SSS则是通过引入压扩因子，增大随机工艺偏差的原始标准差，即人为地增加工艺偏差的幅度，以降低获取失效样本点的成本，但是为了保证估计精度，需要在压扩因子的多个取值处对“压扩”后的失效率进行多次采样估计，成本依然十分可观，因此对于高维工艺偏差空间，如何在保证失效率估计精度的同时有效控制分析成本，一直是当前大规模集成电路成品率分析的瓶颈问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于采样点数目优化的Scaled Sigma Sampling方法及系统，用于解决现有技术中不能保证失效率估计精度的同时有效控制分析成本的问题。
本发明的实施方式提供了一种基于采样点数目优化的改进的Scaled SigmaSampling方法，包括以下步骤：根据SSS算法基于初始采样点确定集成电路实际失效率的准确率低的估计值；根据SSS算法基于初始采样点确定集成电路实际失效率估计值对数的方差的表达式；在所述初始采样点的基础上新增采样点；在实际失效率估计值对数的方差的表达式内将初始采样点数目替换成初始采样点数目与新增采样点数目之和；最小化新增采样点后实际失效率估计值的对数的方差，根据最小化结果确定所需新增采样点的实际数目；根据初始采样点的数目和新增采样点的实际数目确定总采样点的实际数目；根据所述总采样点确定集成电路实际失效率的最终的准确率高的估计值。
本发明的实施方式还提供了一种基于采样点数目优化的改进的Scaled SigmaSampling系统，包括：预处理模块，用于根据SSS算法基于初始采样点确定集成电路实际失效率的准确率低的估计值；根据SSS算法基于初始采样点确定集成电路实际失效率估计值的对数的方差的表达式；最小化模块，用于在所述初始采样点的基础上新增采样点；在实际失效率估计值的对数的方差的表达式内将初始采样点数目替换成初始采样点数目与新增采样点数目之和；最小化新增采样点后实际失效率估计值的对数的方差，根据最小化结果确定所需新增采样点的实际数目；确定模块，用于根据初始采样点的数目和新增采样点的实际数目确定总采样点的实际数目；根据所述总采样点确定集成电路实际失效率的最终的准确率高的估计值。
本发明的实施方式还提供了一种服务器，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如上述的基于采样点数目优化的改进的Scaled Sigma Sampling方法。
本发明的实施方式还提供了一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现如上述的基于采样点数目优化的改进的Scaled SigmaSampling方法。
本发明实施方式相对于现有技术而言，主要区别及其效果在于：通过在该初始采样点的基础上新增采样点，然后对新增采样点后的实际失效率估计值的对数的方差进行最小化处理，再根据最小化结果确定所需新增采样点的实际数目，然后再根据初始采样点的数目和新增采样点的实际数目确定总采样点数目，最后根据总采样点确定集成电路实际失效率的最终的准确率高的估计值，从而使得在保证失效率的精度的同时有效的控制分析成本。
作为进一步改进，所述根据SSS算法基于初始采样点确定集成电路实际失效率估计值的对数的方差的表达式，包括：构建有关集成电路的工艺偏差的联合概率密度函数；引入压扩因子生成压扩后的集成电路的工艺偏差的联合概率密度函数；根据所述压扩后的联合概率密度函数确定集成电路实际失效率估计值的近似表达式；根据压扩后的联合概率密度函数生成初始采样点；根据初始采样点确定压扩后的集成电路失效率的估计值；根据压扩后的集成电路失效率的估计值确定集成电路实际失效率估计值的对数的方差的表达式。
上述方案通过引入压扩因子生成压扩后的集成电路的工艺偏差的联合概率密度函数，然后确定集成电路实际失效率估计值的近似表达式，再根据压扩后的联合概率密度函数生成初始采样点，确定压扩后的集成电路失效率的估计值，最后根据压扩后的集成电路失效率的估计值确定集成电路实际失效率估计值的对数的方差的表达式，从而可以实现得出集成电路实际失效率估计值的对数的方差的表达式的目的。
作为进一步改进，所述对所述根据压扩后的集成电路失效率的估计值确定集成电路实际失效率估计值的对数的方差的表达式，包括：所述集成电路实际失效率估计值的对数方差的表达式为： 其中，Pf为集成电路实际失效率的估计值，/>为基于初始采样点得到的第q次压扩后的集成电路失效率的估计值，/>为对第q次压扩后的集成电路失效率进行估计时所采用的初始采样点数目。
作为进一步改进，所述最小化新增采样点后实际失效率估计值的对数的方差，根据最小化结果确定所需新增采样点的实际数目，包括：根据以下公式最小化新增采样点后实际失效率估计值的对数的方差： 其中，min的意思是取公式最小值，Pf为集成电路实际失效率的估计值，/>为对第q次压扩后的集成电路失效率进行估计时所采用的初始采样点数目，/>为基于初始采样点得到的第q次压扩后的集成电路失效率的估计值，/>为重新对第q次压扩后的集成电路失效率进行估计时所需的新增采样点数目。
作为进一步改进，所述新增采样点的实际数目的约束条件为以下信息：新增采样点的实际数目总和小于给定阈值和新增采样点的实际数目必须为正整数。
作为进一步改进，所述根据所述总采样点确定集成电路实际失效率的最终的准确率高的估计值，包括：根据所述总采样点更新集成电路实际失效率估计值的近似表达式中的系数；根据更新后的系数确定集成电路实际失效率的最终的准确率高的估计值。
上述方案首先根据该总采样点更新集成电路实际失效率估计值近似表达式中的系数，然后根据更新后的系数确定集成电路实际失效率的最终的准确率高的估计值，从而实现了确定最终的集成电路实际失效率估计值的目的。
附图说明
图1是本发明第一实施方式中的基于采样点数目优化的改进的Scaled SigmaSampling方法流程图；
图2是本发明第二实施方式中的基于采样点数目优化的改进的Scaled SigmaSampling方法流程图；
图3是本发明第三实施方式中的基于采样点数目优化的改进的Scaled SigmaSampling系统示意图；
图4是本发明第四实施方式中的电子设备示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明的第一实施方式涉及一种基于采样点数目优化的改进的Scaled SigmaSampling方法。流程如图1所示，具体如下：
步骤101，根据SSS算法基于初始采样点确定集成电路实际失效率的准确率低的估计值。
步骤102，根据SSS算法基于初始采样点确定集成电路实际失效率估计值的对数的方差的表达式。
具体地说，首先构建有关集成电路的工艺偏差的联合概率密度函数，然后引入压扩因子生成压扩后的集成电路的工艺偏差的联合概率密度函数，再根据压扩后的联合概率密度函数确定集成电路实际失效率估计值的近似表达式，然后根据压扩后的联合概率密度函数生成初始采样点，并根据初始采样点确定压扩后的集成电路失效率的估计值，最后根据压扩后的集成电路失效率的估计值确定集成电路实际失效率估计值的对数的方差的表达式。
实际应用中，根据SSS算法基于初始采样点确定出的集成电路实际失效率估计值的对数的方差的表达式为： 其中，Pf为集成电路实际失效率的估计值，/>为基于初始采样点得到的第q次压扩后的集成电路失效率的估计值，/>为对第q次压扩后的集成电路失效率进行估计时所采用的初始采样点数目，进一步说明，在使用SSS算法基于采样点估计出集成电路的实际失效率的估计值时，需要较大的采样点数目才能够保证了较高的估计精度，但是这样会造成较高的计算成本；本发明首先通过SSS算法基于初始采样点确定集成电路实际失效率的精度低的估计值，注意这一过程所采用的初始采样点数目Nq ORI较小，所以得出的集成电路实际失效率的估计值的精度会很低，具体步骤如下：首先采用SSS算法，选定压扩因子s的一组合理取值{sq；q＝1,2,…,Q}；对于每一个sq；采用蒙特卡洛方法，基于Nq ORI个采样点，可以估计出其压扩失效率{Pg,q MC；q＝1,2,…,Q}，注意这里为了降低成本，Nq ORI取值都比较小。
步骤103，在初始采样点的基础上新增采样点。
步骤104，在实际失效率估计值的对数的方差的表达式内将初始采样点数目替换成初始采样点数目与新增采样点数目之和。
步骤105，最小化新增采样点后实际失效率估计值的对数的方差，根据最小化结果确定所需新增采样点的实际数目。
实际应用中，根据以下公式最小化新增采样点后实际失效率估计值的对数的方差：其中，min的意思是取公式最小值，Pf为集成电路实际失效率的估计值，/>为对第q次压扩后的集成电路失效率进行估计时所采用的初始采样点数目，/>为基于初始采样点得到的第q次压扩后的集成电路失效率的估计值，/>为重新对第q次压扩后的集成电路失效率进行估计时所需新增的采样点数目。此外，该优化问题还应当满足两条约束，第一条约束要求所有新增采样点的实际数目总和不大于给定阈值NMAX，即需要将估计成本控制在给定范围内；第二条约束要求，对于每一个压扩因子的取值，只能增加采样点的实际数目，已用到的Nq ORI个采样点是无法减少的，也就是新增采样点的实际数目为正整数，对于以上所述的优化问题，可以采用通用的用于处理带约束非线性规划问题的求解器进行求解。
步骤106，根据初始采样点的数目和新增采样点的实际数目确定总采样点的实际数目。
步骤107，根据总采样点确定集成电路实际失效率的最终的准确率高的估计值。
具体地说，首先根据该总采样点更新压扩后的集成电路失效率估计值近似表达式中的系数，然后根据更新后的系数确定集成电路实际失效率的最终的准确率高的估计值。
实际应用中，然后，对于压扩因子s的每一个取值sq，采用蒙特卡洛方法，新增选取Nq ADD个采样点，再令Nq＝Nq ORI+Nq ADD，即考虑s＝sq处的所有已得到的采样点，根据公式(12)、(14)和(20)，更新系数Θ，将新的系数Θ代入集成电路实际失效率估计值的对数的表达式(9)中，再根据公式(11)更新Pf，从而可以得到集成电路实际失效率的最终的准确率高的估计值；
本实施方式可以通过在初始采样点的基础上增加新增采样点，然后对新增采样点后的实际失效率估计值的对数的方差进行最小化处理。再根据最小化结果确定所需新增采样点的实际数目，然后再根据初始采样点的数目和新增采样点的实际数目确定总采样点数目，最后根据总采样点确定集成电路实际失效率的最终的准确率高的估计值，从而使得在保证失效率的精度的同时有效地控制分析成本。
本发明的第二实施方式涉及一种基于采样点数目优化的改进的Scaled SigmaSampling方法。第二实施方式是对第一实施方式整体的详细论述，主要详细的论述在于：在本发明的第二实施方式中，明确了一种实施方式，此实施方式论述了根据SSS算法基于初始采样点确定集成电路实际失效率估计值的对数的方差的表达式以及根据总采样点数目确定集成电路实际失效率的最终的准确率高的估计值的具体过程。
本实施方式请参阅图2，包括以下步骤，进行如下说明：
步骤201，构建有关集成电路的工艺偏差的联合概率密度函数。
实际应用中，假定给定集成电路的工艺偏差经过主元分析等处理后，可以采用M维独立的随机变量x＝[x1,x2,…,xM]T表征，其中xm(m∈{1,2,…,M})相互独立，且满足均值为0，方差为1的标准正态分布，其联合概率密度函数(Probability Density Function，PDF)f(x)可以表示为高维正态分布：这里||·||表示向量的L2范数。
步骤202，引入压扩因子生成压扩后的集成电路的工艺偏差的联合概率密度函数。
实际应用中，对上述集成电路的工艺偏差的联合概率密度函数进行积分，则该集成电路实际失效率可以表示为如下积分：其中，Ω表示在工艺偏差参数空间内，不满足给定性能指标的全部失效区域。值得注意的是，对于具有极低失效率的集成电路，只有当工艺偏差x的采样点位于概率密度函数f(x)尾部区域内时，电路才会失效，也就是说，在工艺偏差空间内，采到失效点的概率非常小，因此，需要进行极其大量的采样，才能够准确预估这种情况下的极低失效率，针对这一问题，可引入压扩因子s，按比例放大x的标准差，压扩后的集成电路的工艺偏差的联合概率密度函数：/>
步骤203，根据所述压扩后的联合概率密度函数确定集成电路实际失效率估计值的近似表达式。
实际应用中，对压扩后的联合概率密度函数进行积分，则压扩后的集成电路失效率的表达式为：然后对M维工艺偏差空间进行均匀划分，得到一系列体积相同的超矩形，就可以将压扩后的集成电路的失效率Pg(s)近似为： 其中，Δx表示单个超矩形的体积，{k；k∈Ω}表示所有失效的超矩形区域，对上述压扩失效率的估计值Pg(s)求对数：根据“软最大”理论得到：/>因此，公式中的压扩失效率的估计值Pg(s)的对数可以表示为：/>其中，β＝-M,/>若能够确定系数Θ＝[α β γ]T的取值，就可以根据公式(9)，令s＝1，直接求出实际失效率估计值Pf的近似值：Pf＝Pg(s＝1)＝exp(α+γ) (11)，问题在于，很难根据系数的物理定义直接确定各个系数的取值，例如，γ由落入失效区域Ω且原点x＝0附近的超矩形确定，在实践中，在不知道失效区域Ω的情况下，无法直接找出γ的值，因此，SSS方法首先给定压扩因子s的一组合理取值{sq；q＝1,2,…,Q}，对于每一个取值sq，采用蒙特卡洛方法，基于Nq个采样点，可以得到压扩后的集成电路失效率的表达式：/>其满足如下高斯分布：其中，方差：/>然后，对Pg,q MC求对数，并做一阶泰勒展开逼近得到：/>因此，Q维随机变量向量logPg MC＝[logPg,1 MC logPg,2 MC…logPg,Q MC]T满足如下联合高斯分布：其中μg＝[log Pg,1 log Pg,2…log Pg,Q]T (17)，接下来，采用最大似然法，求解如下优化问题：/> 得到系数的最优解：/>其中，令c＝[1 01]T，可以将实际失效率的估计值Pf的对数逼近为： 其中： 因此可以得到：/>
步骤204，根据压扩后的联合概率密度函数生成初始采样点。
实际应用中，针对压扩因子s的每一个取值sq(q∈{1,2,…,Q})，根据压扩后的集成电路的工艺偏差的联合概率密度函数(4)进行采样，得到Nq ORI个采样点。
步骤205，根据初始采样点确定压扩后的集成电路失效率的估计值。
实际应用中，令Nq＝Nq ORI，根据公式(12)和(14)中，分别求出 和/>
步骤206，根据压扩后的集成电路失效率的估计值确定集成电路实际失效率估计值的对数的方差的表达式。
实际应用中，将根据Nq ORI个初始采样点由公式(26)-(27)得到的和/>带入公式(25)中，得到集成电路实际失效率Pf的估计值的对数的方差：/>
步骤207，在所述初始采样点的基础上新增采样点。
步骤208，在实际失效率估计值的对数的方差的表达式内将初始采样点数目替换成初始采样点数目与新增采样点数目之和。
实际应用中，将公式(28)中的初始采样点数目Nq ORI替换成初始采样点数目Nq ORI与新增采样点数目Nq ADD之和，用以估计集成电路实际失效率Pf的对数的方差：
步骤209，最小化新增采样点后实际失效率估计值的对数的方差，根据最小化结果确定所需新增采样点的实际数目。
实际应用中，为了提高集成电路实际失效率的估计精度，根据公式(26)，通过求解如下优化问题，确定{Nq ADD；q＝1,2,…,Q}的一组最佳取值：其中，min的意思是取公式最小值，Pf为集成电路实际失效率的估计值，/>为对第q次压扩后的集成电路失效率进行估计时所采用的初始采样点数目，/>为基于初始采样点得到的第q次压扩后的集成电路失效率的估计值，/>为重新对第q次压扩后的集成电路失效率进行估计时所需的新增采样点数目。
步骤210，根据初始采样点的数目和新增采样点的实际数目确定总采样点的实际数目。
实际应用中，根据求解公式(30)得到的{Nq ADD；q＝1,2,…,Q}的最佳取值，以及压扩后的集成电路的工艺偏差的联合概率密度函数(4)，采样得到压扩因子s的每个取值sq所对应的新增采样点，至此，每个sq所对应的总采样点数为
步骤211，根据总采样点更新集成电路实际失效率估计值近似表达式中的系数，并确定集成电路实际失效率的最终的准确率高的估计值。
实际应用中，令Nq＝Nq ORI+Nq ADD，根据公式(12)和(14)，采用所有采样点更新和/>再根据公式(20)更新集成电路实际失效率估计值近似表达式中的系数Θ，最后由公式(11)确定集成电路实际失效率的最终的准确率高的估计值。
本实施方式可以通过：构建有关集成电路的工艺偏差的联合概率密度函数，然后引入压扩因子生成压扩后的集成电路的工艺偏差的联合概率密度函数，再根据所述压扩后的联合概率密度函数确定集成电路实际失效率估计值的近似表达式，接下来根据压扩后的联合概率密度函数生成初始采样点，根据初始采样点确定压扩后的集成电路失效率的估计值，最后根据压扩后的集成电路失效率的估计值确定集成电路实际失效率估计值的对数的方差的表达式，以实现得到集成电路实际失效率估计值对数方差的表达式的目的；还可以首先根据总采样点更新压扩后的集成电路失效率估计值近似表达式中的系数，然后根据更新系数后的集成电路实际失效率估计值近似表达式得到集成电路实际失效率的最终的准确率高的估计值，从而实现了确定最终的集成电路实际失效率估计值的目的。
本发明的第三实施方式涉及一种基于采样点数目优化的Scaled Sigma Sampling系统，请参阅图3，包括：
预处理模块，用于根据SSS算法基于初始采样点确定集成电路实际失效率的准确率低的估计值；根据SSS算法基于初始采样点确定集成电路实际失效率估计值的对数的方差的表达式；
最小化模块，用于在所述初始采样点的基础上新增采样点；在实际失效率估计值的对数的方差的表达式内将初始采样点数目替换成初始采样点数目与新增采样点数目之和；最小化新增采样点后实际失效率估计值的对数的方差，根据最小化结果确定所需新增采样点的实际数目；
确定模块，用于根据初始采样点的数目和新增采样点的实际数目确定总采样点的实际数目；根据所述总采样点确定集成电路实际失效率的最终的准确率高的估计值。
不难发现，本实施方式为与第一实施方式相对应的系统实施例，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。
值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。
本发明第四实施方式涉及一种服务器，请参阅图4，包括：
至少一个处理器；以及，与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行如上的基于采样点数目优化的Scaled Sigma Sampling方法。
其中，存储器和处理器采用总线方式连接，总线可以包括任意数量的互联的总线和桥，总线将一个或多个处理器和存储器的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件，也可以是多个元件，比如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。经处理器处理的数据通过天线在无线介质上进行传输，进一步，天线还接收数据并将数据传送给处理器。
处理器负责管理总线和通常的处理，还可以提供各种功能，包括定时，外围接口，电压调节、电源管理以及其他控制功能。而存储器可以被用于存储处理器在执行操作时所使用的数据。
本发明第五实施方式涉及一种计算机可读存储介质，存储有计算机程序，计算机程序被处理器执行时实现上述方法实施例。
即，本领域技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器(processor)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
综上所述，本发明通过在该初始采样点的基础上增加新增采样点，然后对新增采样点后的实际失效率估计值的对数的方差进行最小化处理，再根据最小化结果确定所需新增采样点的实际数目，然后再根据初始采样点的数目和新增采样点的实际数目确定总采样点数目，最后根据总采样点确定集成电路实际失效率的最终的准确率高的估计值，从而使得在保证失效率的精度的同时有效的控制分析成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种基于采样点数目优化的改进的Scaled Sigma Sampling方法，其特征在于，包括以下步骤：
根据SSS算法基于初始采样点确定集成电路实际失效率的准确率低的估计值；
根据SSS算法基于初始采样点确定集成电路实际失效率估计值的对数的方差的表达式；
在所述初始采样点的基础上新增采样点；
在实际失效率估计值的对数的方差的表达式内将初始采样点数目替换成初始采样点数目与新增采样点数目之和；
最小化新增采样点后实际失效率估计值的对数的方差，根据最小化结果确定所需新增采样点的实际数目；
根据初始采样点的数目和新增采样点的实际数目确定总采样点的实际数目；
根据所述总采样点确定集成电路实际失效率的最终的准确率高的估计值。
2.根据权利要求1所述的一种基于采样点数目优化的改进的Scaled Sigma Sampling方法，其特征在于：所述根据SSS算法基于初始采样点确定集成电路实际失效率估计值的对数的方差的表达式，包括：
构建有关集成电路的工艺偏差的联合概率密度函数；
引入压扩因子生成压扩后的集成电路的工艺偏差的联合概率密度函数；
根据所述压扩后的联合概率密度函数确定集成电路实际失效率估计值的近似表达式；
根据压扩后的联合概率密度函数生成初始采样点；
根据初始采样点确定压扩后的集成电路失效率的估计值；
根据压扩后的集成电路失效率的估计值确定集成电路实际失效率估计值的对数的方差的表达式。
3.根据权利要求2所述的一种基于采样点数目优化的改进的Scaled Sigma Sampling方法，其特征在于：所述根据压扩后的集成电路失效率的估计值确定集成电路实际失效率估计值的对数的方差的表达式，包括：
根据所述压扩后的集成电路失效率的估计值确定集成电路实际失效率估计值的近似表达式；
根据所述集成电路实际失效率估计值的近似表达式确定集成电路实际失效率估计值的对数的方差的表达式。
4.根据权利要求3所述的一种基于采样点数目优化的改进的Scaled Sigma Sampling方法，其特征在于：根据所述集成电路实际失效率估计值的近似表达式确定集成电路实际失效率估计值的对数的方差的表达式，包括：
所述集成电路实际失效率估计值的对数方差的表达式为：
其中，q∈{1,2,…,Q}，/>为向量aq的转置，c＝[1 0 1]T为常数向量，Q为总的压扩因子的数量，Pf为集成电路实际失效率的估计值，/>为基于初始采样点得到的第q次压扩后的集成电路失效率的估计值，/>为对第q次压扩后的集成电路失效率进行估计时所采用的初始采样点数目。
5.根据权利要求1所述的一种基于采样点数目优化的改进的Scaled Sigma Sampling方法，其特征在于：所述最小化新增采样点后实际失效率估计值的对数的方差，根据最小化结果确定所需新增采样点的实际数目，包括：
根据以下公式最小化新增采样点后实际失效率估计值的对数的方差：
其中，q∈{1,2,…,Q}，/>为向量aq的转置，c＝[1 0 1]T为常数向量，Q为总的压扩因子的数量，min的意思是取公式最小值，Pf为集成电路实际失效率的估计值，/>为对第q次压扩后的集成电路失效率进行估计时所采用的初始采样点数目，/>为基于初始采样点得到的第q次压扩后的集成电路失效率的估计值，/>为重新对第q次压扩后的集成电路失效率进行估计时所需新增的采样点数目。
6.根据权利要求5所述的一种基于采样点数目优化的改进的Scaled Sigma Sampling方法，其特征在于：所述新增采样点的实际数目的约束条件为以下信息：
新增采样点的实际数目总和小于给定阈值和新增采样点的实际数目必须为正整数。
7.根据权利要求1所述的一种基于采样点数目优化的改进的Scaled Sigma Sampling方法，其特征在于：所述根据所述总采样点确定集成电路实际失效率的最终的准确率高的估计值，包括：
根据所述总采样点更新集成电路实际失效率估计值的近似表达式中的系数Θ，失效率的近似表达式为：所述系数Θ为Θ＝[α β γ]T的取值；
其中，Pg(s)为压扩失效率的估计值，s为压扩因子；
根据更新后的系数Θ确定集成电路实际失效率的最终的准确率高的估计值。
8.一种基于采样点数目优化的改进的Scaled Sigma Sampling系统，其特征在于：包括：
预处理模块，用于根据SSS算法基于初始采样点确定集成电路实际失效率的准确率低的估计值；根据SSS算法基于初始采样点确定集成电路实际失效率估计值的对数的方差的表达式；
最小化模块，用于在所述初始采样点的基础上新增采样点；在实际失效率估计值的对数的方差的表达式内将初始采样点数目替换成初始采样点数目与新增采样点数目之和；最小化新增采样点后实际失效率估计值的对数的方差，根据最小化结果确定所需新增采样点的实际数目；
确定模块，用于根据初始采样点的数目和新增采样点的实际数目确定总采样点的实际数目；根据所述总采样点确定集成电路实际失效率的最终的准确率高的估计值。
9.一种服务器，其特征在于，包括：
至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至7中任一所述的一种基于采样点数目优化的改进的Scaled Sigma Sampling方法。
10.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至7中任一所述的一种基于采样点数目优化的改进的ScaledSigma Sampling方法。
CN202310410683.7A 2023-04-17 2023-04-17 一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统 Active CN116911241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310410683.7A CN116911241B (zh) 2023-04-17 2023-04-17 一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310410683.7A CN116911241B (zh) 2023-04-17 2023-04-17 一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统

Publications (2)

Publication Number Publication Date
CN116911241A CN116911241A (zh) 2023-10-20
CN116911241B true CN116911241B (zh) 2024-02-23

Family

ID=88361616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310410683.7A Active CN116911241B (zh) 2023-04-17 2023-04-17 一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统

Country Status (1)

Country Link
CN (1) CN116911241B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06348683A (ja) * 1993-04-16 1994-12-22 Sony Corp 集積回路のシミュレーション方法
CN103577646A (zh) * 2013-11-09 2014-02-12 深港产学研基地 一种快速估算集成电路良率的计算方法
US8806418B1 (en) * 2013-06-19 2014-08-12 Freescale Semiconductor, Inc. Scaled sigma sampling
CN109145318A (zh) * 2017-06-15 2019-01-04 复旦大学 考虑重复单元相关性的系统失效率非线性估计方法
US10325056B1 (en) * 2016-06-10 2019-06-18 Cadence Design Systems, Inc. Failure boundary classification and corner creation for scaled-sigma sampling
CN110046365A (zh) * 2018-01-16 2019-07-23 复旦大学 一种基于非高斯采样的sram电路良率分析方法
US10528644B1 (en) * 2017-06-30 2020-01-07 Cadence Design Systems, Inc. Estimation and visualization of a full probability distribution for circuit performance obtained with Monte Carlo simulations over scaled sigma sampling
CN111581909A (zh) * 2020-04-15 2020-08-25 东南大学 基于改进的自适应重要性采样算法的sram良率评估方法
US10853550B1 (en) * 2018-07-03 2020-12-01 Cadence Design Systems, Inc. Sampling selection for enhanced high yield estimation in circuit designs
CN114186518A (zh) * 2021-12-17 2022-03-15 深圳国微福芯技术有限公司 一种集成电路良率估算方法及存储器
CN114239465A (zh) * 2021-12-21 2022-03-25 东南大学 一种基于缩放方差采样的近阈值电路延时估计方法
CN114239464A (zh) * 2021-12-17 2022-03-25 深圳国微福芯技术有限公司 基于贝叶斯筛选器与重采样的电路的良率预测方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10330727B2 (en) * 2016-09-15 2019-06-25 Samsung Electronics Co., Ltd. Importance sampling method for multiple failure regions

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06348683A (ja) * 1993-04-16 1994-12-22 Sony Corp 集積回路のシミュレーション方法
US8806418B1 (en) * 2013-06-19 2014-08-12 Freescale Semiconductor, Inc. Scaled sigma sampling
CN103577646A (zh) * 2013-11-09 2014-02-12 深港产学研基地 一种快速估算集成电路良率的计算方法
US10325056B1 (en) * 2016-06-10 2019-06-18 Cadence Design Systems, Inc. Failure boundary classification and corner creation for scaled-sigma sampling
CN109145318A (zh) * 2017-06-15 2019-01-04 复旦大学 考虑重复单元相关性的系统失效率非线性估计方法
US10528644B1 (en) * 2017-06-30 2020-01-07 Cadence Design Systems, Inc. Estimation and visualization of a full probability distribution for circuit performance obtained with Monte Carlo simulations over scaled sigma sampling
CN110046365A (zh) * 2018-01-16 2019-07-23 复旦大学 一种基于非高斯采样的sram电路良率分析方法
US10853550B1 (en) * 2018-07-03 2020-12-01 Cadence Design Systems, Inc. Sampling selection for enhanced high yield estimation in circuit designs
CN111581909A (zh) * 2020-04-15 2020-08-25 东南大学 基于改进的自适应重要性采样算法的sram良率评估方法
CN114186518A (zh) * 2021-12-17 2022-03-15 深圳国微福芯技术有限公司 一种集成电路良率估算方法及存储器
CN114239464A (zh) * 2021-12-17 2022-03-25 深圳国微福芯技术有限公司 基于贝叶斯筛选器与重采样的电路的良率预测方法及系统
CN114239465A (zh) * 2021-12-21 2022-03-25 东南大学 一种基于缩放方差采样的近阈值电路延时估计方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CMOS电路高温贮存加速试验可靠性估计;薄兰邵, 程洁超;质量与可靠性(第02期);全文 *
Gradient importance sampling: An efficient statistical extraction methodology of high-sigma SRAM dynamic characteristics;Thomas Haine, J. Segers, et al;2018 Design, Automation & Test in Europe Conference & Exhibition (DATE);全文 *
基于自适应重要抽样的可靠性分析方法;马纪明;詹晓燕;曾声奎;;北京航空航天大学学报(第09期);全文 *

Also Published As

Publication number Publication date
CN116911241A (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
Lin et al. An improved statistical approach for consistency test in AHP
CN112633511B (zh) 用于计算量子配分函数的方法、相关装置及程序产品
US10592634B1 (en) Systems and methods for automatic handling of engineering design parameter violations
US11252044B2 (en) Network traffic prediction method, apparatus, and electronic device
WO2011078965A1 (en) Methods and systems for high sigma yield estimation using reduced dimensionality
WO2011078930A1 (en) Methods and systems for high sigma yield estimation
Wang et al. A data-driven uncertainty quantification method for stochastic economic dispatch
US8813009B1 (en) Computing device mismatch variation contributions
US20100205574A1 (en) Support apparatus and method
CN116485031A (zh) 短期电力负荷的预测方法、装置、设备及存储介质
US10803218B1 (en) Processor-implemented systems using neural networks for simulating high quantile behaviors in physical systems
CN116911241B (zh) 一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统
CN116953478B (zh) 用于集成电路的超低失效率分析方法、装置和计算设备
CN107204616B (zh) 基于自适应稀疏伪谱法的电力系统随机状态估计方法
US9235675B2 (en) Multidimensional monte-carlo simulation for yield prediction
CN115204404B (zh) 一种抑制费米子系统测量中的错误的方法及装置
CN114417653B (zh) 基于不确定性的卫星组件电路板热可靠性分析方法
CN115392441A (zh) 量化神经网络模型的片内适配方法、装置、设备及介质
CN113408226B (zh) 一种基于深度学习的芯片供电网络凸快电流估算方法及系统
CN116911223B (zh) 用于集成电路的超低失效率上界估计方法、装置及介质
Adeyemi et al. Extension of Exponential Pareto Distribution with the Order Statistics: Some Properties and Application to Lifetime Dataset
CN118036551A (zh) 用于集成电路的失效样本再采样方法、装置和计算设备
CN114626636A (zh) 电网负荷预测方法、装置、建模方法、计算机设备及介质
WO2023065309A1 (zh) 一种电路设计方法及装置
CN115587284A (zh) 结构模型更新方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant