CN114186518A - 一种集成电路良率估算方法及存储器 - Google Patents

一种集成电路良率估算方法及存储器 Download PDF

Info

Publication number
CN114186518A
CN114186518A CN202111552757.8A CN202111552757A CN114186518A CN 114186518 A CN114186518 A CN 114186518A CN 202111552757 A CN202111552757 A CN 202111552757A CN 114186518 A CN114186518 A CN 114186518A
Authority
CN
China
Prior art keywords
failure
point
importance
points
yield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111552757.8A
Other languages
English (en)
Inventor
赵文鹏
苏东
李鹏浩
王华卓
范文妍
鲍琛
白耿
何元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Guowei Fuxin Technology Co ltd
Original Assignee
Shenzhen Guowei Fuxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Guowei Fuxin Technology Co ltd filed Critical Shenzhen Guowei Fuxin Technology Co ltd
Priority to CN202111552757.8A priority Critical patent/CN114186518A/zh
Publication of CN114186518A publication Critical patent/CN114186518A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/23—Clustering techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/08—Probabilistic or stochastic CAD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Biology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种集成电路良率估算方法及存储器，所述方法包括：构建初始的提议分布，并进行如下迭代过程：在构建的提议分布下进行重要性采样，对产生的样本点进行电路仿真，得到每个样本点的性能参数；根据划定的性能边界确定多个失效点，并计算每个失效点的重要性权重，随后进行良率估算；根据估算的良率计算重要性采样的品质因数并判断重要性采样的品质因数是否达到设定的指标，若达到，则退出迭代并输出估算的良率，否则，通过线性插值法更新失效点的位置参数并构建新的提议分布，并重新进行迭代。采用本发明的技术方案，可以提高集成电路良率的估算效率。

Description

一种集成电路良率估算方法及存储器
技术领域
本发明涉及集成电路领域，尤其涉及一种基于插值自适应重要性采样技术的集成电路良率估算方法及存储器。
背景技术
在集成电路制造工艺到了深纳米节点，由于制造过程中的工艺浮动，一些相关的电路参数如有效沟道长度，晶体管阈值电压等可能会偏离设计时的额定值，并且这些随机性误差无法随工艺程度成比例的减小，工艺浮动对整个电路的影响愈发严重，从而导致产品的良率下降。同时随着电路规模增大，要保证整个电路的高良率，就需要晶体管级失效率极低，这类问题称为极小概率问题。Monte Carlo方法是一种通用的良率估算方法，首先根据参数变量的概率分布在参数域产生大量的样本点，然后对每个样本点进行电路仿真得到对应的性能参数，根据预先确定的性能尺度判别失效样本点，最后通过统计学方法即可估算电路失效率。然而Monte Carlo方法在处理极小概率问题时需要的采集的样本数量过于庞大，所需进行的电路仿真次数甚至到了无法接受的地步，成为集成电路预测仿真需要解决的难题。
重要性采样是目前一类较为热门的快速良率估算方法，在重要性采样过程中，构造了一个采样中心在失效域内的分布函数，通过构造的这个提议分布能够获取更多的失效样本点，从而能以较少的采样次数获取足够多的失效样本。其中，重要性采样的关键在于提议分布的构造，提议分布构造得越好，算法效率就越高。然而在高维多失效域的情况下，很难得到合适的提议分布，导致算法效率不高。
发明内容
本发明的目的是针对上述现有技术存在的集成电路良率估算算法效率不高的缺陷，提供一种基于插值自适应重要性采样技术的集成电路良率估算方法。
本发明实施例中，提出了一种集成电路良率估算方法，其特征在于，包括：
构建初始的提议分布，并进行如下迭代运算：
在构建的提议分布下进行重要性采样，对产生的样本点进行电路仿真，得到每个样本点的性能参数；
根据划定的性能边界确定多个失效点，并计算每个失效点的重要性权重，随后进行良率估算；
根据估算的良率计算重要性采样的品质因数并判断重要性采样的品质因数是否达到设定的指标，若达到，则退出迭代并输出估算的良率，否则，通过线性插值法更新失效点的位置参数并构建新的提议分布，重新进行迭代。
本发明实施例中，构建初始的提议分布的过程包括：
首先确定实施例电路的参数域R的范围，随后选择Sobol序列在参数域R中采集M个样本，对这M个样本进行电路仿真，得到一系列性能参数，根据划定的性能边界确定一系列失效点{x0,x1,…,xp-1}，p为失效点个数；
随机选择k个对象作为初始聚类中心，其余失效点按欧氏距离最小的原则分配到离它最近的聚类中；
把k个初始聚类中心两两连线，合并那些距离很近的聚类，最终确定k1个聚类；
在每个聚类中，根据最小二范数原理重新确定聚类中心si＝arg min||si-xj||,i＝1,2,…k1,j＝1,2,…ki,2，式中si为第i个聚类的聚类中心，xj为第i个聚类中的所有失效样本，根据新的聚类中心重新确定参数空间中所有失效样本所属聚类，由此确定了k1个失效域
Figure BDA0003418172890000031
根据每个失效域中心构建对应失效域的提议分布。
本发明实施例中，根据每个失效域中心构建对应失效域的提议分布，包括：
将每个聚类的聚类中心当作重要性采样提议分布的采样中心，构建k1个高斯分布qi(x)＝qi(x|ui，σ)i＝1，…，k1。
本发明实施例中，根据划定的性能边界确定多个失效点，包括：
在在构建的提议分布下取抽N个样本
Figure BDA0003418172890000032
每个失效区抽取样本个数为N1＝N/k1，对这些样本进行电路仿真，得到性能参数{y1，y2，…，yN}，根据划定的性能边界判定失效点，其中，N1取N/k1的整数部分。。
本发明实施例中，计算重要性权重的公式如下：
Figure BDA0003418172890000033
其中，N为样本的个数，f(xi)为集成电路原始工艺参数服从的分布π(x|u，σ)的概率密度函数，
Figure BDA0003418172890000034
为第t次迭代构建的提议分布
Figure BDA0003418172890000035
的概率密度函数；
I(xi)是指标函数，当样本点xi经过电路仿真判定为失效点时为1，不是失效点时为0，即：
Figure BDA0003418172890000036
本发明实施例中，估算良率的公式如下：
Figure BDA0003418172890000037
本发明实施例中，重要性采样的品质因数ρ的计算公式如下：
Figure BDA0003418172890000041
其中，
Figure BDA0003418172890000042
表示第t次迭代估计的失效率，
Figure BDA0003418172890000043
本发明实施例中，通过线性插值法更新失效点的位置参数并构建新的提议分布，包括：
根据线性插值法产生Γ个新的位置参数，每个失效域产生的新的位置参数的个数为Γ1＝T/k1，其中，Γ为设定的个数，Γ1取Γ/k1的整数部分；
以每个失效域重要性权重最大的点作为基准点，选择与基准点具有最小二范数的Γ1个失效点，将基准点与这些点连线，得到线性方程
Figure BDA0003418172890000044
式中h1，…，hp为基准点p个维度的坐标，gi，1是其它每个失效点p个维度的坐标；
在每个线段上产生一个服从[0，1]的均匀分布的随机数r，得到插值点的位置参数{l1＝gi，1+(h1-gi，1)×r，l2＝ηλ2+gi，2，…，lp＝ηλp+gi，p}，i＝1，…Γ1；
根据这些插值点建立每个失效域新的提议分布。
本发明实施例中，还提供了一种存储器，所述存储器中存储有计算机程序，当所述计算机程序被执行时，实现上述的集成电路良率估算方法。
与现有技术相比，采用本发明的集成电路良率估算方法，利用重要性采样技术，将线性插值法作为自适应更新策略，不断调整构建的提议分布，不仅能得到一个精确的良率估算结果，并且大大缩减了采样次数，提高了良率估算的效率，能够在保证良率估算结果精确度的前提下，大大缩小采样次数，进而减少不必要的电路仿真，节省了大量时间和资源。
附图说明
图1为本发明实施例的集成电路良率估算方法的流程示意图；
图2为本发明实施例的Sobol采样和简单随机抽样的对比示意图；
图3为本发明实施例的插值参数示意图；
图4为本发明的方法与Monte Carlo法对比实施例仿真结果图；
图5为本发明的方法与Monte Carlo法对比实施例仿真结果统计表。
具体实施方式
本发明提供了一种基于插值自适应重要性采样技术的集成电路良率估算方法，重要性采样的提议分布的构造是其中的关键，提议分布构造地好坏直接影响了良率估算的精度。重要性采样核心思想是构造一个提议分布，将采样中心移到失效区域，本发明通过引入重要性权重来进行良率估算，以实现更少的采样次数得到精确的良率估算结果的目的。而仅构造一个提议分布进行重要性采样在多失效域情况下会损失精度，因此本发明通过K中心点聚类算法对失效样本点进行聚类，将每个聚类当作一个失效域，分别在每个失效域内进行重要性采样，并通过插值法作为自适应更新迭代策略对每个失效域构造的提议分布不断进行调整，最终得到一个精确的良率估算结果。
具体地，如图1所示，本发明实施例提供的集成电路良率估算方法，包括步骤S1-步骤S5。下面分别进行说明。
步骤S1：构建初始的提议分布。
具体地，步骤S1包括步骤S11-S14。下面分别进行说明。
步骤S11：首先确定实施例电路的参数域R的范围，随后选择Sobol序列在参数域R中采集M个样本。如图2所示，Sobol序列相比简单随机抽样具有更好的均匀性，可以得到尽可能多的失效点。对这M个样本进行电路仿真，得到一系列性能参数，根据划定的性能边界确定一系列失效点{x0，x1，…，xp-1}，p为失效点个数。
步骤S12：随机选择k个对象作为初始聚类中心，其余失效点按欧氏距离最小的原则分配到离它最近的聚类中，然后把k个初始聚类中心两两连线，合并那些距离很近的聚类，最终确定k1个聚类。
步骤S13：在每个聚类中，根据最小二范数原理重新确定聚类中心si＝arg min||si-xj||，i＝1，2，…k1，j＝1，2，…ki，2，式中si为第i个聚类的聚类中心，xj为第i个聚类中的所有失效样本。根据新的聚类中心重新确定参数空间中所有失效样本所属聚类，由此确定了k1个失效域
Figure BDA0003418172890000061
步骤S14：根据每个失效域中心构建对应失效域的提议分布。
具体地，将每个聚类的聚类中心当作重要性采样提议分布的采样中心，构建k1个高斯分布qi(x)＝qi(x|ui，σ)i＝1，…，k1。
步骤S2：在构建的提议分布下进行重要性采样，对产生的样本点进行电路仿真，得到每个样本点的性能参数，根据划定的性能边界确定多个失效点，并计算每个失效点的重要性权重，随后进行良率估算。
具体地，步骤S2包括：
步骤S21：在上一次迭代构建的高斯分布下抽N个样本
Figure BDA0003418172890000062
每个失效区抽取样本个数为N1＝N/k1，，N1取N/k1的整数部分，对这些样本进行电路仿真，得到性能参数{y1，y2，…，yN}，根据划定的性能边界判定失效点；
步骤S22：计算重要性权重，计算重要性权重的公式如下：
Figure BDA0003418172890000063
其中，N为样本的个数，f(xi)为集成电路原始工艺参数服从的分布π(x|u，σ)的概率密度函数，
Figure BDA0003418172890000071
为第t次迭代构建的提议分布
Figure BDA0003418172890000072
的概率密度函数；
I(xi)是指标函数，当样本点xi经过电路仿真判定为失效点时为1，不是失效点时为0，即：
Figure BDA0003418172890000073
步骤S23：估算良率
Figure BDA0003418172890000074
步骤S3：根据估算的良率计算重要性采样的品质因数并判断重要性采样的品质因数ρ是否达到设定的指标Qm。
步骤S3中，重要性采样的品质因数ρ的计算公式如下：
Figure BDA0003418172890000075
其中，
Figure BDA0003418172890000076
表示第t次迭代估计的失效率，
Figure BDA0003418172890000077
，
Figure BDA0003418172890000078
表示
Figure BDA0003418172890000079
的均方差。
步骤S4：若ρ≥Qm，则通过线性插值法更新失效点的位置参数并构建新的提议分布，然后返回步骤S2，进行下一次迭代。
具体地，步骤S4包括：
步骤S41：根据线性插值法产生Γ个新的位置参数，每个失效域产生的新的位置参数的个数为Γ1＝Γ/k1，其中，Γ为根据具体需要设定的差值的个数，Γ1取Γ/k1的整数位；
步骤S42：以每个失效域重要性权重最大的点作为基准点，选择与基准点具有最小二范数的Γ1个失效点，将基准点与这些点连线，得到线性方程
Figure BDA00034181728900000710
式中h1，…，hp为基准点p个维度的坐标，gi,1是其它每个失效点p个维度的坐标；
步骤S43：在每个线段上产生一个服从[0,1]的均匀分布的随机数r，得到插值点的位置参数{l1＝gi,1+(h1-gi,1)×r,l2＝ηλ2+gi,2,…,lp＝ηλp+gi,p},i＝1,…Γ1，插值参数示意图如图3所示；
步骤S44：根据这些插值点建立每个失效域新的提议分布。
步骤S5：若ρ＜Qm，则停止迭代，并输出估算的良率。
如图4所示，对测试电路进行良率分析，分别运用本发明的方法与Monte Carlo方法估算良率，从图4的仿真结果中可以看出，本发明的方法用更少的样本(即更少的仿真次数)收敛到了和Monte Carlo法接近的位置上，达到了快速良率估算的目的。
图5进一步对比了本发明方法与Monte Carlo方法，在该实例中，本发明的方法估算的失效率与Monte Carlo方法估算的失效率误差为2.373％。本发明的方法预采样次数为400次，重要性采样次数为3200次，总的采样次数为3600次，而Monte Carlo方法采样次数为20000次，说明本发明的方法基本在保证同一精度的前提下，有更快的收敛速度。
综上所述，采用本发明的集成电路良率估算方法，利用重要性采样技术，将线性插值法作为自适应更新策略，不断调整构建的提议分布，不仅能得到一个精确的良率估算结果，并且大大缩减了采样次数，提高了良率估算的效率，能够在保证良率估算结果精确度的前提下，大大缩小采样次数，进而减少不必要的电路仿真，节省了大量时间和资源。
进一步地，本发明还提供了一种存储器，所述存储器中存储有计算机程序，当所述计算机程序被执行时，实现上述的集成电路良率估算方法。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种集成电路良率估算方法，其特征在于，包括：
构建初始的提议分布，并进行如下迭代运算：
在构建的提议分布下进行重要性采样，对产生的样本点进行电路仿真，得到每个样本点的性能参数；
根据划定的性能边界确定多个失效点，并计算每个失效点的重要性权重，随后进行良率估算；
根据估算的良率计算重要性采样的品质因数并判断重要性采样的品质因数是否达到设定的，若达到，则退出迭代并输出估算的良率，否则，通过线性插值法更新失效点的位置参数并构建新的提议分布，重新进行迭代。
2.如权利要求1所述的集成电路良率估算方法，其特征在于，构建初始的提议分布的过程包括：
首先确定实施例电路的参数域R的范围，随后选择Sobol序列在参数域R中采集M个样本，对这M个样本进行电路仿真，得到一系列性能参数，根据划定的性能边界确定一系列失效点{x0,x1,…,xp-1}，p为失效点个数；
随机选择k个对象作为初始聚类中心，其余失效点按欧氏距离最小的原则分配到离它最近的聚类中；
把k个初始聚类中心两两连线，合并那些距离很近的聚类，最终确定k1个聚类；
在每个聚类中，根据最小二范数原理重新确定聚类中心si＝arg min||si-xj||,i＝1,2,…k1,j＝1,2,…ki,2，式中si为第i个聚类的聚类中心，xj为第i个聚类中的所有失效样本，根据新的聚类中心重新确定参数空间中所有失效样本所属聚类，由此确定了k1个失效域
Figure FDA0003418172880000011
根据每个失效域中心构建对应失效域的提议分布。
3.如权利要求2所述的集成电路良率估算方法，其特征在于，根据每个失效域中心构建对应失效域的提议分布，包括：
将每个聚类的聚类中心当作重要性采样提议分布的采样中心，构建k1个高斯分布qi(x)＝qi(x|ui,σ)i＝1,…,k1。
4.如权利要求2所述的集成电路良率估算方法，其特征在于，根据划定的性能边界确定多个失效点，包括：
在在构建的提议分布下取抽N个样本
Figure FDA0003418172880000021
t为迭代的次数，每个失效区抽取样本个数为N1＝N/k1，对这些样本进行电路仿真，得到性能参数，根据划定的性能边界判定失效点，其中，N1取N/k1的整数部分。
5.如权利要求4所述的集成电路良率估算方法，其特征在于，计算重要性权重的公式如下：
Figure FDA0003418172880000022
其中，N为样本的个数，f(xi)为集成电路原始工艺参数服从的分布π(x|u,σ)的概率密度函数，
Figure FDA0003418172880000023
为第t次迭代构建的提议分布
Figure FDA0003418172880000024
的概率密度函数；
I(xi)是指标函数，当样本点xi经过电路仿真判定为失效点时为1，不是失效点时为0，即：
Figure FDA0003418172880000025
6.如权利要求5所述的集成电路良率估算方法，其特征在于，估算良率的公式如下：
Figure FDA0003418172880000031
7.如权利要求6所述的集成电路良率估算方法，其特征在于，重要性采样的品质因数ρ的计算公式如下：
Figure FDA0003418172880000032
其中，
Figure FDA0003418172880000033
表示第t次迭代估计的失效率，
Figure FDA0003418172880000034
8.如权利要求2所述的集成电路良率估算方法，其特征在于，通过线性插值法更新失效点的位置参数并构建新的提议分布，包括：
根据线性插值法产生Γ个新的位置参数，每个失效域产生的新的位置参数的个数为Γ1＝Γ/k1，其中,Γ为设定的个数，Γ1取Γ/k1的整数部分；
以每个失效域重要性权重最大的点作为基准点，选择与基准点具有最小二范数的Γ1个失效点，将基准点与这些点连线，得到线性方程
Figure FDA0003418172880000035
式中h1,…,hp为基准点p个维度的坐标，gi,1是其它每个失效点p个维度的坐标；
在每个线段上产生一个服从[0,1]的均匀分布的随机数r，得到插值点的位置参数{l1＝gi,1+(h1-gi,1)×r,l2＝ηλ2+gi,2,…,lp＝ηλp+gi,p},i＝1,…Γ1；
根据这些插值点建立每个失效域新的提议分布。
9.一种存储器，其特征在于，所述存储器中存储有计算机程序，当所述计算机程序被执行时，实现如权利要求1-8任一项所述的集成电路良率估算方法。
CN202111552757.8A 2021-12-17 2021-12-17 一种集成电路良率估算方法及存储器 Pending CN114186518A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111552757.8A CN114186518A (zh) 2021-12-17 2021-12-17 一种集成电路良率估算方法及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111552757.8A CN114186518A (zh) 2021-12-17 2021-12-17 一种集成电路良率估算方法及存储器

Publications (1)

Publication Number Publication Date
CN114186518A true CN114186518A (zh) 2022-03-15

Family

ID=80605522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111552757.8A Pending CN114186518A (zh) 2021-12-17 2021-12-17 一种集成电路良率估算方法及存储器

Country Status (1)

Country Link
CN (1) CN114186518A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116911241A (zh) * 2023-04-17 2023-10-20 上海超捷芯软科技有限公司 一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统
CN116953478A (zh) * 2023-07-24 2023-10-27 上海超捷芯软科技有限公司 用于集成电路的超低失效率分析方法、装置和计算设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116911241A (zh) * 2023-04-17 2023-10-20 上海超捷芯软科技有限公司 一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统
CN116911241B (zh) * 2023-04-17 2024-02-23 上海超捷芯软科技有限公司 一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统
CN116953478A (zh) * 2023-07-24 2023-10-27 上海超捷芯软科技有限公司 用于集成电路的超低失效率分析方法、装置和计算设备
CN116953478B (zh) * 2023-07-24 2024-04-26 上海超捷芯软科技有限公司 用于集成电路的超低失效率分析方法、装置和计算设备

Similar Documents

Publication Publication Date Title
Akimoto et al. Theoretical foundation for CMA-ES from information geometry perspective
CN114186518A (zh) 一种集成电路良率估算方法及存储器
CN110674865B (zh) 面向软件缺陷类分布不平衡的规则学习分类器集成方法
CN111738477B (zh) 基于深层特征组合的电网新能源消纳能力预测方法
CN107070867B (zh) 基于多层局部敏感哈希表的网络流量异常快速检测方法
CN114239464B (zh) 基于贝叶斯筛选器与重采样的电路的良率预测方法及系统
CN112801281A (zh) 基于量子化生成模型和神经网络的对抗生成网络构建方法
CN111079788A (zh) 一种基于密度Canopy的K-means聚类方法
Zhao et al. SAMG: Sparsified graph-theoretic algebraic multigrid for solving large symmetric diagonally dominant (SDD) matrices
CN111985825A (zh) 一种用于滚磨机定向仪的晶面质量评估方法
CN114936518A (zh) 一种拉伸/压缩弹簧设计参数求解方法
CN111291810A (zh) 基于目标属性解耦的信息处理模型生成方法及相关设备
CN111062524A (zh) 基于优化遗传算法的景区短期客流量的预测方法及系统
CN110275895B (zh) 一种缺失交通数据的填充设备、装置及方法
CN110648355A (zh) 一种图像跟踪方法、系统及相关装置
CN116090389A (zh) 基于失效边缘采样的电路良率估计方法、预测系统
CN116741273A (zh) 一种识别空间转录组空间区域和细胞类型的特征学习方法
Polzehl et al. Local likelihood modeling by adaptive weights smoothing
CN115102868A (zh) 一种基于SOM聚类与深度自编码器的web服务QoS预测方法
Zhou et al. Uncertainty quantification under group sparsity
CN112766336A (zh) 一种最大化随机平滑下提高模型可验证防御性能的方法
Cao et al. A self-braking symbiotic organisms search algorithm for bi-objective reentrant hybrid flow shop scheduling problem
CN113722556B (zh) 基于自适应数据域划分的保隐私范围查询方法
CN111898421B (zh) 一种用于视频行为识别的正则化方法
CN115618279A (zh) 小众app分类系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination