CN108039348A - 可实现高耐压的esd保护器件及其制造方法 - Google Patents
可实现高耐压的esd保护器件及其制造方法 Download PDFInfo
- Publication number
- CN108039348A CN108039348A CN201810045594.6A CN201810045594A CN108039348A CN 108039348 A CN108039348 A CN 108039348A CN 201810045594 A CN201810045594 A CN 201810045594A CN 108039348 A CN108039348 A CN 108039348A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- type
- substrate
- high voltage
- protective device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000004544 sputter deposition Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 2
- 230000026267 regulation of growth Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 8
- 230000004224 protection Effects 0.000 abstract description 3
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种可实现高耐压的ESD保护器件，其特征在于：包括衬底、第一外延层、埋层注入、第二外延层、第二外延层的掺杂区，以及穿过第一外延层和第二外延层到达衬底的深槽，器件正面开孔溅射金属形成正面电极，器件背面衬底减薄后蒸发金属形成背面电极。本发明公开的器件结构简单可实行，能制作小型化便携式产品，克服了现有高压台面工艺器件尺寸偏大及普通纵向NPN/PNP结构存在穿通Punch Through难以实现高耐压的缺点，从而被广泛应用到消费电子、工业控制和汽车电子等系统中的高压ESD防护。
Description
技术领域
本发明属于半导体器件及半导体制造技术领域，特别涉及一种高耐压的ESD保护器件结构及其制造方法。
背景技术
随着电子产品快速发展，ESD保护器件越来越多的应用到各种电子产品中，以克服产品在制造、封装、测试及运输使用过程中产生的静电。据调查，导致IC功能失效的诸多因素中，ESD器件失效已成为主要因素之一，因此ESD防护器件的设计变得越发重要和具有挑战性。
目前应用在高压IC领域中的防护器件主要有两种，一种是传统的NPN/PNP结构(如图1所示)，采用台面工艺在晶圆片的正面和反面通过长时间扩散形成深结，从而获得较高的击穿电压，这种器件尽管其工艺简单成本低，但是却无法实现尺寸较小的器件，不利于便携、小型化产品的要求，而这种结构的平面工艺由于存在穿通很难实现高耐压。另一种高压ESD器件为SCR与LDMOS的结合，SCR内部存在正反馈通路故泄放电流能力强，LDMOS通过场板技术或者降低表面电场(RESURF)技术能提高器件的栅氧击穿能力，因此这种器件有很强的抗ESD能力和较高的触发电压，但它的缺点是维持电压低，容易进入闩锁状态，造成后端电路功能失效。
发明内容
为解决上述问题，本发明提供了可实现高耐压的ESD保护器件，基于NPN/PNP结构，通过设计器件的内部结构，调整关键尺寸参数，实现了高耐压低残压的ESD保护器件。
本发明的技术方案是：
可实现高耐压的ESD保护器件，包括衬底100、第一外延层110、埋层注入120、第二外延层130、第二外延层的掺杂区140，以及穿过第一外延层和第二外延层到达衬底的深槽150，器件正面开孔溅射金属形成正面电极200，器件背面衬底减薄后蒸发金属形成背面电极。
当衬底100为P型时，第一外延层110可选P型或N型导电类型，埋层(120)为N型掺杂区，第二外延层(130)可选P型或N型导电类型，第二外延的掺杂区为P型掺杂。
当衬底100为N型时，第一外延层110可选P型或N型导电类型，埋层(120)为P型掺杂区，第二外延层(130)可选P型或N型导电类型，第二外延的掺杂区为N型掺杂。
第一外延层110电阻率为0.1Ω·cm-100Ω·cm，厚度为5μm-20μm；埋层区120掺杂浓度范围是1E18cm-3-1E20cm-3之间；第二外延层区域(130)的阻率为0.1Ω·cm-100Ω·cm，厚度为5μm-20μm；掺杂区140掺杂浓度范围是5E18cm-3-1E20cm-3之间。
即上述器件结构从下至上依次可以为：(PsubN-N+N-P+)、(PsubP-N+P-P+)、(PsubN-P+N-P+)、(NsubP-P+P-N+)、(NsubN-P+N-N+)、(NsubP-N+P-N+)。
上述可实现高耐压的ESD保护器件的制造方法包括以下步骤：
步骤(1)：在衬底片100上经生长第一外延层110；
步骤(2)：在第一外延层110上注入杂质，其导电类型与衬底导电类型相反，经过高温退火形成埋层区域120；
步骤(3)：再次生长外延，形成第二外延层130；
步骤(4)：正面注入与衬底导电类型相同的杂质并退火形成掺杂区140；
步骤(5)：正面做深槽刻蚀150，深槽穿过第一外延层、埋层和第二外延层到达衬底，并填充SIO2介质；
步骤(6)：正面做接触孔并溅射金属形成正面电极200。
上述工艺中，埋层120工艺有另一种实现方式，即在第一外延层后通过生长高浓度的外延层的方式形成埋层，电阻率为0.001Ω·cm-0.01Ω·cm，厚度为2μm-15μm。
当形成为改良型的NPN或PNP双向器件，两个电极使用时不区分极性。
通过在所述的可实现高耐压的ESD保护器件结构上以并联的方式集成一个单向二极管器件，可实现高耐压的ESD保护器件与单向二极管采用深槽隔离的方式可实现带负阻特性的单向高压ESD保护器件。
本发明的有益效果是通过在传统NPN/PNP结构上增加工艺层次，形成有浓度梯度的掺杂区来提高器件耐压。具体是：当给器件加上偏压时，由于埋层浓度较第一外延层和第二外延层高的多，耗尽区不能展宽过埋层，使得电场在耗尽区内集中分布，电场尖峰出现在浓度较低的PN结处，将三极管的穿通击穿转化为体内的雪崩击穿，从而提高了器件的耐压。本发明提供的高压ESD保护器件，在相同的器件面积下，其有效通流面积大，抗浪涌能力强，并且导通电阻小，残压低，同时这种工艺可根据需求制作合适面积的器件，配合不同的封装应用到不同的领域。
附图说明
图1是传统的PNP型防护器件纵向剖面示意图。
图2是本发明实施例1的可耐高压的双向ESD保护器件的纵向剖面示意图。
图3(1)-图3(6)是本发明实施例1制造工艺示意图。
图4是本发明实施例2的纵向剖面示意图(PsubP-N+P-P+)。
图5是本发明实施例3的纵向剖面示意图(PsubN-P+N-P+)。
图6是本发明实施例4的纵向剖面示意图(NsubP-P+P-N+)。
图7是本发明实施例5的纵向剖面示意图(NsubN-P+N-N+)。
图8是本发明实施例6的纵向剖面示意图(NsubP-N+P-N+)。
图9是本发明实施例7的纵向剖面示意图(单向器件)。
图10是本发明实施例1与传统PNP结构的杂质分布对比曲线。
图11是本发明实施例1与传统PNP器件击穿电场分布对比曲线。
图12是本发明实施例1与传统PNP器件的IV特性对比曲线。
具体实施方式
实施例1：
图2是本发明可实现高耐压的ESD保护器件的实施例1的纵向剖面示意图，如图所示，包括P型衬底100、N型轻掺杂第一外延层110、N型重掺杂区埋层注入120、N型轻掺杂第二外延层130第二外延层的P型掺杂区140，以及穿过第一外延层和第二外延层到达衬底的深槽150，器件正面开孔溅射金属形成正面电极200，器件背面衬底减薄后蒸发金属形成背面电极。
图3(1)-3(6)为实施例1制造工艺示意图：
如图3(1)所示，在P型衬底片100上经外延炉高温生长轻掺杂的N型第一外延层110；
如图3(2)所示，在第一外延层110上注入高剂量N型杂质，经过高温退火形成埋层区域120；或者在第一外延层后通过生长高浓度的N型外延层的方式形成埋层；
如图3(3)所示，晶圆片送入外延炉再次生长外延，形成N型轻掺杂第二外延层130；
如图3(4)所示，晶元片正面注入P型杂质并退火形成掺杂区140；
如图3(5)所示，在晶圆片正面做深槽刻蚀150，深槽穿过第一外延层、埋层和第二外延层到达衬底，并填充SIO2介质；
如图3(6)所示，晶圆片正面做接触孔并溅射金属形成正面电极200。
实施例2：
图4为本发明可实现高耐压的ESD保护器件实施例2的纵向剖面示意图，它与实施例1不同之处在于第一外延层110和第二外延层130均为P型轻掺杂区。其制备工艺与实施例1相同。
实施例3：
图5为本发明可实现高耐压的ESD保护器件实施例3的纵向剖面示意图，它与实施例1不同之处在于，埋层为P型重掺杂区，器件的击穿电压将由两个反偏PN结串联形成，更容易达到高压触发。其制备工艺与实施例1相同。
实施例4：
图6为本发明可实现高耐压的ESD保护器件实施例4的纵向剖面示意图，它与实施例1不同之处在于，衬底材料为N型，第一外延层110为和第二外延层130均为P型轻掺杂区，埋层为P型重掺杂区，掺杂区140注入N型杂质。其制备工艺与实施例1相同。
实施例5：
图7为本发明可实现高耐压的ESD保护器件实施例5的纵向剖面示意图，它与实施例1不同之处在于，衬底材料为N型，第一外延层110为和第二外延层130均为N型轻掺杂区，埋层为P型重掺杂区，掺杂区140注入N型杂质。其制备工艺与实施例1相同。
实施例6：
图8为本发明可实现高耐压的ESD保护器件实施例6的纵向剖面示意图，它与实施例4不同之处在于，埋层为N型重掺杂区，器件的击穿电压将由两个反偏PN结串联形成，更容易达到高压触发。其制备工艺与实施例1相同。
实施例7：
图9为本发明可实现高耐压的ESD保护器件实施例7的纵向剖面示意图，它与实施例1不同之处在于，通过在所述的可实现高耐压的ESD保护器件结构上以并联的方式集成一个单向二极管器件，可实现高耐压的ESD保护器件与单向二极管采用深槽隔离的方式可实现带负阻特性的单向高压ESD保护器件。如在实施例1上集成单向器件，则器件从正面到背面表现为双向PNP触发，从背面到正面表现为单向二极管特性；如在实施例4上集成单向器件，则器件从背面到正面表现为有负阻特性的双向NPN触发，从正面到背面表现为单向二极管特性。整个器件具有负阻特性，且导通电阻小，残压低抗浪涌能力强。
其制备工艺为：
(1)工艺层次100-130与实施例1相同；
(2)在二次外延层130上使用光刻版带胶注入与衬底类型相同的杂质，形成重掺杂区140；
(3)随后再用光刻版进行带胶注入与衬底类型相反的杂质，形成重掺杂区170；
(4)在晶圆片正面做深槽刻蚀150，深槽穿过第一外延层、埋层和第二外延层到达衬底，并填充SIO2介质；
(5)晶圆片正面做接触孔并溅射金属形成正面电极200。
以上已将本发明做详细说明，但以上所述，仅为本发明的较好的实施例，不应当限定本发明实施的范围。即，凡是根据本发明申请范围所作的等效变化与修饰等，都应仍然属于本发明的专利涵盖范围内。
Claims (7)
1.可实现高耐压的ESD保护器件，其特征在于：包括衬底(100)、第一外延层(110)、埋层注入(120)、第二外延层(130)、第二外延层的掺杂区(140)，以及穿过第一外延层和第二外延层到达衬底的深槽(150)，器件正面开孔溅射金属形成正面电极(200)，器件背面衬底减薄后蒸发金属形成背面电极。
2.根据权利要求1所述的可实现高耐压的ESD保护器件，其特征在于，当衬底(100)为P型时，第一外延层(110)可选P型或N型导电类型，埋层(120)为N型掺杂区，第二外延层(130)可选P型或N型导电类型，第二外延的掺杂区为P型掺杂。
3.根据权利要求1所述的可实现高耐压的ESD保护器件，其特征在于，当衬底(100)为N型时，第一外延层(110)可选P型或N型导电类型，埋层(120)为P型掺杂区，第二外延层(130)可选P型或N型导电类型，第二外延的掺杂区为N型掺杂。
4.根据权利要求1、2或3所述的可实现高耐压的ESD保护器件，其特征在于，第一外延层(110)电阻率为0.1Ω·cm-100Ω·cm，厚度为5μm-20μm；埋层区(120)掺杂浓度范围是1E18cm-3-1E20cm-3之间；第二外延层区域(130)的阻率为0.1Ω·cm-100Ω·cm，厚度为5μm-20μm；掺杂区(140)掺杂浓度范围是5E18cm-3-1E20cm-3之间。
5.权利要求1-4任意一项所述的可实现高耐压的ESD保护器件的制造方法，其特征在于，包括以下步骤：
步骤(1)：在衬底片(100)上经生长第一外延层(110)；
步骤(2)：在第一外延层(110)上注入杂质，其导电类型与衬底导电类型相反，经过高温退火形成埋层区域(120)；
步骤(3)：再次生长外延，形成第二外延层(130)；
步骤(4)：正面注入与衬底导电类型相同的杂质并退火形成掺杂区(140)；
步骤(5)：正面做深槽刻蚀(150)，深槽穿过第一外延层、埋层和第二外延层到达衬底，并填充SIO2介质；
步骤(6)：正面做接触孔并溅射金属形成正面电极(200)。
6.根据权利要求5所述的可实现高耐压的ESD保护器件的制造方法，其特征在于，埋层(120)工艺有另一种实现方式，即在第一外延层后通过生长高浓度的外延层的方式形成埋层，电阻率为0.001Ω·cm-0.01Ω·cm，厚度为2μm-15μm。
7.一种可实现带负阻特性的单向高压ESD保护器件，其特征在于，在权利要求1-4任意一项所述的可实现高耐压的ESD保护器件上以并联的方式集成一个单向二极管器件，二者采用深槽隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810045594.6A CN108039348A (zh) | 2018-01-17 | 2018-01-17 | 可实现高耐压的esd保护器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810045594.6A CN108039348A (zh) | 2018-01-17 | 2018-01-17 | 可实现高耐压的esd保护器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108039348A true CN108039348A (zh) | 2018-05-15 |
Family
ID=62096348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810045594.6A Pending CN108039348A (zh) | 2018-01-17 | 2018-01-17 | 可实现高耐压的esd保护器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108039348A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110444541A (zh) * | 2019-08-09 | 2019-11-12 | 成都吉莱芯科技有限公司 | 一种电压可调的双向esd保护器件及其制作方法 |
| CN111564439A (zh) * | 2020-05-07 | 2020-08-21 | 上海韦尔半导体股份有限公司 | 一种双向瞬态电压抑制保护器件、制作工艺及电子产品 |
| CN114171422A (zh) * | 2022-02-11 | 2022-03-11 | 浙江里阳半导体有限公司 | 半导体器件的制造方法及其蒸镀缺陷的检测方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090057716A1 (en) * | 2007-08-28 | 2009-03-05 | Rodrigues Richard A | Epitaxial surge protection device |
| US20100276779A1 (en) * | 2009-04-30 | 2010-11-04 | Alpha & Omega Semiconductor, Inc. | Transient Voltage Suppressor Having Symmetrical Breakdown Voltages |
| US20130001694A1 (en) * | 2011-06-28 | 2013-01-03 | Alpha And Omega Semiconductor Incorporated | Low capacitance transient voltage suppressor (tvs) with reduced clamping voltage |
| US20170077082A1 (en) * | 2015-09-15 | 2017-03-16 | Semiconductor Components Industries, Llc | Fast scr structure for esd protection |
| CN208368504U (zh) * | 2018-01-17 | 2019-01-11 | 上海长园维安微电子有限公司 | 可实现高耐压的esd保护器件及单向高压esd保护器件 |
-
2018
- 2018-01-17 CN CN201810045594.6A patent/CN108039348A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090057716A1 (en) * | 2007-08-28 | 2009-03-05 | Rodrigues Richard A | Epitaxial surge protection device |
| US20100276779A1 (en) * | 2009-04-30 | 2010-11-04 | Alpha & Omega Semiconductor, Inc. | Transient Voltage Suppressor Having Symmetrical Breakdown Voltages |
| US20130001694A1 (en) * | 2011-06-28 | 2013-01-03 | Alpha And Omega Semiconductor Incorporated | Low capacitance transient voltage suppressor (tvs) with reduced clamping voltage |
| US20170077082A1 (en) * | 2015-09-15 | 2017-03-16 | Semiconductor Components Industries, Llc | Fast scr structure for esd protection |
| CN208368504U (zh) * | 2018-01-17 | 2019-01-11 | 上海长园维安微电子有限公司 | 可实现高耐压的esd保护器件及单向高压esd保护器件 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110444541A (zh) * | 2019-08-09 | 2019-11-12 | 成都吉莱芯科技有限公司 | 一种电压可调的双向esd保护器件及其制作方法 |
| CN111564439A (zh) * | 2020-05-07 | 2020-08-21 | 上海韦尔半导体股份有限公司 | 一种双向瞬态电压抑制保护器件、制作工艺及电子产品 |
| CN111564439B (zh) * | 2020-05-07 | 2024-01-23 | 上海韦尔半导体股份有限公司 | 一种双向瞬态电压抑制保护器件、制作工艺及电子产品 |
| CN114171422A (zh) * | 2022-02-11 | 2022-03-11 | 浙江里阳半导体有限公司 | 半导体器件的制造方法及其蒸镀缺陷的检测方法 |
| CN114171422B (zh) * | 2022-02-11 | 2022-06-03 | 浙江里阳半导体有限公司 | 半导体器件的制造方法及其蒸镀缺陷的检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101877358B (zh) | 具有对称击穿电压的瞬时电压抑制器 | |
| CN102969312B (zh) | 一种双向衬底触发的高压esd保护器件 | |
| CN104752417A (zh) | 可控硅静电保护器件及其形成方法 | |
| CN104638023B (zh) | 一种垂直型恒流二极管 | |
| CN106129058A (zh) | 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法 | |
| CN102969245B (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
| CN106024863A (zh) | 一种高压功率器件终端结构 | |
| CN108039348A (zh) | 可实现高耐压的esd保护器件及其制造方法 | |
| CN103531632A (zh) | 包括边缘区域的半导体器件和制造半导体器件的方法 | |
| CN104638024B (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN203071072U (zh) | 一种双向衬底触发的高压esd保护器件 | |
| CN108155225A (zh) | 恒流器件及其制造方法 | |
| CN104638021B (zh) | 一种横向恒流二极管及其制造方法 | |
| CN208368504U (zh) | 可实现高耐压的esd保护器件及单向高压esd保护器件 | |
| CN104638022B (zh) | 一种soi横向恒流二极管及其制造方法 | |
| CN105702674B (zh) | 一种静电放电防护装置 | |
| CN104821334B (zh) | N型ldmos器件及工艺方法 | |
| CN102005472B (zh) | 一种功率半导体器件的制造方法 | |
| CN112993007A (zh) | 超结结构及超结器件 | |
| CN106298943A (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
| CN105679831A (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN102789990B (zh) | 一种浅槽源电极结构超结器件的制作工艺 | |
| CN108336129A (zh) | 超级结肖特基二极管与其制作方法 | |
| CN107785324A (zh) | 高压工艺集成电路方法 | |
| CN102130184B (zh) | 一种应用于高压静电保护的高鲁棒性反偏二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Seven road 201202 Shanghai Pudong New Area Shiwan No. 1001 Applicant after: Shanghai Wei'an Semiconductor Co.,Ltd. Address before: 201202 Shanghai city Pudong New Area Town Road No. 1001 to seven Shiwan Building 2 Applicant before: SHANGHAI CHANGYUAN WAYON MICROELECTRONICS Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180515 |
|
| WD01 | Invention patent application deemed withdrawn after publication |