CN113687995A - 一种基于神经网络的芯片筛测方法 - Google Patents

一种基于神经网络的芯片筛测方法 Download PDF

Info

Publication number
CN113687995A
CN113687995A CN202111251364.3A CN202111251364A CN113687995A CN 113687995 A CN113687995 A CN 113687995A CN 202111251364 A CN202111251364 A CN 202111251364A CN 113687995 A CN113687995 A CN 113687995A
Authority
CN
China
Prior art keywords
chip
parameters
parameter
tested
neural network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111251364.3A
Other languages
English (en)
Other versions
CN113687995B (zh
Inventor
邬海峰
王测天
钟丹
黄梦
吕继平
廖学介
黄敏
杨云婷
陈长风
童伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Ganide Technology Co ltd
Original Assignee
Chengdu Ganide Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Ganide Technology Co ltd filed Critical Chengdu Ganide Technology Co ltd
Priority to CN202111251364.3A priority Critical patent/CN113687995B/zh
Publication of CN113687995A publication Critical patent/CN113687995A/zh
Application granted granted Critical
Publication of CN113687995B publication Critical patent/CN113687995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • G06N3/048Activation functions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Biophysics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种基于神经网络的芯片筛测方法,利用芯片的S参数测试数据,通过神经网络公式计算和S参数比较,拦截具有早期失效风险的异常芯片,避免其成为合格品,相较于现有人工筛选芯片的方法,主观性较小,可靠性高。本发明在芯片的量产测试阶段,在原有的测试平台上增加了芯片筛选测试程序,因不引入新的测试设备,其测试成本低,速度快,环境简单。本发明可以显著遏制芯片量产测试的正常波动对于量产测试的干扰作用,从S参数交流信号角度深度拦截了具有失效风险的芯片,从而降低了芯片的早期失效率。

Description

一种基于神经网络的芯片筛测方法
技术领域
本发明属于通信技术领域,具体涉及一种基于神经网络的芯片筛测方法的设计。
背景技术
电信级产品的生产物料百万分之不良率(Factory Defective Parts PerMillion,FDPPM)要求通常较高,如何改善出货质量和降低芯片的FDPPM 是厂商提高盈利空间和客户满意度的首要问题。FDPPM 偏高的其中一个主要原因是芯片的早期失效率(EarlyFailure Rate,简称:EFR)较大,在芯片量产测试中筛除可能导致潜在失效风险的芯片,是降低EFR 的一个方法。
目前的芯片筛选方法中,一种是采用老化测试方法,将芯片处在高温高压条件下工作,使得半导体管子产生逻辑状态翻转,把性能较弱的芯片提早失效,从而降低产品的EFR 。但老化测试是将芯片失效,实施成本高,并且老化测试周期长,一般在24小时以上,而且每个老化炉测试的芯片数量有限,量产规模大的芯片需要购买大量的老化炉,导致成本较高。另一种是人工筛选方法,在得到晶圆测试数据后,对晶圆上大片失效区域周边的良品芯片进行人工剔除,以降低芯片失效风险。但人工筛选不仅占用大量人力,同样存在成本高的问题,而且人工指定存在不同人员、不同批次间指定的标准不一致,主观性大,可能存在过杀或者漏杀的问题,可靠性较低。
发明内容
本发明的目的是为了解决现有的芯片筛选方法成本较高且可靠性较低的问题,提出了一种基于神经网络的芯片筛测方法。
本发明的技术方案为:一种基于神经网络的芯片筛测方法,包括以下步骤:
S1、采集10个批次的芯片S参数及其对应的频率、偏置IV参数和PCM数据作为训练数据。
S2、构建芯片S参数关于频率、偏置IV参数和PCM数据的神经网络模型。
S3、通过训练数据对神经网络模型进行训练,得到S参数预估模型。
S4、在待测芯片的CP测试阶段,采集待测芯片的PCM数据。
S5、在待测芯片的FT测试阶段,选取4个测试频点构成频率向量,测试待测芯片的S参数及其对应的偏置IV参数。
S6、将待测芯片的PCM数据、频率向量和偏置IV参数输入S参数预估模型,得到待测芯片的预估S参数。
S7、根据预估S参数和实际测试得到的待测芯片的S参数计算得到向量差的模值。
S8、将向量差的模值均在预设标准值范围内的待测芯片归入合格芯片集合BIN1,将向量差的模值不是全部在预设标准值范围内的待测芯片归入失效芯片集合BIN2。
进一步地,步骤S2中构建的神经网络模型为:
S=f ANN ( f x ,WAT PCM , IV x ,w)
其中S表示芯片的S参数矩阵,f ANN (·)表示神经网络模型函数,f x 表示芯片的频率向量,WAT PCM 表示芯片的PCM数据向量,IV x 表示芯片的偏置IV参数矩阵,w表示神经网络模型的Sigmoid参数权重向量。
进一步地,步骤S5中测试得到的待测芯片的S参数表示为:
Figure 966992DEST_PATH_IMAGE001
其中S xx 表示实际测试得到的待测芯片的S参数矩阵,S 11, S 12, S 21, S 22分别表示实际测试得到的待测芯片的S 11参数、S 12参数、S 21参数和S 22参数。
进一步地,步骤S6中待测芯片的预估S参数表示为:
Figure 453468DEST_PATH_IMAGE002
其中S xxANN 表示待测芯片的预估S参数矩阵,S 11ANN , S 12ANN , S 21ANN , S 22ANN 分别表示待测芯片的预估S 11参数、预估S 12参数、预估S 21参数和预估S 22参数。
进一步地,步骤S7中向量差的模值的计算公式为:
Figure 744772DEST_PATH_IMAGE003
其中ΔS ii 表示待测芯片S ii 参数的向量差的模值,R Sii I Sii 分别表示实际测试得到的待测芯片的S ii 参数的实部和虚部,R SiiANN I SiiANN 分别表示待测芯片的预估S ii 参数的实部和虚部,其中下标i的取值为1或2。
进一步地,步骤S8中预设标准值范围为ΔS low ≤ΔS ii ≤ΔS high ,其中ΔS low 表示预设的卡控门限最小值,ΔS high 表示预设的卡控门限最大值。
进一步地,步骤S8中合格芯片集合BIN1为无潜在缺陷风险的芯片集合,失效芯片集合BIN2为有潜在缺陷的芯片集合。
本发明的有益效果是:
(1)本发明利用芯片的S参数测试数据,通过神经网络公式计算和S参数比较,拦截具有早期失效风险的异常芯片,避免其成为合格品,相较于现有人工筛选芯片的方法,主观性较小,可靠性高。
(2)本发明在芯片的量产测试阶段,在原有的测试平台上增加了芯片筛选测试程序,因不引入新的测试设备,其测试成本低,速度快,环境简单。
(3)本发明可以显著遏制芯片量产测试的正常波动对于量产测试的干扰作用,从S参数交流信号角度深度拦截了具有失效风险的芯片,从而降低了芯片的早期失效率。
附图说明
图1所示为本发明实施例提供的一种基于神经网络的芯片筛测方法流程图。
具体实施方式
现在将参考附图来详细描述本发明的示例性实施方式。应当理解,附图中示出和描述的实施方式仅仅是示例性的,意在阐释本发明的原理和精神,而并非限制本发明的范围。
本发明实施例提供了一种基于神经网络的芯片筛测方法,如图1所示,包括以下步骤S1~S8:
S1、采集10个批次的芯片S参数及其对应的频率、偏置IV参数和PCM数据作为训练数据。
其中,S参数也就是散射参数,是微波传输中的一个重要参数,以二端口为例,S 12参数为反向传输系数,也就是隔离系数,S 21参数为正向传输系数,也就是增益系数,S 11参数为输入反射系数,也就是输入回波损耗,S 22参数为输出反射系数,也就是输出回波损耗;偏置IV参数包括测试芯片的N个端口的电压和电流参数;PCM数据是指晶圆的工艺控制监控单元数据,用于在半导体芯片加工过程中监控各项晶圆工艺参数。同类芯片的测试S参数,芯片个体与个体之间会因为偏置IV参数和PCM数据不同而产生一定的波动。
S2、构建芯片S参数关于频率、偏置IV参数和PCM数据的神经网络模型。
本发明实施例中,构建的神经网络模型为:
S=f ANN ( f x ,WAT PCM , IV x ,w)
其中S表示芯片的S参数矩阵,f ANN (·)表示神经网络模型函数,f x 表示芯片的频率向量,WAT PCM 表示芯片的PCM数据向量,IV x 表示芯片的偏置IV参数矩阵,w表示神经网络模型的Sigmoid参数权重向量。
S3、通过训练数据对神经网络模型进行训练,得到S参数预估模型。
S4、在待测芯片的CP测试阶段,采集待测芯片的PCM数据。
S5、在待测芯片的FT测试阶段,选取4个测试频点构成频率向量,测试待测芯片的S参数及其对应的偏置IV参数。
本发明实施例中,任意选取4个测试频点f 1f 2f 3f 4构成频率向量f=( f 1, f 2,f 3, f 4)。本发明实施例中,以二端口S参数为例,测试得到的待测芯片的S参数表示为:
Figure 746226DEST_PATH_IMAGE001
其中S xx 表示实际测试得到的待测芯片的S参数矩阵,S 11, S 12, S 21, S 22分别表示实际测试得到的待测芯片的S 11参数、S 12参数、S 21参数和S 22参数。
S6、将待测芯片的PCM数据、频率向量和偏置IV参数输入S参数预估模型,得到待测芯片的预估S参数。
本发明实施例中,待测芯片的预估S参数表示为:
Figure 413968DEST_PATH_IMAGE002
其中S xxANN 表示待测芯片的预估S参数矩阵,S 11ANN , S 12ANN , S 21ANN , S 22ANN 分别表示待测芯片的预估S 11参数、预估S 12参数、预估S 21参数和预估S 22参数。
S7、根据预估S参数和实际测试得到的待测芯片的S参数计算得到向量差的模值,计算公式为:
Figure 754950DEST_PATH_IMAGE003
其中ΔS ii 表示待测芯片S ii 参数的向量差的模值,R Sii I Sii 分别表示实际测试得到的待测芯片的S ii 参数的实部和虚部,R SiiANN I SiiANN 分别表示待测芯片的预估S ii 参数的实部和虚部,其中下标i的取值为1或2。
S8、将向量差的模值均在预设标准值范围内的待测芯片归入合格芯片集合BIN1,将向量差的模值不是全部在预设标准值范围内的待测芯片归入失效芯片集合BIN2。
本发明实施例中,预设标准值范围为ΔS low ≤ΔS ii ≤ΔS high ,其中ΔS low 表示预设的卡控门限最小值,ΔS high 表示预设的卡控门限最大值。
本发明实施例中,合格芯片集合BIN1为无潜在缺陷风险的芯片集合,失效芯片集合BIN2为有潜在缺陷的芯片集合。
本领域的普通技术人员将会意识到,这里所述的实施例是为了帮助读者理解本发明的原理,应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合,这些变形和组合仍然在本发明的保护范围内。

Claims (7)

1.一种基于神经网络的芯片筛测方法,其特征在于,包括以下步骤:
S1、采集10个批次的芯片S参数及其对应的频率、偏置IV参数和PCM数据作为训练数据;
S2、构建芯片S参数关于频率、偏置IV参数和PCM数据的神经网络模型;
S3、通过训练数据对神经网络模型进行训练,得到S参数预估模型;
S4、在待测芯片的CP测试阶段,采集待测芯片的PCM数据;
S5、在待测芯片的FT测试阶段,选取4个测试频点构成频率向量,测试待测芯片的S参数及其对应的偏置IV参数;
S6、将待测芯片的PCM数据、频率向量和偏置IV参数输入S参数预估模型,得到待测芯片的预估S参数;
S7、根据预估S参数和实际测试得到的待测芯片的S参数计算得到向量差的模值;
S8、将向量差的模值均在预设标准值范围内的待测芯片归入合格芯片集合BIN1,将向量差的模值不是全部在预设标准值范围内的待测芯片归入失效芯片集合BIN2。
2.根据权利要求1所述的基于神经网络的芯片筛测方法,其特征在于,所述步骤S2中构建的神经网络模型为:
S=f ANN ( f x ,WAT PCM , IV x ,w)
其中S表示芯片的S参数矩阵,f ANN (·)表示神经网络模型函数,f x 表示芯片的频率向量,WAT PCM 表示芯片的PCM数据向量,IV x 表示芯片的偏置IV参数矩阵,w表示神经网络模型的Sigmoid参数权重向量。
3.根据权利要求1所述的基于神经网络的芯片筛测方法,其特征在于,所述步骤S5中测试得到的待测芯片的S参数表示为:
Figure 224053DEST_PATH_IMAGE001
其中S xx 表示实际测试得到的待测芯片的S参数矩阵,S 11, S 12, S 21, S 22分别表示实际测试得到的待测芯片的S 11参数、S 12参数、S 21参数和S 22参数。
4.根据权利要求3所述的基于神经网络的芯片筛测方法,其特征在于,所述步骤S6中待测芯片的预估S参数表示为:
Figure 712803DEST_PATH_IMAGE002
其中S xxANN 表示待测芯片的预估S参数矩阵,S 11ANN , S 12ANN , S 21ANN , S 22ANN 分别表示待测芯片的预估S 11参数、预估S 12参数、预估S 21参数和预估S 22参数。
5.根据权利要求4所述的基于神经网络的芯片筛测方法,其特征在于,所述步骤S7中向量差的模值的计算公式为:
Figure 121918DEST_PATH_IMAGE003
其中ΔS ii 表示待测芯片S ii 参数的向量差的模值,R Sii I Sii 分别表示实际测试得到的待测芯片的S ii 参数的实部和虚部,R SiiANN I SiiANN 分别表示待测芯片的预估S ii 参数的实部和虚部,其中下标i的取值为1或2。
6.根据权利要求5所述的基于神经网络的芯片筛测方法,其特征在于,所述步骤S8中预设标准值范围为ΔS low ≤ΔS ii ≤ΔS high ,其中ΔS low 表示预设的卡控门限最小值,ΔS high 表示预设的卡控门限最大值。
7.根据权利要求1所述的基于神经网络的芯片筛测方法,其特征在于,所述步骤S8中合格芯片集合BIN1为无潜在缺陷风险的芯片集合,所述失效芯片集合BIN2为有潜在缺陷的芯片集合。
CN202111251364.3A 2021-10-27 2021-10-27 一种基于神经网络的芯片筛测方法 Active CN113687995B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111251364.3A CN113687995B (zh) 2021-10-27 2021-10-27 一种基于神经网络的芯片筛测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111251364.3A CN113687995B (zh) 2021-10-27 2021-10-27 一种基于神经网络的芯片筛测方法

Publications (2)

Publication Number Publication Date
CN113687995A true CN113687995A (zh) 2021-11-23
CN113687995B CN113687995B (zh) 2022-01-04

Family

ID=78588260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111251364.3A Active CN113687995B (zh) 2021-10-27 2021-10-27 一种基于神经网络的芯片筛测方法

Country Status (1)

Country Link
CN (1) CN113687995B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115358648A (zh) * 2022-10-24 2022-11-18 成都嘉纳海威科技有限责任公司 一种芯片测试中标准样品件的管理系统及方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020186760A1 (en) * 2001-04-02 2002-12-12 Alcatel Method and apparatus for identification of an access network by means of 1-port measurements
CN105225979A (zh) * 2014-06-19 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件制程预测系统和方法
CN106446310A (zh) * 2015-08-06 2017-02-22 新加坡国立大学 基于人工神经网络的晶体管及系统建模方法
US20190102672A1 (en) * 2017-10-04 2019-04-04 Nec Europe Ltd. Using programmable switching chips as artificial neural networks engines
CN110308384A (zh) * 2019-07-11 2019-10-08 电子科技大学 基于圆模型和神经网络的模拟电路故障诊断方法
CN110543905A (zh) * 2019-08-27 2019-12-06 桂林电子科技大学 一种基于机器学习的tsv空洞检测方法
WO2020146733A1 (en) * 2019-01-11 2020-07-16 Becton, Dickinson And Company Optimized sorting gates
US20200258132A1 (en) * 2019-02-13 2020-08-13 Beijing Jingdong Shangke Information Technology Co., Ltd. System and method for personalized product recommendation using hierarchical bayesian
CN112275667A (zh) * 2020-09-29 2021-01-29 成都嘉纳海威科技有限责任公司 基于差值比较法的芯片esd二极管工艺缺陷检测方法
CN112883670A (zh) * 2021-03-17 2021-06-01 电子科技大学 一种基于人工神经网络的电感自动化设计综合模型及方法
US20210173011A1 (en) * 2019-12-06 2021-06-10 Hamed Kajbaf Physics-Based Artificial Intelligence Integrated Simulation and Measurement Platform
CN113075527A (zh) * 2021-02-23 2021-07-06 普赛微科技(杭州)有限公司 基于Shmoo测试的集成电路芯片测试方法、系统及介质
CN113191399A (zh) * 2021-04-12 2021-07-30 普赛微科技(杭州)有限公司 一种基于机器学习分类器提高半导体芯片良品率的方法
CN113391188A (zh) * 2021-04-22 2021-09-14 厦门大学 一种基于神经网络的自校准系统及方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020186760A1 (en) * 2001-04-02 2002-12-12 Alcatel Method and apparatus for identification of an access network by means of 1-port measurements
CN105225979A (zh) * 2014-06-19 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件制程预测系统和方法
CN106446310A (zh) * 2015-08-06 2017-02-22 新加坡国立大学 基于人工神经网络的晶体管及系统建模方法
US20190102672A1 (en) * 2017-10-04 2019-04-04 Nec Europe Ltd. Using programmable switching chips as artificial neural networks engines
WO2020146733A1 (en) * 2019-01-11 2020-07-16 Becton, Dickinson And Company Optimized sorting gates
US20200258132A1 (en) * 2019-02-13 2020-08-13 Beijing Jingdong Shangke Information Technology Co., Ltd. System and method for personalized product recommendation using hierarchical bayesian
CN110308384A (zh) * 2019-07-11 2019-10-08 电子科技大学 基于圆模型和神经网络的模拟电路故障诊断方法
CN110543905A (zh) * 2019-08-27 2019-12-06 桂林电子科技大学 一种基于机器学习的tsv空洞检测方法
US20210173011A1 (en) * 2019-12-06 2021-06-10 Hamed Kajbaf Physics-Based Artificial Intelligence Integrated Simulation and Measurement Platform
CN112275667A (zh) * 2020-09-29 2021-01-29 成都嘉纳海威科技有限责任公司 基于差值比较法的芯片esd二极管工艺缺陷检测方法
CN113075527A (zh) * 2021-02-23 2021-07-06 普赛微科技(杭州)有限公司 基于Shmoo测试的集成电路芯片测试方法、系统及介质
CN112883670A (zh) * 2021-03-17 2021-06-01 电子科技大学 一种基于人工神经网络的电感自动化设计综合模型及方法
CN113191399A (zh) * 2021-04-12 2021-07-30 普赛微科技(杭州)有限公司 一种基于机器学习分类器提高半导体芯片良品率的方法
CN113391188A (zh) * 2021-04-22 2021-09-14 厦门大学 一种基于神经网络的自校准系统及方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
G.L.CREECH 等: "Artificial neural networks for accurate microwave CAD applications", 《1996 IEEE MTT-S INTERNATIONAL MICROWAVE SYMPOSIUM DIGEST》 *
刘新 等: "基于神经网络的HEMT大信号模型", 《半导体技术》 *
孙斌: "基于神经网络的集成电路芯片失效诊断系统设计", 《中国优秀硕士学位论文全文数据库 工程科技II辑》 *
李勇等: "FDTD分析包含S参数器件模型的微波有源电路", 《微波学报》 *
陈寿宏等: "基于混合极限学习机的TSV缺陷检测技术", 《半导体技术》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115358648A (zh) * 2022-10-24 2022-11-18 成都嘉纳海威科技有限责任公司 一种芯片测试中标准样品件的管理系统及方法
CN115358648B (zh) * 2022-10-24 2023-04-18 成都嘉纳海威科技有限责任公司 一种芯片测试中标准样品件的管理系统及方法

Also Published As

Publication number Publication date
CN113687995B (zh) 2022-01-04

Similar Documents

Publication Publication Date Title
US20150371134A1 (en) Predicting circuit reliability and yield using neural networks
CN109740687B (zh) 一种基于dlae的发酵过程故障监测方法
CN113687995B (zh) 一种基于神经网络的芯片筛测方法
CN116008790B (zh) 一种芯片老化测试系统及方法
US20140278234A1 (en) Method and a system for a statistical equivalence test
TWI708197B (zh) 生產機台組件的預測保養方法與其電腦程式產品
CN101118422A (zh) 半导体制造的虚拟量测预估与建立预估模型的方法与系统
CN113341888A (zh) 一种多变量工艺过程控制的方法
TWI709054B (zh) 預測模型的建立裝置、建立方法與產品品質監控系統
CN117232819A (zh) 基于数据分析的阀体综合性能测试系统
CN113567842B (zh) 一种基于梯度自校验的芯片筛选方法
CN111967799B (zh) 集总参数表贴环行器物料及工艺问题识别方法
CN115616374A (zh) 一种基于机器学习的半导体芯片的测试系统
CN109325289B (zh) 一种估计电子件可靠性参数的方法
CN113945824A (zh) 一种射频芯片筛测方法
TWI692695B (zh) 提升產品製程品質之回饋系統及其方法
CN109297582A (zh) 风扇异音的检测装置及检测方法
TWI736999B (zh) 資料分析裝置、資料分析方法以及與其相關的品質提升系統
JPH09219347A (ja) 半導体プロセスの管理方法及びその管理装置
CN115774185B (zh) 一种车规级芯片dpat检测方法及装置
CN113690155B (zh) 一种单片微波集成电路隔离环设计以及芯片筛测方法
TWI832403B (zh) 用於多維動態部件平均測試之方法、設備及非暫時性電腦可讀媒體
CN114002574A (zh) 半导体结构的测试方法
Yang et al. Performing Machine Learning Based Outlier Detection for Automotive Grade Products
CN117890764A (zh) 一种pcb板老化检测方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant