CN113567842A - 一种基于梯度自校验的芯片筛选方法 - Google Patents

一种基于梯度自校验的芯片筛选方法 Download PDF

Info

Publication number
CN113567842A
CN113567842A CN202111125322.5A CN202111125322A CN113567842A CN 113567842 A CN113567842 A CN 113567842A CN 202111125322 A CN202111125322 A CN 202111125322A CN 113567842 A CN113567842 A CN 113567842A
Authority
CN
China
Prior art keywords
chip
values
checking
value
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111125322.5A
Other languages
English (en)
Other versions
CN113567842B (zh
Inventor
王测天
钟丹
邬海峰
陈长风
胡柳林
吕继平
黄梦
叶珍
彭郑
童伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Ganide Technology Co ltd
Original Assignee
Chengdu Ganide Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Ganide Technology Co ltd filed Critical Chengdu Ganide Technology Co ltd
Priority to CN202111125322.5A priority Critical patent/CN113567842B/zh
Publication of CN113567842A publication Critical patent/CN113567842A/zh
Application granted granted Critical
Publication of CN113567842B publication Critical patent/CN113567842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种基于梯度自校验的芯片筛选方法，包括IV数据提取测试、梯度自校验参数提取、三元自校验电流计算、三元差值运算处理以及门限判别和芯片筛选。本发明通过基于梯度自校验方法的公式计算和数据比较，找出具有潜在缺陷的异常芯片，当应用在芯片的量产测试阶段时，由于未引入新的测试频点和测试设备，使得其具有测试成本低、速度快、配置环境简单的特点。此外，本发明可以显著遏制芯片量产测试的正常波动对于量产测试的干扰作用，有效拦截了具有潜在缺陷的异常芯片，从而降低芯片的故障率。

Description

一种基于梯度自校验的芯片筛选方法
技术领域
本发明属于电子通信技术领域，具体涉及一种基于梯度自校验的芯片筛选方法的设计。
背景技术
电子信息产业中产品的生产物料百万分之不良率（Factory Defective PartsPer Million ，FDPPM）要求通常较高，如何改善出货质量和降低芯片的FDPPM 是厂商提高盈利空间和客户满意度的首要问题。FDPPM 偏高的其中一个主要原因是芯片的早期失效率（Early Failure Rate，EFR）较大。在芯片量产测试中筛除可能导致潜在失效风险的芯片，是降低EFR 的一个方法。
目前的芯片筛选方法中，一种是采用老化测试方法，将芯片处在高温高压条件下工作，使得半导体管子产生逻辑状态翻转，把性能较弱的芯片提早失效，从而降低产品的EFR。但老化测试是将芯片失效，实施成本高，并且老化测试周期长，一般在24 小时以上，而且每个老化炉测试的芯片数量有限，量产规模大的芯片需要购买大量的老化炉，导致成本较高。另一种是人工筛选方法，在得到晶圆测试数据后，对晶圆上大片失效区域周边的良品芯片进行人工剔除，以降低芯片失效风险。但人工筛选不仅占用大量人力，同样存在成本高的问题，而且人工指定存在不同人员、不同批次间指定的标准不一致，主观性大，可能存在误筛或者漏筛的问题，可靠性较低。
发明内容
本发明的目的是为了解决现有的芯片筛选方法存在成本较高且可靠性较低的问题，提出了一种基于梯度自校验的芯片筛选方法。
本发明的技术方案为：一种基于梯度自校验的芯片筛选方法，包括以下步骤：
S1、在待测射频芯片的封装测试阶段，在待测芯片的VDD端口依次输入七个电压值，保持待测芯片的其余端口开路，依次记录每个输入电压值对应的输出电流值，得到七个IV值。
S2、根据七个IV值中的第二、第三、第五和第六个IV值构建梯度自校验电流模型。
S3、将七个IV值中的第一、第四和第七个电压值输入梯度自校验电流模型，得到第一、第四和第七个电压值对应的自校验电流。
S4、根据七个IV值中的第一、第四和第七个电流值以及第一、第四和第七个电压值对应的自校验电流，进行三元差值运算，得到三元差值。
S5、将三元差值均在预设标准值范围内的待测芯片归入合格芯片集合BIN1，将三元差值不是全部在预设标准值范围内的待测芯片归入失效芯片集合BIN2。
进一步地，步骤S1中的七个电压值为V d1、V d2、V d3、V d4、V d5、V d6、V d7，每个输入电压值对应的输出电流值为I d1、I d2、I d3、I d4、I d5、I d6、I d7，得到的七个IV值为(V d1,I d1)、(V d2,I d2)、(V d3,I d3)、(V d4,I d4)、(V d5,I d5)、(V d6,I d6)、(V d7,I d7)。
进一步地，七个电压值满足V d1＜V d2＜V d3＜V d4＜V d5＜V d6＜V d7＜V max，其中V max为待测芯片允许的最大输入电压值。
进一步地，七个电压值满足相邻电压值之间的电压步进值相等。
进一步地，步骤S2包括以下分步骤：
S21、将(V d2,I d2)、(V d3,I d3)、(V d5,I d5)、(V d6,I d6)分别输入电流公式I di= f(V di ,a,b,c,d)，得到四元方程组：
I d2= f(V d2,a,b,c,d)
I d3= f(V d3,a,b,c,d)
I d5= f(V d5,a,b,c,d)
I d6= f(V d6,a,b,c,d)
其中i=2,3,5,6。
S22、求解四元方程组，得到参数a,b,c,d的值。
S23、根据参数a,b,c,d的值构建梯度自校验电流模型I dj `=f(V dj ,a,b,c,d)，其中j=1,4,7，I dj `表示电压值V dj 对应的自校验电流。
进一步地，步骤S21中的电流公式I di =f(V di ,a,b,c,d)=aV di 3+bV di 2+cV di +d，对应步骤S23中构建的梯度自校验电流模型为I dj `=f(V dj ,a,b,c,d)=aV dj 3+bV dj 2+cV dj +d。
进一步地，步骤S21中的电流公式I di =f(V di ,a,b,c,d)=ae bVdi+c +d，对应步骤S23中构建的梯度自校验电流模型为I dj `=f(V dj ,a,b,c,d)=ae bVdj+c +d。
进一步地，步骤S21中的电流公式I di =f(V di ,a,b,c,d)=alog2(bV di +c)+d，对应步骤S23中构建的梯度自校验电流模型为I dj `=f(V dj ,a,b,c,d)=alog2(bV dj +c)+d。
进一步地，步骤S4中的三元差值运算公式为：
ΔI 1=I d1-I d1`
∆I 4=I d4-I d4`
∆I 7=I d7-I d7`
其中ΔI 1,ΔI 4,ΔI 7构成三元差值。
进一步地，步骤S5中预设标准值范围为I low ≤ ΔI j ≤I high ，其中j=1、4、7，I low 表示预设的卡控门限最小值，I high 表示预设的卡控门限最大值。
本发明的有益效果是：
（1）本发明采用IV测试数据，通过基于梯度自校验方法的公式计算和数据比较，找出具有潜在缺陷的异常芯片，避免其成为合格品，从而有效降低了芯片的EFR，相较于现有人工筛选芯片的方法，主观性较小，可靠性高。
（2）本发明在芯片的量产测试阶段，在原有的测试平台上增加了芯片筛选测试程序，因不引入新的测试频点和测试设备，其测试成本低，速度快，环境简单。
（3）本发明可以显著遏制芯片量产测试的正常波动对于量产测试的干扰作用，有效拦截了具有潜在缺陷的异常芯片，从而降低了芯片的故障率。
附图说明
图1所示为本发明实施例提供的一种基于梯度自校验的芯片筛选方法流程图。
图2所示为本发明实施例提供的芯片筛选测试电流差值计算示意图。
具体实施方式
现在将参考附图来详细描述本发明的示例性实施方式。应当理解，附图中示出和描述的实施方式仅仅是示例性的，意在阐释本发明的原理和精神，而并非限制本发明的范围。
本发明实施例提供了一种基于梯度自校验的芯片筛选方法，如图1所示，包括以下步骤S1~S5：
S1、在待测射频芯片的封装测试阶段，在待测芯片的VDD端口依次输入七个电压值，保持待测芯片的其余端口开路，依次记录每个输入电压值对应的输出电流值，得到七个IV值。
本发明实施例中，在待测芯片的VDD端口输入的七个电压值V d1、V d2、V d3、V d4、V d5、V d6、V d7，每个输入电压值对应的输出电流值为I d1、I d2、I d3、I d4、I d5、I d6、I d7，即在待测芯片的VDD端口输入电压值V d1，对应记录得到输出电流值I d1；在待测芯片的VDD端口输入电压值V d2，对应记录得到输出电流值I d2；在待测芯片的VDD端口输入电压值V d3，对应记录得到输出电流值I d3；在待测芯片的VDD端口输入电压值V d4，对应记录得到输出电流值I d4；在待测芯片的VDD端口输入电压值V d5，对应记录得到输出电流值I d5；在待测芯片的VDD端口输入电压值V d6，对应记录得到输出电流值I d6；在待测芯片的VDD端口输入电压值V d7，对应记录得到输出电流值I d7。最终得到的七个IV值为(V d1,I d1)、(V d2,I d2)、(V d3,I d3)、(V d4,I d4)、(V d5,I d5)、(V d6,I d6)、(V d7,I d7)。
本发明实施例中，在待测芯片的VDD端口输入的七个电压值满足V d1＜V d2＜V d3＜V d4＜V d5＜V d6＜V d7＜V max，其中V max为待测芯片允许的最大输入电压值。
本发明实施例中，在待测芯片的VDD端口输入的七个电压值满足相邻电压值之间的电压步进值相等。
S2、根据七个IV值中的第二、第三、第五和第六个IV值构建梯度自校验电流模型。
步骤S2包括以下分步骤S21~S23：
S21、将第二、第三、第五和第六个IV值(V d2,I d2)、(V d3,I d3)、(V d5,I d5)、(V d6,I d6)分别输入电流公式I di= f(V di ,a,b,c,d)，得到四元方程组：
I d2= f(V d2,a,b,c,d)
I d3= f(V d3,a,b,c,d)
I d5= f(V d5,a,b,c,d)
I d6= f(V d6,a,b,c,d)
其中i=2,3,5,6。
S22、求解四元方程组，得到参数a,b,c,d的值。
S23、根据参数a,b,c,d的值构建梯度自校验电流模型I dj `=f(V dj ,a,b,c,d)，其中j=1,4,7，I dj `表示电压值V dj 对应的自校验电流。
本发明实施例中，电流公式I di =f(V di ,a,b,c,d)有三种具体形式，对应三种不同的梯度自校验电流模型I dj `=f(V dj ,a,b,c,d)：
（1）电流公式为I di =f(V di ,a,b,c,d)=aV di 3+bV di 2+cV di +d，对应梯度自校验电流模型为I dj `=f(V dj ,a,b,c,d)=aV dj 3+bV dj 2+cV dj +d。
（2）电流公式为I di =f(V di ,a,b,c,d)=ae bVdi+c +d，对应梯度自校验电流模型为I dj `=f(V dj ,a,b,c,d)=ae bVdj+c +d。
（3）电流公式为I di =f(V di ,a,b,c,d)=alog2(bV di +c)+d，对应梯度自校验电流模型为I dj `=f(V dj ,a,b,c,d)=alog2(bV dj +c)+d。
本发明实施例中，电流公式为I di =f(V di ,a,b,c,d)=aV di 3+bV di 2+cV di +d适合应用到阻容感常规线性控制等电路的端口模型中，电流公式为I di =f(V di ,a,b,c,d)=ae bVdi+c +d适合应用到二极管输入端口等电路的端口模型中，电流公式为I di =f(V di ,a,b,c,d)=alog2(bV di +c)+d适合应用到场效应管检波端口等电路的端口模型中。
S3、将七个IV值中的第一、第四和第七个电压值V d1、V d4、V d7输入梯度自校验电流模型，得到第一、第四和第七个电压值对应的自校验电流I d1`、I d4`、I d7`，如图2所示。
S4、根据七个IV值中的第一、第四和第七个电流值I d1、I d4、I d7以及第一、第四和第七个电压值对应的自校验电流I d1`、I d4`、I d7`，进行三元差值运算：
ΔI 1=I d1-I d1`
∆I 4=I d4-I d4`
∆I 7=I d7-I d7`
最终得到三元差值ΔI 1,ΔI 4,ΔI 7，如图2所示。
S5、将三元差值ΔI 1,ΔI 4,ΔI 7均在预设标准值范围内的待测芯片归入合格芯片集合BIN1，将三元差值ΔI 1,ΔI 4,ΔI 7不是全部在预设标准值范围内的待测芯片归入失效芯片集合BIN2。
本发明实施例中，预设标准值范围为I low ≤ ΔI j ≤I high ，其中j=1、4、7，I low 表示预设的卡控门限最小值，I high 表示预设的卡控门限最大值。
本发明实施例中，合格芯片集合BIN1为无潜在缺陷风险的芯片集合，失效芯片集合BIN2为有潜在缺陷的芯片集合。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (10)

1.一种基于梯度自校验的芯片筛选方法，其特征在于，包括以下步骤：
S1、在待测射频芯片的封装测试阶段，在待测芯片的VDD端口依次输入七个电压值，保持待测芯片的其余端口开路，依次记录每个输入电压值对应的输出电流值，得到七个IV值；
S2、根据七个IV值中的第二、第三、第五和第六个IV值构建梯度自校验电流模型；
S3、将七个IV值中的第一、第四和第七个电压值输入梯度自校验电流模型，得到第一、第四和第七个电压值对应的自校验电流；
S4、根据七个IV值中的第一、第四和第七个电流值以及第一、第四和第七个电压值对应的自校验电流，进行三元差值运算，得到三元差值；
S5、将三元差值均在预设标准值范围内的待测芯片归入合格芯片集合BIN1，将三元差值不是全部在预设标准值范围内的待测芯片归入失效芯片集合BIN2。
2.根据权利要求1所述的芯片筛选方法，其特征在于，所述步骤S1中的七个电压值为V d1、V d2、V d3、V d4、V d5、V d6、V d7，所述每个输入电压值对应的输出电流值为I d1、I d2、I d3、I d4、I d5、I d6、I d7，得到的七个IV值为(V d1,I d1)、(V d2,I d2)、(V d3,I d3)、(V d4,I d4)、(V d5,I d5)、(V d6,I d6)、(V d7,I d7)。
3.根据权利要求2所述的芯片筛选方法，其特征在于，所述七个电压值满足V d1＜V d2＜V d3＜V d4＜V d5＜V d6＜V d7＜V max，其中V max为待测芯片允许的最大输入电压值。
4.根据权利要求2所述的芯片筛选方法，其特征在于，所述七个电压值满足相邻电压值之间的电压步进值相等。
5.根据权利要求2所述的芯片筛选方法，其特征在于，所述步骤S2包括以下分步骤：
S21、将(V d2,I d2)、(V d3,I d3)、(V d5,I d5)、(V d6,I d6)分别输入电流公式I di= f(V di ,a,b,c,d)，得到四元方程组：
I d2= f(V d2,a,b,c,d)
I d3= f(V d3,a,b,c,d)
I d5= f(V d5,a,b,c,d)
I d6= f(V d6,a,b,c,d)
其中i=2,3,5,6；
S22、求解四元方程组，得到参数a,b,c,d的值；
S23、根据参数a,b,c,d的值构建梯度自校验电流模型I dj `=f(V dj ,a,b,c,d)，其中j=1,4,7，I dj `表示电压值V dj 对应的自校验电流。
6.根据权利要求5所述的芯片筛选方法，其特征在于，所述步骤S21中的电流公式I di =f(V di ,a,b,c,d)=aV di 3+bV di 2+cV di +d，对应步骤S23中构建的梯度自校验电流模型为I dj `=f(V dj ,a,b,c,d)=aV dj 3+bV dj 2+cV dj +d。
7.根据权利要求5所述的芯片筛选方法，其特征在于，所述步骤S21中的电流公式I di =f(V di ,a,b,c,d)=ae bVdi+c +d，对应步骤S23中构建的梯度自校验电流模型为I dj `=f(V dj ,a,b,c,d)=ae bVdj+c +d。
8.根据权利要求5所述的芯片筛选方法，其特征在于，所述步骤S21中的电流公式I di =f(V di ,a,b,c,d)=alog2(bV di +c)+d，对应步骤S23中构建的梯度自校验电流模型为I dj `=f(V dj ,a,b,c,d)=alog2(bV dj +c)+d。
9.根据权利要求5所述的芯片筛选方法，其特征在于，所述步骤S4中的三元差值运算公式为：
ΔI 1=I d1-I d1`
∆I 4=I d4-I d4`
∆I 7=I d7-I d7`
其中ΔI 1,ΔI 4,ΔI 7构成三元差值。
10.根据权利要求9所述的芯片筛选方法，其特征在于，所述步骤S5中预设标准值范围为I low ≤ ΔI j ≤I high ，其中j=1、4、7，I low 表示预设的卡控门限最小值，I high 表示预设的卡控门限最大值。
CN202111125322.5A 2021-09-26 2021-09-26 一种基于梯度自校验的芯片筛选方法 Active CN113567842B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111125322.5A CN113567842B (zh) 2021-09-26 2021-09-26 一种基于梯度自校验的芯片筛选方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111125322.5A CN113567842B (zh) 2021-09-26 2021-09-26 一种基于梯度自校验的芯片筛选方法

Publications (2)

Publication Number Publication Date
CN113567842A true CN113567842A (zh) 2021-10-29
CN113567842B CN113567842B (zh) 2021-12-10

Family

ID=78174331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111125322.5A Active CN113567842B (zh) 2021-09-26 2021-09-26 一种基于梯度自校验的芯片筛选方法

Country Status (1)

Country Link
CN (1) CN113567842B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667810A (zh) * 2004-03-09 2005-09-14 松下电器产业株式会社 半导体装置的可靠性仿真方法
JP2009109314A (ja) * 2007-10-30 2009-05-21 Olympus Corp 半導体装置および半導体装置の検査方法
CN102385029A (zh) * 2011-08-26 2012-03-21 上海宏力半导体制造有限公司 高压mos器件测试方法
CN102981086A (zh) * 2012-12-10 2013-03-20 江苏省产品质量监督检验研究院 一种电压驱动型辐射源电磁辐射分析测量方法
US20140123097A1 (en) * 2009-10-06 2014-05-01 International Business Machines Corporation Compact model for device/circuit/chip leakage current (iddq) calculation including process induced uplift factors
CN106324554A (zh) * 2016-10-18 2017-01-11 宁波三星医疗电气股份有限公司 带误差自校验功能的电能表的测试方法
US20170023966A1 (en) * 2015-07-23 2017-01-26 Samsung Electronics Co., Ltd. Semiconductor device having a mismatch detection and correction circuit
CN112275667A (zh) * 2020-09-29 2021-01-29 成都嘉纳海威科技有限责任公司 基于差值比较法的芯片esd二极管工艺缺陷检测方法
CN112382582A (zh) * 2020-10-28 2021-02-19 海光信息技术股份有限公司 一种晶圆测试分类方法及系统
CN112611956A (zh) * 2020-12-25 2021-04-06 深圳群芯微电子有限责任公司 一种新能源汽车集成电路芯片测试系统
CN113299572A (zh) * 2021-04-22 2021-08-24 重庆工程职业技术学院 一种芯片缺陷检测方法
CN113298126A (zh) * 2021-05-12 2021-08-24 浙江大学 一种半导体功率芯片的批量分类方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667810A (zh) * 2004-03-09 2005-09-14 松下电器产业株式会社 半导体装置的可靠性仿真方法
JP2009109314A (ja) * 2007-10-30 2009-05-21 Olympus Corp 半導体装置および半導体装置の検査方法
US20140123097A1 (en) * 2009-10-06 2014-05-01 International Business Machines Corporation Compact model for device/circuit/chip leakage current (iddq) calculation including process induced uplift factors
CN102385029A (zh) * 2011-08-26 2012-03-21 上海宏力半导体制造有限公司 高压mos器件测试方法
CN102981086A (zh) * 2012-12-10 2013-03-20 江苏省产品质量监督检验研究院 一种电压驱动型辐射源电磁辐射分析测量方法
US20170023966A1 (en) * 2015-07-23 2017-01-26 Samsung Electronics Co., Ltd. Semiconductor device having a mismatch detection and correction circuit
CN106324554A (zh) * 2016-10-18 2017-01-11 宁波三星医疗电气股份有限公司 带误差自校验功能的电能表的测试方法
CN112275667A (zh) * 2020-09-29 2021-01-29 成都嘉纳海威科技有限责任公司 基于差值比较法的芯片esd二极管工艺缺陷检测方法
CN112382582A (zh) * 2020-10-28 2021-02-19 海光信息技术股份有限公司 一种晶圆测试分类方法及系统
CN112611956A (zh) * 2020-12-25 2021-04-06 深圳群芯微电子有限责任公司 一种新能源汽车集成电路芯片测试系统
CN113299572A (zh) * 2021-04-22 2021-08-24 重庆工程职业技术学院 一种芯片缺陷检测方法
CN113298126A (zh) * 2021-05-12 2021-08-24 浙江大学 一种半导体功率芯片的批量分类方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
T.STOREY: "STUCK FAULT AND CURRENT TESTING COMPARISON USING CMOS CHIP TEST", 《1991, PROCEEDINGS. INTERNATIONAL TEST CONFERENCE》 *
雷风霞: "半导体集成电路可靠性测试及数据处理方法", 《天津中德职业技术学院学报》 *

Also Published As

Publication number Publication date
CN113567842B (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
EP1794693B1 (en) Feature failure correlation
CN103199041A (zh) 晶圆允收测试程式的管理系统及其应用方法
CN113075527A (zh) 基于Shmoo测试的集成电路芯片测试方法、系统及介质
US20170199946A1 (en) Dynamic fault model generation for diagnostics simulation and pattern generation
JP2008002900A (ja) 半導体装置のスクリーニング方法と装置並びにプログラム
JP2009211589A (ja) 製品の製造方法、製造システム及びプログラム
CN113567842B (zh) 一种基于梯度自校验的芯片筛选方法
US9081051B2 (en) Methods for testing manufactured products
CN113687995B (zh) 一种基于神经网络的芯片筛测方法
CN104716069B (zh) 晶圆可接受性测试机台内部环境的监测方法和监测装置
CN114239921A (zh) 芯片性能等级预测、封装方法及装置
US20140282327A1 (en) Cutter in diagnosis (cid) a method to improve the throughput of the yield ramp up process
US8552716B2 (en) Testing methods for magnetic heads and magnetic storage devices assembled with the magnetic heads
CN110751406A (zh) 一种针对再提交批次的计量值抽样计划方法
CN115686898A (zh) 多级故障模式与影响分析方法、系统
CN113945824A (zh) 一种射频芯片筛测方法
CN110991130B (zh) 一种利用电路仿真检查标准单元时序库的方法
US20170010325A1 (en) Adaptive test time reduction
US20040236531A1 (en) Method for adaptively testing integrated circuits based on parametric fabrication data
CN111967799A (zh) 集总参数表贴环行器物料及工艺问题识别方法
Niranjan et al. Machine Learning-Based Adaptive Outlier Detection for Underkill Reduction in Analog/RF IC Testing
Li et al. Board-level Functional Test Selection Based on Fault Tree Analysis
CN113690155B (zh) 一种单片微波集成电路隔离环设计以及芯片筛测方法
TWI736999B (zh) 資料分析裝置、資料分析方法以及與其相關的品質提升系統
JP6304951B2 (ja) 半導体装置の試験プログラム、試験装置及び試験方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant