CN114239921A - 芯片性能等级预测、封装方法及装置 - Google Patents

芯片性能等级预测、封装方法及装置 Download PDF

Info

Publication number
CN114239921A
CN114239921A CN202111394015.7A CN202111394015A CN114239921A CN 114239921 A CN114239921 A CN 114239921A CN 202111394015 A CN202111394015 A CN 202111394015A CN 114239921 A CN114239921 A CN 114239921A
Authority
CN
China
Prior art keywords
chip
grading
packaged
wafer test
test parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111394015.7A
Other languages
English (en)
Inventor
赵纯
袁智皓
丁严蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Anlu Information Technology Co ltd
Original Assignee
Shanghai Anlu Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Anlu Information Technology Co ltd filed Critical Shanghai Anlu Information Technology Co ltd
Priority to CN202111394015.7A priority Critical patent/CN114239921A/zh
Publication of CN114239921A publication Critical patent/CN114239921A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00—Administration; Management
    • G06Q10/04—Forecasting or optimisation specially adapted for administrative or management purposes, e.g. linear programming or "cutting stock problem"
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/21—Design or setup of recognition systems or techniques; Extraction of features in feature space; Blind source separation
    • G06F18/214—Generating training patterns; Bootstrap methods, e.g. bagging or boosting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00—Administration; Management
    • G06Q10/06—Resources, workflows, human or project management; Enterprise or organisation planning; Enterprise or organisation modelling
    • G06Q10/063—Operations research, analysis or management
    • G06Q10/0639—Performance analysis of employees; Performance analysis of enterprise or organisation operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like

Abstract

本发明公开了一种芯片性能等级预测、封装方法及装置，所述芯片性能等级预测方法包括：获取若干经过晶圆测试后的裸芯片的第一晶圆测试参数值；根据晶圆测试分级预测规则以及各第一晶圆测试参数值，预测各裸芯片经封装后所形成的已封装芯片的性能等级；晶圆测试分级预测规则的生成，包括：构建用于确定晶圆测试参数值与终测参数值之间的映射关系的关系模型；获取用于在芯片终测后进行芯片性能等级划分的终测分级规则，并提取终测分级规则所对应的各分级终测参数值；将各分级终测参数值输入至关系模型中，以使关系模型输出若干分级晶圆测试参数值，继而根据各分级晶圆测试参数值生成晶圆测试分级预测规则。通过实施本发明能降低产出不可控的风险。

Description

芯片性能等级预测、封装方法及装置
技术领域
本发明涉及芯片制造技术领域，尤其涉及一种芯片性能等级预测、封装方法及装置。
背景技术
集成电路硅片在代工厂制作完成后，还需要经过晶圆测试(Chip Probing，CP)、封装(packing)、封装后终测(Final Test，FT)等步骤，才能加工成最终产品。由于芯片制造过程中存在晶圆批次波动、晶圆片间波动和片上波动，为了提高产品良率、优化成本结构，集成电路设计厂商常常把合格品按图1所示的流程，在终测后按照不同的性能表现对将芯片的性能等级进行划分。
采用上述方法只有在完成了晶圆测试、封装和终测后才能对芯片进行等级划分，确定不同等级的最终良率，对于生产运营来说，只有在芯片产出的最终的时刻才能确定芯片的性能等级，无法在产出之前对最终所生成的芯片的等级进行预估，存在产出不可控的风险。
发明内容
本发明实施例提供一种芯片性能等级预测、封装方法及装置，能够在芯片的晶圆测试阶段预测最终所产出的芯片的性能等级，降低产出不可控的风险。
本发明一实施例提供了一种芯片性能等级预测方法,包括：获取若干经过晶圆测试后的裸芯片的第一晶圆测试参数值；
根据晶圆测试分级预测规则以及各所述第一晶圆测试参数值，预测各裸芯片经封装后所形成的已封装芯片的性能等级；
其中，所述晶圆测试分级预测规则的生成，具体包括：
构建用于确定晶圆测试参数值与终测参数值之间的映射关系的关系模型；
获取用于在芯片终测后进行芯片性能等级划分的终测分级规则，并提取所述终测分级规则所对应的各分级终测参数值；
将各所述分级终测参数值输入至所述关系模型中，以使所述关系模型输出若干分级晶圆测试参数值，继而根据各所述分级晶圆测试参数值生成所述晶圆测试分级预测规则。
进一步的，所述关系模型的构建方法，具体包括：获取若干芯片样本的晶圆测试参数值和终测参数值；根据各所述芯片样本的晶圆测试参数值以及终测参数值进行数据建模，生成所述关系模型。
进一步的，所述关系模型的构建方法还包括：获取基于所述终测分级规则所确定的各芯片样本的实际芯片性能等级；
根据所述晶圆测试分级预测规则以及各芯片样本的晶圆测试参数值，生成各芯片样本的预测芯片性能等级；
将各所述实际芯片性能等级与各所述预测芯片性能等级进行比对，并根据比对结果确定分级准确度；
在所述分级准确度小于预测阈值时，继续对所述关系模型进行训练。
本发明另一实施例提供了一种芯片性能等级预测装置,包括参数获取模块、等级预测模块以及预测规则生成模块；
所述参数获取模块，用于获取若干裸芯片经过晶圆测试后的第一晶圆测试参数值；
所述等级预测模块，用于根据晶圆测试分级预测规则以及各所述第一晶圆测试参数值，预测各裸芯片经封装后所形成的已封装芯片的性能等级；
所述预测规则生成模块，用于构建用于确定晶圆测试参数值与终测参数值之间的映射关系的关系模型；获取用于在芯片终测后进行芯片性能等级划分的终测分级规则，并提取所述终测分级规则所对应的各分级终测参数值；将各所述分级终测参数值输入至所述关系模型中，以使所述关系模型输出若干分级晶圆测试参数值，继而根据各所述分级晶圆测试参数值生成所述晶圆测试分级预测规则。
进一步的，还包括模型构建模块；所述模型构建模块，用于获取若干芯片样本的晶圆测试参数值和终测参数值；根据各所述芯片样本的晶圆测试参数值以及终测参数值进行数据建模，生成所述关系模型。
进一步的，所述模型构建模块还用于，获取基于所述终测分级规则所确定的各芯片样本的实际芯片性能等级；
根据所述晶圆测试分级预测规则以及各芯片样本的晶圆测试参数值，生成各芯片样本的预测芯片性能等级；
将各所述实际芯片性能等级与各所述预测芯片性能等级进行比对，并根据比对结果确定分级准确度；
在所述分级准确度小于预测阈值时，继续对所述关系模型进行训练。
本发明另一实施例提供了一种芯片的封装方法，包括：获取若干待封装裸芯片，并对各所述待封装裸芯片进行晶圆测试；
根据本发明任意一项所述的芯片性能等级预测方法，预测各待封装裸芯片的性能等级；
根据所预测的各待封装裸芯片的性能等级，确定各待封装裸芯片所对应的封装标准，继而根据各待封装裸芯片的封装标准对各待封装裸芯片进行封装。
进一步的，还包括：根据所预测的各待封装裸芯片的性能等级，确定各待封装裸芯片所对应的终测标准；根据各待封装裸芯片的终测标准，在根据各待封装裸芯片的封装标准对各待封装裸芯片进行封装之后，对各待封装裸芯片所对应的已封装芯片进行终测。
本发明另一实施例提供了一种芯片封装装置，包括：晶圆测试模块、性能等级预测模块以及封装模块；
所述晶圆测试模块，用于获取若干待封装裸芯片，并对各所述待封装裸芯片进行晶圆测试；
所述性能等级预测模块，用于根据本发明任意一项所述的芯片性能等级预测方法，预测各待封装裸芯片的性能等级；
所述封装模块，用于根据所预测的各待封装裸芯片的性能等级，确定各待封装裸芯片所对应的封装标准，继而根据各待封装裸芯片的封装标准对各待封装裸芯片进行封装。
进一步的，还包括终测模块；所述终测模块，用于根据所预测的各待封装裸芯片的性能等级，确定各待封装裸芯片所对应的终测标准；根据各待封装裸芯片的终测标准，在根据各待封装裸芯片的封装标准对各待封装裸芯片进行封装之后，对各待封装裸芯片所对应的已封装芯片进行终测。
通过实施本发明实施例具有如下有益效果：
本发明实施例提供了一种芯片性能等级预测、封装方法及装置，所述方法在裸芯片经过晶圆测试之后，根据晶圆测试参数值以及晶圆测试分级预测规则，对裸芯片经过最后封装后的已封装芯片的性能等级进行预测，上述晶圆测试分级预测规则根据终测分级规则以及用于确定晶圆测试参数值与终测参数值之间的映射关系的关系模型生成，从而实现了在晶圆测试即可对经过封装后最后所产出的芯片的性能等级进行预测，无需等芯片进行实际封装后在终测阶段进行性能等级的划分，使得最终产出的芯片的性能等级更加可控。
附图说明
图1是现有技术中芯片性能等级的划分流程示意图。
图2是本发明一实施例提供的芯片性能等级预测方法的流程示意图。
图3是本发明一实施例提供的关系模型的构建的流程示意图。
图4是本发明一实施例提供的芯片性能等级预测装置的结构示意图。
图5是本发明一实施例提供的芯片封装方法的流程示意图。
图6是本发明一实施例提供的芯片封装装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明一实施例提供了一种芯片性能等级预测方法，至少包括：
步骤S101：获取若干经过晶圆测试后的裸芯片的第一晶圆测试参数值。
步骤S102：根据晶圆测试分级预测规则以及各所述第一晶圆测试参数值，预测各裸芯片经封装后所形成的已封装芯片的性能等级；
其中，所述晶圆测试分级预测规则的生成，具体包括：构建用于确定晶圆测试参数值与终测参数值之间的映射关系的关系模型；获取用于在芯片终测后进行芯片性能等级划分的终测分级规则，并提取所述终测分级规则所对应的各分级终测参数值；将各所述分级终测参数值输入至所述关系模型中，以使所述关系模型输出若干分级晶圆测试参数值，继而根据各所述分级晶圆测试参数值生成所述晶圆测试分级预测规则。
对于步骤S101、在对各裸芯片进行晶圆测试之后，获取各裸芯片的晶圆测试参数值即上述第一晶圆测试参数值。
对于步骤S102、首先对关系模型的构建进行说明，如图2所示，在一个优选的实施例中，所述关系模型的构建方法，具体包括：
S201：获取若干芯片样本的晶圆测试参数值和终测参数值。
S202：根据各所述芯片样本的晶圆测试参数值以及终测参数值进行数据建模，生成所述关系模型。
S203：获取基于所述终测分级规则所确定的各芯片样本的实际芯片性能等级。
S204：根据所述晶圆测试分级预测规则以及各芯片样本的晶圆测试参数值，生成各芯片样本的预测芯片性能等级。
S205：将各所述实际芯片性能等级与各所述预测芯片性能等级进行比对，并根据比对结果确定分级准确度。
S206：在所述分级准确度小于预测阈值时，继续对所述关系模型进行训练。
具体的，首先提前设定一种或几种终测参数项，作为最终产出的已封装芯片的性能等级划分的依据，并确定划分的规则(即上述终测分级规则)。示意性的，可选的终测参数项包括但不限于以下任意一项或多项组合：芯片最高运行频率、静态功耗以及管脚漏电。紧接着获取大量芯片样本的晶圆测试参数值、终测参数值以及根据上述预设的终测分级规则所确定的各芯片样本的实际芯片性能等级；优选的，所获取的芯片样本需要满足以下条件：
a)样本至少来自3个不同的晶圆批次(Wafer Lot)；
b)样本至少来自25片不同的晶圆(Wafer)；
c)样本完成了全部CP(晶圆测试)、FT测试(终测)，且已知根据终测参数值所确定的实际芯片性能等级分级结果；
d)样本中包含不同等级的良品；
e)所有样本在测试时，使用了相同的硬件环境(温度、电压、机台、针卡等)和软件环境(测试方法、测试向量、测试流程等)；
将上述各芯片样本分为训练样本和测试样本，提取各训练样本在晶圆测试阶段的晶圆测试参数值，以及在终测阶段的终测参数值进行数据建模，生成晶圆测试参数值与终测参数值之间的关系模型。
通过上述关系模型把预设的终测分级规则中的终测参数值(相当于本发明上述的分级终测参数值)，输入到关系模型中，关系模型输出对应的晶圆测试参数值(相当于本发明上述的分级晶圆测试参数值)，然后根据所生成的晶圆测试参数值生成晶圆测试分级预测规则；
示意性的，假设以参数项D作为芯片性能等级的划分依据，其对应的终测分级规则为：一等品：x.FT≥D1.FT；二等品：D1.FT＞x.FT≥D2.FT；不合格品：x.FT＜D2.FT；上述关系模型为：x.CP＝f(x.FT)；x.CP为参数项D的晶圆测试参数值，f()为关系模型中参数项D对应的关系函数，x.FT为参数项D的终测参数值，其中，D1.FT和D2.FT为终测分级规则中，用于划分各个芯片等级的D参数的各个阈值(相当于上述分级终测参数值)；此时提取终测分级规则中的分级终测参数值D1.FT和D2.FT，并将f(x.FT)中的x.FT，逐一替换为D1.FT和D2.FT，计算得到所对应的晶圆测试参数值(即上述分级晶圆测试参数值)，D1.CP、D2.CP；进而根据D1.CP、D2.CP即可生成晶圆测试分级预测规则：一等品：x.CP≥D1.CP；二等品：D1.CP＞x.CP≥D2.CP；不合格品：x.CP＜D2.CP；
上述为只选用一个参数项作为芯片性能等级划分的情况，以下列举多个(以两个为例)个参数项作为芯片性能等级划分的情况；假设以参数项D和E作为芯片性能等级的划分依据，其对应的终测分级规则为：一等品：x.FT≥D1.FT且y.FT<E1.FT；二等品：D1.FT＞x.FT≥D2.FT且y.FT<E1.FT；不合格品x.FT＜D2.FT或y.FT≥E1.FT；上述关系模型为：x.CP＝f(x.FT)，y.CP＝g(y.FT)；x.CP为参数项D的晶圆测试参数值，f()为关系模型中D参数项所对应的关系函数，y.CP为参数项E的晶圆测试参数值，g()为关系模型中E参数项所对应关系函数，x.FT为参数项D的终测参数值，y.FT为参数项E的终测参数值,D1.FT和D2.FT为终测分级规则中，用于划分各个芯片等级的D参数的各个阈值,E1.FT为终测分级规则中，用于划分各个芯片等级的E参数的阈值；此时提取D1.FT和D2.FT，并将f(x.FT)中的x.FT，逐一替换为D1.FT和D2.FT，计算得到所对应的D1.CP、D2.CP；此时提取E1.FT，并将g(y.FT)中的y.FT替换为E1.FT计算得到所对应的E1.CP,继而根据D1.CP、D2.CP、E1.CP即可生成晶圆测试分级预测规则：一等品：x.CP≥D1.CP且y.CP<E1.CP；二等品：D1.CP＞x.CP≥D2.CP且y.CP<E1.CP；不合格品：x.CP＜D2.CP或y.CP≥E1.CP；
在生成晶圆测试分级预测规则后，提取测试样本的晶圆测试参数值并基于上述晶圆测试分级预测规则，确定各测试样本的预测芯片性能等级；
然后将各测试样本的实际芯片性能等级与各测试样本的预测芯片性能等级，确定分级准确度，如果分级准确度小于预测阈值(优选的为95％)，则根据上述步骤S202继续对关系模型进行训练，直至分级准确度达到预测阈值。
需要说明的是，在本发明中，依所选择的参数类型、测试条件等不同，所构建关系模型可以是线性模型、多项式模型、指数模型等不同模型；此外，关系模型的模型允收标准，除了是分级准确度，也可以根据实际情况调整为其他标准，例如可以是更加精细化的标准如：一等品的分级准确度等。
根据上述内容构建好关系模型后，在运用时，根据所构建好的关系模型计算出各分级终测参数值所对应的分级晶圆测试参数值后，生成对应的晶圆测试分级预测规则；然后根据晶圆测试分级预测规则以及各第一晶圆测试参数值，在晶圆测试阶段预测出各裸芯片封装后所形成的已封装芯片的性能等级。这样无需等到将各裸芯片封装，终测后才确定各已封装芯片的性能等级，即在最终产出芯片之前即可确定将要产出的芯片的性能等级，提高了生产的可控性。
如图4所示，在上述实施例的基础上，本发明对应提供了一装置项实施例；
本发明一实施例提供了一种芯片性能等级预测装置，包括参数获取模块、等级预测模块以及预测规则生成模块；
所述参数获取模块，用于获取若干裸芯片经过晶圆测试后的第一晶圆测试参数值；
所述等级预测模块，用于根据晶圆测试分级预测规则以及各所述第一晶圆测试参数值，预测各裸芯片经封装后所形成的已封装芯片的性能等级；
所述预测规则生成模块，用于构建用于确定晶圆测试参数值与终测参数值之间的映射关系的关系模型；获取用于在芯片终测后进行芯片性能等级划分的终测分级规则，并提取所述终测分级规则所对应的各分级终测参数值；将各所述分级终测参数值输入至所述关系模型中，以使所述关系模型输出若干分级晶圆测试参数值，继而根据各所述分级晶圆测试参数值生成所述晶圆测试分级预测规则。
在一个优选的模块中，还包括模型构建模块；所述模型构建模块，用于获取若干芯片样本的晶圆测试参数值和终测参数值；根据各所述芯片样本的晶圆测试参数值以及终测参数值进行数据建模，生成所述关系模型。
在一个优选的实施例中，所述模型构建模块还用于，获取基于所述终测分级规则所确定的各芯片样本的实际芯片性能等级。
如图5所示在本发明芯片性能等级预测方法的实施例的基础上，本发明对应提供了一种芯片封装方法；
本发明一实施例提供了一种芯片封装方法，包括：
步骤S301：获取若干待封装裸芯片，并对各所述待封装裸芯片进行晶圆测试；
步骤S302：根据任意一实施例所述的芯片性能等级预测方法，预测各待封装裸芯片的性能等级；
步骤S303：根据所预测的各待封装裸芯片的性能等级，确定各待封装裸芯片所对应的封装标准，继而根据各待封装裸芯片的封装标准对各待封装裸芯片进行封装；
步骤S304：根据所预测的各待封装裸芯片的性能等级，确定各待封装裸芯片所对应的终测标准；根据各待封装裸芯片的终测标准，在根据各待封装裸芯片的封装标准对各待封装裸芯片进行封装之后，对各待封装裸芯片所对应的已封装芯片进行终测。
在这一实施例中，首先对各裸芯片进行晶圆测试，得到各裸芯片的晶圆测试参数值，然后根据前述所确定的性能等级预测方法对确定各裸芯片所对应的最终产出的已封装芯片的性能等级，紧接着根据芯片性能等级确定各裸芯片的封装标准和终测标准，最终完成各裸芯片的封装和终测标准，需要说明的是不同芯片性能等级的芯片的封装标准和终测标准均不相同，所预测的性能等级越高其对应的封装标准和终测标准就越高。在现有技术中只有完成全部FT测试流程，才能对产品进行等级划分，只有完成全部FT测试流程，才能对产品进行等级划分，因此所有的裸芯片在生成制造过程中均采用相同的封装标准和终测标准，例如全部按照最高等级良品进行封装和测试，但是实际上对于次良品，因其所需要满足的规格较低，可以适当的降低对应的封装和测试标准，避免产能浪费的问题。为此在本发明这一实施例中，在晶圆测试之后根据芯片性能等级的预测结果，对不同等级的裸芯片按不同的标准进行封装和测试，例如对于一等品，按一等品的封装标准和终测标准进行封装和终测，对于二等品，按二等品的封装标准和终测标准进行封装和终测，以此类推；最终实现不同等级芯片的差异化封装和终测，节约生产成本，同时封装前获知不同等级品的比例，有利于优化生产备料。需要说明的是，各等级的产品的封装标准和终测标准根据实际需求提前进行设定。
如图6所示，在上述实施例的基础上，本发明对应提供了一种芯片封装装置，包括：晶圆测试模块、性能等级预测模块以及封装模块；
所述晶圆测试模块，用于获取若干待封装裸芯片，并对各所述待封装裸芯片进行晶圆测试；
所述性能等级预测模块，用于根据本发明任意一项所述的芯片性能等级预测方法，预测各待封装裸芯片的性能等级；
所述封装模块，用于根据所预测的各待封装裸芯片的性能等级，确定各待封装裸芯片所对应的封装标准，继而根据各待封装裸芯片的封装标准对各待封装裸芯片进行封装。
在一个优选的实施例中，上述芯片封装装置，还包括终测模块；所述终测模块，用于根据所预测的各待封装裸芯片的性能等级，确定各待封装裸芯片所对应的终测标准；根据各待封装裸芯片的终测标准，在根据各待封装裸芯片的封装标准对各待封装裸芯片进行封装之后，对各待封装裸芯片所对应的已封装芯片进行终测。
需要说明的是，以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。另外，本发明提供的装置实施例附图中，模块之间的连接关系表示它们之间具有通信连接，具体可以实现为一条或多条通信总线或信号线。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种芯片性能等级预测方法，其特征在于，包括：
获取若干经过晶圆测试后的裸芯片的第一晶圆测试参数值；
根据晶圆测试分级预测规则以及各所述第一晶圆测试参数值，预测各裸芯片经封装后所形成的已封装芯片的性能等级；
其中，所述晶圆测试分级预测规则的生成，具体包括：
构建用于确定晶圆测试参数值与终测参数值之间的映射关系的关系模型；
获取用于在芯片终测后进行芯片性能等级划分的终测分级规则，并提取所述终测分级规则所对应的各分级终测参数值；
将各所述分级终测参数值输入至所述关系模型中，以使所述关系模型输出若干分级晶圆测试参数值，继而根据各所述分级晶圆测试参数值生成所述晶圆测试分级预测规则。
2.如权利要求1所述的芯片性能等级预测方法，其特征在于，所述关系模型的构建方法，具体包括：
获取若干芯片样本的晶圆测试参数值和终测参数值；
根据各所述芯片样本的晶圆测试参数值以及终测参数值进行数据建模，生成所述关系模型。
3.如权利要求2所述的芯片性能等级预测方法，其特征在于，所述关系模型的构建方法还包括：
获取基于所述终测分级规则所确定的各芯片样本的实际芯片性能等级；
根据所述晶圆测试分级预测规则以及各芯片样本的晶圆测试参数值，生成各芯片样本的预测芯片性能等级；
将各所述实际芯片性能等级与各所述预测芯片性能等级进行比对，并根据比对结果确定分级准确度；
在所述分级准确度小于预测阈值时，继续对所述关系模型进行训练。
4.一种芯片性能等级预测装置，其特征在于，包括参数获取模块、等级预测模块以及预测规则生成模块；
所述参数获取模块，用于获取若干裸芯片经过晶圆测试后的第一晶圆测试参数值；
所述等级预测模块，用于根据晶圆测试分级预测规则以及各所述第一晶圆测试参数值，预测各裸芯片经封装后所形成的已封装芯片的性能等级；
所述预测规则生成模块，用于构建用于确定晶圆测试参数值与终测参数值之间的映射关系的关系模型；获取用于在芯片终测后进行芯片性能等级划分的终测分级规则，并提取所述终测分级规则所对应的各分级终测参数值；将各所述分级终测参数值输入至所述关系模型中，以使所述关系模型输出若干分级晶圆测试参数值，继而根据各所述分级晶圆测试参数值生成所述晶圆测试分级预测规则。
5.如权利要求4所述的芯片性能等级预测装置，其特征在于，还包括模型构建模块；
所述模型构建模块，用于获取若干芯片样本的晶圆测试参数值和终测参数值；根据各所述芯片样本的晶圆测试参数值以及终测参数值进行数据建模，生成所述关系模型。
6.如权利要求5所述的芯片性能等级预测装置，其特征在于，所述模型构建模块还用于，获取基于所述终测分级规则所确定的各芯片样本的实际芯片性能等级；
根据所述晶圆测试分级预测规则以及各芯片样本的晶圆测试参数值，生成各芯片样本的预测芯片性能等级；
将各所述实际芯片性能等级与各所述预测芯片性能等级进行比对，并根据比对结果确定分级准确度；
在所述分级准确度小于预测阈值时，继续对所述关系模型进行训练。
7.一种芯片封装方法，其特征在于，包括：
获取若干待封装裸芯片，并对各所述待封装裸芯片进行晶圆测试；
根据如权利要求1-3任意一项所述的芯片性能等级预测方法，预测各待封装裸芯片的性能等级；
根据所预测的各待封装裸芯片的性能等级，确定各待封装裸芯片所对应的封装标准，继而根据各待封装裸芯片的封装标准对各待封装裸芯片进行封装。
8.如权利要求7所述的芯片封装方法，其特征在于，还包括：
根据所预测的各待封装裸芯片的性能等级，确定各待封装裸芯片所对应的终测标准；
根据各待封装裸芯片的终测标准，在根据各待封装裸芯片的封装标准对各待封装裸芯片进行封装之后，对各待封装裸芯片所对应的已封装芯片进行终测。
9.一种芯片封装装置，其特征在于，包括：晶圆测试模块、性能等级预测模块以及封装模块；
所述晶圆测试模块，用于获取若干待封装裸芯片，并对各所述待封装裸芯片进行晶圆测试；
所述性能等级预测模块，用于根据如权利要求1-3任意一项所述的芯片性能等级预测方法，预测各待封装裸芯片的性能等级；
所述封装模块，用于根据所预测的各待封装裸芯片的性能等级，确定各待封装裸芯片所对应的封装标准，继而根据各待封装裸芯片的封装标准对各待封装裸芯片进行封装。
10.如权利要求9所述的芯片封装装置，其特征在于，还包括终测模块；
所述终测模块，用于根据所预测的各待封装裸芯片的性能等级，确定各待封装裸芯片所对应的终测标准；根据各待封装裸芯片的终测标准，在根据各待封装裸芯片的封装标准对各待封装裸芯片进行封装之后，对各待封装裸芯片所对应的已封装芯片进行终测。
CN202111394015.7A 2021-11-23 2021-11-23 芯片性能等级预测、封装方法及装置 Pending CN114239921A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111394015.7A CN114239921A (zh) 2021-11-23 2021-11-23 芯片性能等级预测、封装方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111394015.7A CN114239921A (zh) 2021-11-23 2021-11-23 芯片性能等级预测、封装方法及装置

Publications (1)

Publication Number Publication Date
CN114239921A true CN114239921A (zh) 2022-03-25

Family

ID=80750593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111394015.7A Pending CN114239921A (zh) 2021-11-23 2021-11-23 芯片性能等级预测、封装方法及装置

Country Status (1)

Country Link
CN (1) CN114239921A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115144735A (zh) * 2022-08-30 2022-10-04 北京象帝先计算技术有限公司 测试程序确定方法、装置、电子设备及可读存储介质
CN117077605A (zh) * 2023-10-17 2023-11-17 深圳市深鸿盛电子有限公司 基于系统封装的工艺设计方法、装置、设备及存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115144735A (zh) * 2022-08-30 2022-10-04 北京象帝先计算技术有限公司 测试程序确定方法、装置、电子设备及可读存储介质
CN117077605A (zh) * 2023-10-17 2023-11-17 深圳市深鸿盛电子有限公司 基于系统封装的工艺设计方法、装置、设备及存储介质
CN117077605B (zh) * 2023-10-17 2024-01-26 深圳市深鸿盛电子有限公司 基于系统封装的工艺设计方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
CN112382582B (zh) 一种晶圆测试分类方法及系统
CN114239921A (zh) 芯片性能等级预测、封装方法及装置
CN109885939B (zh) 一种基于建筑信息模型的光伏电站建设方法和系统
CN105702595B (zh) 晶圆的良率判断方法以及晶圆合格测试的多变量检测方法
CN116305522A (zh) 一种基于数字孪生的飞机结构可靠性仿真试验模型标定方法、设备、介质
CN113900869A (zh) 一种芯片测试数据判断方法、装置、存储介质及测试方法
CN114140034B (zh) 基于工况的质量监控方法及相关装置
US9117045B2 (en) System and method to predict chip IDDQ and control leakage components
CN113191399A (zh) 一种基于机器学习分类器提高半导体芯片良品率的方法
CN108320112A (zh) 一种确定设备健康状态的方法及装置
Sohn et al. Probe test yield optimization based on canonical correlation analysis between process control monitoring variables and probe bin variables
US20120316803A1 (en) Semiconductor test data analysis system
TW202129530A (zh) 不利用裸晶級輸入資料的裸晶級產品建模
Kim et al. Package yield enhancement using machine learning in semiconductor manufacturing
CN113687995B (zh) 一种基于神经网络的芯片筛测方法
CN101477582B (zh) 半导体元件的模型修正方法
CN115792583A (zh) 一种车规级芯片的测试方法、装置、设备及介质
CN110910021A (zh) 一种基于支持向量机监控在线缺陷的方法
KR20010078512A (ko) 설비효율 최적화방법 및 이를 위한 설비효율 분석장치
JP2007201309A (ja) シミュレーションのパラメータ更新システム
Lee et al. Reliability Prediction for Automotive 5nm and 7nm Technology node by using Machine Learning based Solution
CN102468198B (zh) 刻蚀残留的检测方法和系统、谱线模型的建立方法和系统
Heo et al. A modified lasso model for yield analysis considering the interaction effect in a multistage manufacturing line
CN116901386B (zh) 基于3d扫描技术的制品检测及智能注塑生产方法及系统
US20180273378A1 (en) Device Designing Method and Device Designing Apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination