CN117077605A - 基于系统封装的工艺设计方法、装置、设备及存储介质 - Google Patents
基于系统封装的工艺设计方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN117077605A CN117077605A CN202311338718.7A CN202311338718A CN117077605A CN 117077605 A CN117077605 A CN 117077605A CN 202311338718 A CN202311338718 A CN 202311338718A CN 117077605 A CN117077605 A CN 117077605A
- Authority
- CN
- China
- Prior art keywords
- packaging process
- packaging
- design
- scheme
- process design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 384
- 230000008569 process Effects 0.000 title claims abstract description 337
- 238000013461 design Methods 0.000 title claims abstract description 311
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 35
- 238000003860 storage Methods 0.000 title claims abstract description 22
- 238000012858 packaging process Methods 0.000 claims abstract description 308
- 239000011159 matrix material Substances 0.000 claims abstract description 68
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000004458 analytical method Methods 0.000 claims abstract description 22
- 230000002068 genetic effect Effects 0.000 claims abstract description 22
- 238000000605 extraction Methods 0.000 claims abstract description 16
- 238000005457 optimization Methods 0.000 claims abstract description 16
- 238000005538 encapsulation Methods 0.000 claims abstract description 14
- 238000010276 construction Methods 0.000 claims abstract description 8
- 230000035772 mutation Effects 0.000 claims description 18
- 230000011218 segmentation Effects 0.000 claims description 10
- 238000004364 calculation method Methods 0.000 claims description 6
- 238000007621 cluster analysis Methods 0.000 claims description 5
- 230000001902 propagating effect Effects 0.000 claims description 5
- 230000004927 fusion Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000012163 sequencing technique Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 26
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000011960 computer-aided design Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 206010063385 Intellectualisation Diseases 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000003064 k means clustering Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000611 regression analysis Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002076 thermal analysis method Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/21—Design or setup of recognition systems or techniques; Extraction of features in feature space; Blind source separation
- G06F18/211—Selection of the most significant subset of features
- G06F18/2111—Selection of the most significant subset of features by using evolutionary computational techniques, e.g. genetic algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/24—Classification techniques
- G06F18/243—Classification techniques relating to the number of classes
- G06F18/24323—Tree-organised classifiers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q10/00—Administration; Management
- G06Q10/06—Resources, workflows, human or project management; Enterprise or organisation planning; Enterprise or organisation modelling
- G06Q10/063—Operations research, analysis or management
- G06Q10/0633—Workflow analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
- G06Q50/04—Manufacturing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Business, Economics & Management (AREA)
- Evolutionary Computation (AREA)
- Computer Hardware Design (AREA)
- Human Resources & Organizations (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Strategic Management (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Economics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- General Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Bioinformatics & Computational Biology (AREA)
- Evolutionary Biology (AREA)
- Marketing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- General Business, Economics & Management (AREA)
- Entrepreneurship & Innovation (AREA)
- Tourism & Hospitality (AREA)
- Geometry (AREA)
- Medical Informatics (AREA)
- Operations Research (AREA)
- Quality & Reliability (AREA)
- Game Theory and Decision Science (AREA)
- Educational Administration (AREA)
- Development Economics (AREA)
- Primary Health Care (AREA)
- Physiology (AREA)
- Computing Systems (AREA)
- Software Systems (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明涉及工艺优化领域,公开了一种基于系统封装的工艺设计方法、装置、设备及存储介质,用于实现半导体功率器的系统封装工艺智能优化并提高系统封装的效率。方法包括:对半导体功率器的系统封装进行工艺方案构建,得到初始封装工艺方案;对初始封装工艺方案进行解析,得到多个封装工艺节点及多个工艺设计目标;根据多个封装工艺节点及多个工艺设计目标,生成覆盖矩阵以及结果向量;将覆盖矩阵以及结果向量输入XGBoost模型进行特征提取和节点重要度分析,得到每个封装工艺节点的重要度;根据每个封装工艺节点的重要度,并通过改进遗传算法对初始封装工艺方案进行方案优化,生成目标封装工艺方案。
Description
技术领域
本发明涉及工艺优化领域,尤其涉及一种基于系统封装的工艺设计方法、装置、设备及存储介质。
背景技术
随着半导体技术的不断发展,半导体功率器件在电子设备中的应用越来越广泛。系统封装作为半导体功率器件的关键环节之一,对功率器件的性能和稳定性有着重要影响。因此,设计高效、可靠的系统封装工艺方案成为了当前半导体领域的研究热点之一。
传统的工艺设计方法存在一些问题,例如缺乏自动化、智能化的特点,导致设计周期长、效率低下。为了解决这些问题,研究人员开始探索基于系统封装的工艺设计方法,旨在借助先进的技术手段提高封装工艺设计的自动化水平和智能化程度。
发明内容
本发明提供了一种基于系统封装的工艺设计方法、装置、设备及存储介质,用于实现半导体功率器的系统封装工艺智能优化并提高系统封装的效率。
本发明第一方面提供了一种基于系统封装的工艺设计方法,所述基于系统封装的工艺设计方法包括:
获取半导体功率器的系统封装标准信息,并根据所述系统封装标准信息对半导体功率器的系统封装进行工艺方案构建,得到初始封装工艺方案;
对所述初始封装工艺方案进行解析,得到封装工艺拓扑图及多个工艺设计目标,其中,所述封装工艺拓扑图包括多个封装工艺节点;
根据所述多个封装工艺节点及所述多个工艺设计目标,生成对应的覆盖矩阵以及结果向量;
将所述覆盖矩阵以及所述结果向量输入预置的XGBoost模型进行特征提取和节点重要度分析,得到每个封装工艺节点的重要度;
根据每个封装工艺节点的重要度,并通过预置的改进遗传算法对所述初始封装工艺方案进行方案优化,生成目标封装工艺方案。
结合第一方面,在本发明第一方面的第一种实现方式中,所述对所述初始封装工艺方案进行解析,得到封装工艺拓扑图及多个工艺设计目标,其中,所述封装工艺拓扑图包括多个封装工艺节点,包括:
对所述初始封装工艺方案进行识别和解析,得到多个封装工艺关键词及多个工艺设计目标;
将所述多个封装工艺关键词输入预置的关键词属性聚类模型,通过所述关键词属性聚类模型确定对应的多个属性聚类点;
基于所述多个属性聚类点,对所述多个封装工艺关键词进行分类处理,得到对应的工艺属性特征集合以及工艺流程特征集合;
根据所述工艺属性特征集合确定对应的多个封装工艺节点,并将所述多个封装工艺节点作为对应的多个图节点,同时,根据所述工艺流程特征集合创建多个有向图边;
基于所述多个图节点以及所述多个有向图边创建对应的封装工艺拓扑图。
结合第一方面,在本发明第一方面的第二种实现方式中,所述根据所述多个封装工艺节点及所述多个工艺设计目标,生成对应的覆盖矩阵以及结果向量,包括:
采用预置图计算聚类分析模型中的最短路径算法,对所述封装工艺拓扑图的多个封装工艺节点进行关联关系计算,得到对应的关联关系结构;
根据所述关联关系结构,对所述多个封装工艺节点及所述多个工艺设计目标进行关系匹配,得到每个封装工艺节点对应的工艺设计目标;
将所述多个封装工艺节点定义为矩阵的行元素,并将所述多个工艺设计目标定义为矩阵的列元素,以及根据每个封装工艺节点对应的工艺设计目标生成对应的覆盖矩阵;
根据所述多个工艺设计目标定义一个初始向量,并对所述初始向量进行向量填充,得到对应的结果向量。
结合第一方面,在本发明第一方面的第三种实现方式中,所述将所述覆盖矩阵以及所述结果向量输入预置的XGBoost模型进行特征提取和节点重要度分析,得到每个封装工艺节点的重要度,包括:
基于所述覆盖矩阵以及所述结果向量设置XGBoost模型的模型超参数,并对所述覆盖矩阵以及所述结果向量进行数据集转换,生成特征数据集;
将所述特征数据集输入所述XGBoost模型,并通过所述XGBoost模型对所述特征数据集进行特征分割,得到多个第一目标节点特征;
通过预置的贪心算法对所述多个第一目标节点特征进行特征扫描,得到多个第二目标节点特征;
采用XGBoost模型中的gain准则,分别对所述多个第二目标节点特征进行特征重要度计算,得到每个封装工艺节点的重要度。
结合第一方面,在本发明第一方面的第四种实现方式中,所述通过预置的贪心算法对所述多个第一目标节点特征进行特征扫描,得到多个第二目标节点特征,包括:
通过预置的贪心算法对所述多个第一目标节点特征进行初始化,并从所述多个第一目标节点特征中选取一个初始解;
基于预置的贪心策略,对所述多个第一目标节点特征进行特征选择,得到一个第二目标节点特征,并更新所述多个第一目标节点特征对应的选择特征集;
对所述选择特征集进行迭代特征选取,输出多个第二目标节点特征。
结合第一方面,在本发明第一方面的第五种实现方式中,所述根据每个封装工艺节点的重要度,并通过预置的改进遗传算法对所述初始封装工艺方案进行方案优化,生成目标封装工艺方案,包括:
根据每个封装工艺节点的重要度,并通过预置的改进遗传算法对所述初始封装工艺方案进行方案群体初始化,生成多个第一封装工艺方案;
分别计算每个第一封装工艺方案对应的第一工艺设计优度,对所述第一工艺设计优度与第一设计优度目标值和第二设计优度目标值进行比较,其中,第一设计优度目标值<第二设计优度目标值;
若第一工艺设计优度<第一设计优度目标值,则将对应的第一封装工艺方案划分至第一工艺设计方案群体,若第一设计优度目标值<第一工艺设计优度<第二设计优度目标值,则将对应的第一封装工艺方案划分至第二工艺设计方案群体,若第二设计优度目标值<第一工艺设计优度,则将对应的第一封装工艺方案划分至第三工艺设计方案群体;
对所述第一工艺设计方案群体和所述第二工艺设计方案群体进行繁殖、交叉和变异,并对所述第三工艺设计方案群体进行交叉和变异,得到多个第二封装工艺方案;
分别计算每个第二封装工艺方案的第二工艺设计优度,并根据所述第二工艺设计优度对所述多个第二封装工艺方案进行排序,得到最优化的目标封装工艺方案。
结合第一方面,在本发明第一方面的第六种实现方式中,所述对所述第一工艺设计方案群体和所述第二工艺设计方案群体进行繁殖、交叉和变异,并对所述第三工艺设计方案群体进行交叉和变异,得到多个第二封装工艺方案,包括:
根据每个第一封装工艺方案对应的第一工艺设计优度,从所述第一工艺设计方案群体选取对应的第一父代群体,并从所述第二工艺设计方案群体选取对应的第二父代群体;
对所述第一父代群体和所述第二父代群体进行群体融合,生成融合父代群体,并对所述融合父代群体进行繁殖、交叉和变异,得到多个第一候选封装工艺方案;
根据所述第一工艺设计优度,对所述第三工艺设计方案群体进行群体分割,得到对应的多个子工艺设计方案群体,并对所述多个子工艺设计方案群体进行交叉和变异,得到多个第二候选封装工艺方案;
将所述多个第一候选封装工艺方案和所述多个第二候选封装工艺方案作为对应的多个第二封装工艺方案。
本发明第二方面提供了一种基于系统封装的工艺设计装置,所述基于系统封装的工艺设计装置包括:
获取模块,用于获取半导体功率器的系统封装标准信息,并根据所述系统封装标准信息对半导体功率器的系统封装进行工艺方案构建,得到初始封装工艺方案;
解析模块,用于对所述初始封装工艺方案进行解析,得到封装工艺拓扑图及多个工艺设计目标,其中,所述封装工艺拓扑图包括多个封装工艺节点;
生成模块,用于根据所述多个封装工艺节点及所述多个工艺设计目标,生成对应的覆盖矩阵以及结果向量;
分析模块,用于将所述覆盖矩阵以及所述结果向量输入预置的XGBoost模型进行特征提取和节点重要度分析,得到每个封装工艺节点的重要度;
优化模块,用于根据每个封装工艺节点的重要度,并通过预置的改进遗传算法对所述初始封装工艺方案进行方案优化,生成目标封装工艺方案。
本发明第三方面提供了一种基于系统封装的工艺设计设备,包括:存储器和至少一个处理器,所述存储器中存储有指令;所述至少一个处理器调用所述存储器中的所述指令,以使得所述基于系统封装的工艺设计设备执行上述的基于系统封装的工艺设计方法。
本发明的第四方面提供了一种计算机可读存储介质,所述计算机可读存储介质中存储有指令,当其在计算机上运行时,使得计算机执行上述的基于系统封装的工艺设计方法。
本发明提供的技术方案中,对半导体功率器的系统封装进行工艺方案构建,得到初始封装工艺方案;对初始封装工艺方案进行解析,得到多个封装工艺节点及多个工艺设计目标;根据多个封装工艺节点及多个工艺设计目标,生成覆盖矩阵以及结果向量;将覆盖矩阵以及结果向量输入XGBoost模型进行特征提取和节点重要度分析,得到每个封装工艺节点的重要度;根据每个封装工艺节点的重要度,并通过改进遗传算法对初始封装工艺方案进行方案优化,生成目标封装工艺方案,本发明通过获取半导体功率器的系统封装标准信息,系统能够自动构建初始封装工艺方案,减轻了设计人员的负担,提高了设计效率。解析初始封装工艺方案,构建封装工艺拓扑图,有效地表达了封装工艺的关系。通过对多个工艺设计目标的关系匹配,提高了设计的精准性和可靠性。利用封装工艺拓扑图生成覆盖矩阵,利用关联关系结构智能匹配每个封装工艺节点对应的工艺设计目标。有助于提高覆盖矩阵的准确性和全面性。XGBoost模型用于特征提取和节点重要度分析,能够智能地了解每个封装工艺节点的贡献度。通过考虑每个封装工艺节点的重要度,改进遗传算法对初始封装工艺方案进行智能化优化,提高了最终目标封装工艺方案的设计质量,进而实现了半导体功率器的系统封装工艺智能优化,并提高来了系统封装的效率。
附图说明
图1为本发明实施例中基于系统封装的工艺设计方法的一个实施例示意图;
图2为本发明实施例中生成对应的覆盖矩阵以及结果向量的流程图;
图3为本发明实施例中特征提取和节点重要度分析的流程图;
图4为本发明实施例中特征扫描的流程图;
图5为本发明实施例中基于系统封装的工艺设计装置的一个实施例示意图;
图6为本发明实施例中基于系统封装的工艺设计设备的一个实施例示意图。
具体实施方式
本发明实施例提供了一种基于系统封装的工艺设计方法、装置、设备及存储介质,用于实现半导体功率器的系统封装工艺智能优化并提高系统封装的效率。本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外,术语“包括”或“具有”及其任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为便于理解,下面对本发明实施例的具体流程进行描述,请参阅图1,本发明实施例中基于系统封装的工艺设计方法的一个实施例包括:
S101、获取半导体功率器的系统封装标准信息,并根据系统封装标准信息对半导体功率器的系统封装进行工艺方案构建,得到初始封装工艺方案;
可以理解的是,本发明的执行主体可以为基于系统封装的工艺设计装置,还可以是终端或者服务器,具体此处不做限定。本发明实施例以服务器为执行主体为例进行说明。
具体的,服务器获取半导体功率器的系统封装标准信息。这些标准信息通常包括封装尺寸、材料要求、电气特性、散热需求、引脚布局等。这些信息来自于行业标准、客户要求或公司内部的设计规范。例如,如果一个功率半导体器件需要在高温环境下工作,因此系统封装标准信息包括最大工作温度、热阻要求等。根据这些信息进行工艺方案构建。这需要服务器考虑到诸多因素,包括封装的形状、层数、连接方式、散热结构等。例如,如果一个功率器件需要高效的散热,服务器会考虑采用多层封装结构以增加散热面积,并选择导热性能优越的材料来构建封装。此外,引脚布局也需要满足电气连接的需求,以确保信号传输的可靠性。工艺方案的构建还需要考虑到制造过程中的可行性。这包括考虑到材料可获得性、工艺设备的能力以及生产成本等因素。例如,如果所选材料在市场上难以获得或成本过高,服务器需要重新评估材料选择,以确保工艺方案的可行性。此外,工艺方案的构建也需要综合考虑性能和可靠性要求。在功率半导体器件的封装中,一些服务器需要考虑到高电流和高电压下的电性能,因此需要选择合适的材料和封装结构来满足这些要求。同时,可靠性方面的考虑也至关重要,服务器确保封装在不同工作条件下都能保持稳定的性能,以避免故障和损坏。该过程可以通过计算机辅助设计(CAD)工具来实现。CAD工具可以帮助服务器模拟不同的封装方案,评估其性能和可行性,并生成详细的设计文档。例如,服务器使用CAD工具来创建三维模型,进行热分析,优化引脚布局,以及生成制造图纸。
S102、对初始封装工艺方案进行解析,得到封装工艺拓扑图及多个工艺设计目标,其中,封装工艺拓扑图包括多个封装工艺节点;
具体的,服务器对初始封装工艺方案进行解析。这通常涉及到查看设计文件、CAD图纸或其他相关文档,以获取关于封装的详细信息。这些信息包括封装的形状、材料、尺寸、引脚布局等。在解析过程中,服务器提取出多个封装工艺关键词和工艺设计目标。这些关键词可以是与封装相关的术语,如"材料"、"尺寸"、"引脚布局"等。工艺设计目标包括性能指标、可靠性要求、成本目标等。服务器将提取的多个封装工艺关键词输入预置的关键词属性聚类模型中。这个模型的目的是将这些关键词按其属性进行分类和聚类,以便更好地理解它们。基于关键词的分类,服务器生成工艺属性特征集合和工艺流程特征集合。工艺属性特征集合包括与封装属性相关的信息,如"材料:金属"、"尺寸:20mmx20mm"等。工艺流程特征集合包括封装的制造和装配过程的步骤和要求。基于工艺属性特征集合,服务器确定多个封装工艺节点,每个节点代表一个封装属性,如"材料"、"尺寸"。这些封装工艺节点被视为图中的节点。同时,基于工艺流程特征集合,服务器创建多个有向图边,以表示工艺步骤之间的关系和顺序。这些有向图边可以帮助服务器理解工艺流程的逻辑。最后,基于生成的图节点和有向图边,服务器创建封装工艺拓扑图。这个拓扑图以图的形式呈现了封装工艺的结构和流程,帮助服务器更好地理解和可视化封装方案。
S103、根据多个封装工艺节点及多个工艺设计目标,生成对应的覆盖矩阵以及结果向量;
需要说明的是,采用预置的图计算聚类分析模型中的最短路径算法,对封装工艺拓扑图的多个封装工艺节点进行关联关系计算。这一步骤有助于确定不同封装工艺节点之间的关系。关联关系可以表示节点之间的相似性或依赖关系。得到关联关系结构后,服务器知道哪些节点之间具有紧密的联系。基于关联关系结构,对多个封装工艺节点和多个工艺设计目标进行关系匹配。这一步骤有助于确定每个封装工艺节点与哪些工艺设计目标相关联。例如,如果一个节点表示散热属性,与之相关联的设计目标是"散热效率"、"温度控制"等。将多个封装工艺节点定义为矩阵的行元素,将多个工艺设计目标定义为矩阵的列元素,并根据每个封装工艺节点与工艺设计目标之间的关系生成对应的覆盖矩阵。覆盖矩阵是一个二维矩阵,其中行表示封装工艺节点,列表示工艺设计目标,矩阵元素表示节点与目标之间的关联强度或匹配程度。这个矩阵有助于量化不同节点与不同设计目标之间的关系。根据多个工艺设计目标定义一个初始向量。这个初始向量是一个列向量,包含了所有设计目标的初始值。对初始向量进行向量填充,得到对应的结果向量。向量填充是通过将工艺设计目标的实际值与初始向量进行匹配来完成的,从而生成结果向量。
S104、将覆盖矩阵以及结果向量输入预置的XGBoost模型进行特征提取和节点重要度分析,得到每个封装工艺节点的重要度;
具体的,服务器基于覆盖矩阵和结果向量设置XGBoost模型的模型超参数。这些超参数包括树的数量、树的深度、学习率等。这些参数的选择会影响模型的性能和稳定性。服务器将覆盖矩阵和结果向量进行数据集转换,以生成特征数据集。这个数据集的结构通常是将每个封装工艺节点作为样本,将工艺设计目标作为特征。覆盖矩阵中的值将用作特征数据集中的特征值,而结果向量中的值将用作目标值。特征数据集准备好后,服务器将其输入预置的XGBoost模型中。XGBoost是一种强大的机器学习模型,广泛用于特征选择和回归分析。模型将学习特征之间的关系,以及它们与目标之间的关系。XGBoost模型训练完成后,服务器使用模型的输出来进行特征分割。模型将评估每个特征的重要性,并为每个特征分配一个分数。通过这一过程,服务器提取多个第一目标节点特征,这些特征对于第一目标节点的影响最大。服务器使用预置的贪心算法对多个第一目标节点特征进行特征扫描。这个过程有助于确定哪些特征对于特定目标节点的影响最大。这些特征将用于进一步的分析。最后,服务器采用XGBoost模型中的gain准则,分别对多个第二目标节点特征进行特征重要度计算。Gain准则是一种用于衡量特征对模型性能提升的贡献度的指标。通过计算每个特征的gain,服务器确定每个封装工艺节点的重要度。
其中,使用贪心算法进行特征扫描,服务器对多个第一目标节点特征进行初始化。这通常包括从这些特征中选择一个初始解,作为算法的起点。这个初始解可以是随机选择的,也可以根据先验知识或经验来确定。基于预置的贪心策略,服务器开始对多个第一目标节点特征进行特征选择。在每一步中,算法会评估当前已选特征集合,然后根据贪心策略选择一个新的特征,将其添加到已选特征集合中。选择的新特征通常是与目标最相关或对于特定设计目标最有利的特征。每当选择一个新特征时,算法会更新多个第一目标节点特征对应的选择特征集。这个集合包括所有已选择的特征,它会随着算法的迭代而逐渐扩大。上述过程会持续迭代,直到满足停止条件。停止条件可以是达到一定的特征数量、特征集合的性能不再提高,或者其他预定义的条件。在每次迭代中,算法都会选择一个新特征,评估特征集合的性能,并根据贪心策略来更新已选择的特征。算法输出多个第二目标节点特征。这些特征是根据贪心算法选择和优化的,以满足第二目标节点的设计需求。例如,假设一款新的半导体功率器件有两个主要的设计目标:提高性能和降低功耗。在多个第一目标节点特征中,包括处理器核心频率、缓存大小、电源管理策略等。服务器使用贪心算法来选择最佳的特征子集以满足这两个目标。服务器首先从所有第一目标节点特征中选择一个初始解,例如选择处理器核心频率作为起点。算法开始根据贪心策略,例如选择与性能提升最相关的特征。在第一步中,服务器选择增加缓存大小,因为这通常对性能有积极影响。随着每次迭代,已选择的特征集合会不断扩大,包括处理器核心频率和缓存大小。算法会持续迭代,选择和更新特征,同时评估性能。如果性能在特定条件下不再提高,算法会停止。算法会输出多个第二目标节点特征的子集,这些特征已经经过选择和优化,以同时满足性能和功耗目标。
S105、根据每个封装工艺节点的重要度,并通过预置的改进遗传算法对初始封装工艺方案进行方案优化,生成目标封装工艺方案。
具体的,根据每个封装工艺节点的重要度和预置的改进遗传算法,进行方案群体初始化。创建多个的封装工艺方案,作为算法的起始点。每个封装工艺方案都代表了不同的组合,影响器件性能和设计目标的方式。对于每个第一封装工艺方案,计算其第一工艺设计优度。这个优度指标代表了器件的性能、功耗、成本等。然后,将第一工艺设计优度与第一设计优度目标值和第二设计优度目标值进行比较。如果第一工艺设计优度小于第一设计优度目标值,将该封装工艺方案划分至第一工艺设计方案群体;如果第一设计优度目标值小于第一工艺设计优度且小于第二设计优度目标值,则将该封装工艺方案划分至第二工艺设计方案群体;如果第二设计优度目标值小于第一工艺设计优度,将该封装工艺方案划分至第三工艺设计方案群体。然后,分别对第一工艺设计方案群体和第二工艺设计方案群体进行繁殖、交叉和变异操作,以生成多个第二封装工艺方案。这些操作允许算法通过组合和调整特征来尝试改进设计。繁殖:创建新的封装工艺方案,其中包含从父代继承的特征;交叉:将不同封装工艺方案的特征组合起来,产生新的组合;变异:对特定特征进行小的随机变化,以引入新的性。对生成的多个第二封装工艺方案,计算其第二工艺设计优度。这个优度与第一工艺设计优度不同,代表了设计目标的不同方面。根据第二工艺设计优度对多个第二封装工艺方案进行排序,以找到最优化的目标封装工艺方案。通常,最优方案是那些在第二工艺设计优度方面表现最好的方案。
其中,根据每个第一封装工艺方案的第一工艺设计优度,从第一工艺设计方案群体和第二工艺设计方案群体中选取对应的父代群体。这些父代群体包含了具有潜在优势的工艺方案。从第一工艺设计方案群体中选择父代群体,其中包含那些在第一工艺设计优度方面表现较好的工艺方案。从第二工艺设计方案群体中选择父代群体,其中包含那些在第一工艺设计优度方面表现较差但在第二工艺设计优度方面表现较好的工艺方案。将第一父代群体和第二父代群体进行群体融合,生成融合父代群体。融合父代群体包含了来自两个父代群体的工艺方案。对融合父代群体进行繁殖、交叉和变异操作,以生成多个第一候选封装工艺方案。这些操作的目的是引入多样性和随机性,以寻找潜在的优秀工艺方案。繁殖:创建新的工艺方案,其中包含从融合父代群体中继承的特征;交叉:将不同工艺方案的特征进行组合,产生新的组合方案;变异:对特定特征进行小的随机变化,以引入新的性。根据第一工艺设计优度,对第三工艺设计方案群体进行群体分割,得到对应的多个子工艺设计方案群体。这些子群体包含了具有不同特征的工艺方案。对多个子工艺设计方案群体进行交叉和变异操作,以生成多个第二候选封装工艺方案。这些操作有助于在不同的特征组合之间寻找潜在的优秀工艺方案。最后,将多个第一候选封装工艺方案和多个第二候选封装工艺方案作为对应的多个第二封装工艺方案。这些方案代表了经过繁殖、交叉和变异操作后的不同工艺设计选择。
本发明实施例中,对半导体功率器的系统封装进行工艺方案构建,得到初始封装工艺方案;对初始封装工艺方案进行解析,得到多个封装工艺节点及多个工艺设计目标;根据多个封装工艺节点及多个工艺设计目标,生成覆盖矩阵以及结果向量;将覆盖矩阵以及结果向量输入XGBoost模型进行特征提取和节点重要度分析,得到每个封装工艺节点的重要度;根据每个封装工艺节点的重要度,并通过改进遗传算法对初始封装工艺方案进行方案优化,生成目标封装工艺方案,本发明通过获取半导体功率器的系统封装标准信息,系统能够自动构建初始封装工艺方案,减轻了设计人员的负担,提高了设计效率。解析初始封装工艺方案,构建封装工艺拓扑图,有效地表达了封装工艺的关系。通过对多个工艺设计目标的关系匹配,提高了设计的精准性和可靠性。利用封装工艺拓扑图生成覆盖矩阵,利用关联关系结构智能匹配每个封装工艺节点对应的工艺设计目标。有助于提高覆盖矩阵的准确性和全面性。XGBoost模型用于特征提取和节点重要度分析,能够智能地了解每个封装工艺节点的贡献度。通过考虑每个封装工艺节点的重要度,改进遗传算法对初始封装工艺方案进行智能化优化,提高了最终目标封装工艺方案的设计质量,进而实现了半导体功率器的系统封装工艺智能优化,并提高来了系统封装的效率。
在一具体实施例中,执行步骤S102的过程可以具体包括如下步骤:
(1)对初始封装工艺方案进行识别和解析,得到多个封装工艺关键词及多个工艺设计目标;
(2)将多个封装工艺关键词输入预置的关键词属性聚类模型,通过关键词属性聚类模型确定对应的多个属性聚类点;
(3)基于多个属性聚类点,对多个封装工艺关键词进行分类处理,得到对应的工艺属性特征集合以及工艺流程特征集合;
(4)根据工艺属性特征集合确定对应的多个封装工艺节点,并将多个封装工艺节点作为对应的多个图节点,同时,根据工艺流程特征集合创建多个有向图边;
(5)基于多个图节点以及多个有向图边创建对应的封装工艺拓扑图。
具体的,服务器对初始封装工艺方案进行识别和解析,以获取多个封装工艺关键词和多个工艺设计目标。这些关键词和目标可以包括与封装工艺相关的材料、尺寸、工艺步骤、性能参数等信息。将多个封装工艺关键词输入预置的关键词属性聚类模型。这个模型可以采用聚类算法,如K均值聚类或层次聚类,将关键词根据它们的属性进行分组。这将确定对应的多个属性聚类点,每个点代表一个关键词属性类别。基于多个属性聚类点,对多个封装工艺关键词进行分类处理。这意味着将关键词分配到它们所属的属性聚类点,从而形成工艺属性特征集合和工艺流程特征集合。工艺属性特征集合包含与材料、尺寸等属性相关的关键词,而工艺流程特征集合包含与工艺步骤、流程参数等属性相关的关键词。根据工艺属性特征集合,确定对应的多个封装工艺节点,并将这些节点作为对应的多个图节点。同时,根据工艺流程特征集合创建多个有向图边。这些边表示工艺节点之间的关系和流程顺序。这一过程将生成封装工艺拓扑图,反映了封装工艺的结构和流程。例如,假设服务器有多个工艺设计目标,包括散热性能、电子信号传输速度、尺寸等。服务器收集了与封装工艺相关的关键词和目标,如散热材料、焊接工艺、信号线路、尺寸参数等。服务器对初始封装工艺方案进行识别和解析,从中提取出关键词(例如,散热材料、焊接工艺、尺寸参数)以及工艺设计目标(例如,散热性能、信号传输速度)。这些关键词被输入到预置的关键词属性聚类模型中,模型根据关键词的属性对它们进行了聚类。例如,散热材料、散热片、导热胶可以被归类到"散热材料"属性聚类点下。基于属性聚类点,关键词被分类为不同的属性特征集合。例如,所有与散热相关的关键词都被分到"散热材料"属性特征集合中,而与信号传输相关的关键词被分到"信号传输"属性特征集合中。根据这些属性特征集合,确定了多个封装工艺节点,如"散热节点"、"焊接节点"、"信号传输节点"等。然后,服务器使用这些节点和工艺流程特征集合来创建封装工艺拓扑图,反映了封装工艺的结构和流程,以便更好地理解和优化封装工艺。
在一具体实施例中,如图2所示,执行步骤S103的过程可以具体包括如下步骤:
S201、采用预置图计算聚类分析模型中的最短路径算法,对封装工艺拓扑图的多个封装工艺节点进行关联关系计算,得到对应的关联关系结构;
S202、根据关联关系结构,对多个封装工艺节点及多个工艺设计目标进行关系匹配,得到每个封装工艺节点对应的工艺设计目标;
S203、将多个封装工艺节点定义为矩阵的行元素,并将多个工艺设计目标定义为矩阵的列元素,以及根据每个封装工艺节点对应的工艺设计目标生成对应的覆盖矩阵;
S204、根据多个工艺设计目标定义一个初始向量,并对初始向量进行向量填充,得到对应的结果向量。
具体的,服务器采用预置图计算聚类分析模型中的最短路径算法,对封装工艺拓扑图中的多个封装工艺节点进行关联关系计算。最短路径算法可以用于确定节点之间的最短路径,这些路径代表了节点之间的关联关系。根据最短路径算法计算得到的关联关系,将多个封装工艺节点与多个工艺设计目标进行关系匹配。确定每个封装工艺节点与哪些工艺设计目标相关联。将多个封装工艺节点定义为矩阵的行元素,并将多个工艺设计目标定义为矩阵的列元素。然后,根据每个封装工艺节点对应的工艺设计目标生成对应的覆盖矩阵。在这个矩阵中,每个元素表示一个封装工艺节点是否与相应的工艺设计目标相关联,可以用二进制值(0或1)表示。根据多个工艺设计目标,定义一个初始向量。然后,对初始向量进行向量填充,得到对应的结果向量。向量填充的过程涉及将工艺设计目标的权重或其他信息添加到初始向量中,以便进行后续的计算。例如,假设服务器已经构建了一个封装工艺拓扑图,其中包含不同的封装工艺节点,如材料选择、焊接工艺、尺寸参数等。现在,服务器根据这个拓扑图和工艺设计目标来生成一个覆盖矩阵和结果向量。服务器使用最短路径算法计算了封装工艺拓扑图中不同节点之间的最短路径。这些路径表示了节点之间的关联关系,例如,选择特定的材料会影响焊接工艺或成本。根据计算得到的关联关系,服务器将封装工艺节点与工艺设计目标进行关系匹配。例如,如果节点A与成本目标相关联,节点B与制造时间目标相关联,节点C与可靠性目标相关联,服务器会建立相应的关系。将封装工艺节点和工艺设计目标定义为矩阵的行元素和列元素,并生成覆盖矩阵。在这个矩阵中,1表示节点与目标相关联,0表示不相关联。例如,如果节点A与成本目标相关联,则覆盖矩阵的相应元素为1。根据多个工艺设计目标,服务器初始化一个初始向量,例如,[0,0,0],表示初始时没有考虑任何目标。然后,根据目标的重要性或权重,对初始向量进行向量填充,例如,[0.2,0.5,0.3],以反映目标的相对重要性。
在一具体实施例中,如图3所示,执行步骤S104的过程可以具体包括如下步骤:
S301、基于覆盖矩阵以及结果向量设置XGBoost模型的模型超参数,并对覆盖矩阵以及结果向量进行数据集转换,生成特征数据集;
S302、将特征数据集输入XGBoost模型,并通过XGBoost模型对特征数据集进行特征分割,得到多个第一目标节点特征;
S303、通过预置的贪心算法对多个第一目标节点特征进行特征扫描,得到多个第二目标节点特征;
S304、采用XGBoost模型中的gain准则,分别对多个第二目标节点特征进行特征重要度计算,得到每个封装工艺节点的重要度。
具体的,服务器根据覆盖矩阵和结果向量的特性,设置XGBoost模型的超参数。这些超参数包括树的数量、树的深度、学习率等。超参数的选择通常需要经验和调优,以确保模型性能最佳。使用覆盖矩阵和结果向量,将数据集进行转换,以生成特征数据集。覆盖矩阵可以用于确定特征的存在或缺失,结果向量可以用于标记每个数据点的目标。这个过程将创建一个数据集,其中每行表示一个数据点,每列表示一个特征。将生成的特征数据集输入XGBoost模型中。XGBoost模型将使用这些特征来训练梯度提升树,并学习如何将特征与封装工艺节点的重要性联系起来。通过XGBoost模型,可以获得每个特征的重要性分数。这些分数表示了每个特征对于模型性能的贡献程度。根据重要性分数,可以选择多个具有较高重要性的特征,这些特征成为第一目标节点特征。这个过程称为特征分割和特征选择。使用预置的贪心算法对多个第一目标节点特征进行特征扫描。这个过程旨在进一步筛选和选择特征,以生成第二目标节点特征。特征扫描可以包括对特征之间的相互关系进行评估,以选择最相关的特征。最后,采用XGBoost模型中的gain准则,分别对多个第二目标节点特征进行特征重要度计算。Gain是XGBoost中用于评估特征重要性的一种度量,它考虑了特征在树分裂时的贡献。通过计算每个特征的Gain值,可以得到每个封装工艺节点的重要度排名。
在一具体实施例中,如图4所示,执行步骤S303的过程可以具体包括如下步骤:
S401、通过预置的贪心算法对多个第一目标节点特征进行初始化,并从多个第一目标节点特征中选取一个初始解;
S402、基于预置的贪心策略,对多个第一目标节点特征进行特征选择,得到一个第二目标节点特征,并更新多个第一目标节点特征对应的选择特征集;
S403、对选择特征集进行迭代特征选取,输出多个第二目标节点特征。
具体的,服务器使用预置的贪心算法,对多个第一目标节点特征进行初始化。这可以通过选择一个初始特征或一个特征子集来实现。初始化的目的是为了开始特征选择过程,并为后续的迭代提供一个起点。基于预置的贪心策略,对多个第一目标节点特征进行特征选择。这个策略可以是根据某些评价标准(例如,特征重要性、相关性等)来选择下一个最有希望的特征,以满足第二目标节点的要求。贪心策略通常是基于局部最优决策,即在每一步选择最有利于当前目标的特征。在每次特征选择后,更新多个第一目标节点特征对应的选择特征集。这包括将新选择的特征添加到选择特征集中,以便在后续的迭代中考虑。还可以考虑从选择特征集中删除不再需要的特征,以优化选择。通过重复上述步骤,迭代地选择特征,直到满足第二目标节点的需求或达到预定的停止条件。在每次迭代中,根据贪心策略选择下一个最有希望的特征,并更新选择特征集。这个过程需要多次迭代,以逐步优化选择的特征集。当满足第二目标节点的要求或达到停止条件时,输出多个第二目标节点特征。这些特征是根据贪心算法选择和优化的,以最大程度地满足第二目标节点的需求。例如,假设服务器的第一目标是提高功率输出,第二目标是降低功耗。服务器有多个特征可以调整,如电压、电流、晶体管材料等。服务器使用贪心算法来选择最佳特征组合以满足这两个目标。开始时,服务器随机选择了一个特征子集,例如,选择了电压和电流作为初始特征。基于贪心策略,服务器首先选择了晶体管材料作为下一个特征,因为它与功率输出有较高的相关性。服务器将晶体管材料添加到选择特征集中,形成了一个包含电压、电流和晶体管材料的选择特征集。服务器继续迭代,选择下一个最有希望的特征,例如,选择了散热材料,因为它可以帮助降低功耗。服务器不断迭代,直到满足功率输出和功耗的目标,或者达到了预定的迭代次数或停止条件。服务器输出了一个特征组合,其中包括电压、电流、晶体管材料和散热材料,这些特征组合最大程度地满足了功率输出和功耗的需求。
在一具体实施例中,执行步骤S105的过程可以具体包括如下步骤:
(1)根据每个封装工艺节点的重要度,并通过预置的改进遗传算法对初始封装工艺方案进行方案群体初始化,生成多个第一封装工艺方案;
(2)分别计算每个第一封装工艺方案对应的第一工艺设计优度,对第一工艺设计优度与第一设计优度目标值和第二设计优度目标值进行比较,其中,第一设计优度目标值<第二设计优度目标值;
(3)若第一工艺设计优度<第一设计优度目标值,则将对应的第一封装工艺方案划分至第一工艺设计方案群体,若第一设计优度目标值<第一工艺设计优度<第二设计优度目标值,则将对应的第一封装工艺方案划分至第二工艺设计方案群体,若第二设计优度目标值<第一工艺设计优度,则将对应的第一封装工艺方案划分至第三工艺设计方案群体;
(4)对第一工艺设计方案群体和第二工艺设计方案群体进行繁殖、交叉和变异,并对第三工艺设计方案群体进行交叉和变异,得到多个第二封装工艺方案;
(5)分别计算每个第二封装工艺方案的第二工艺设计优度,并根据第二工艺设计优度对多个第二封装工艺方案进行排序,得到最优化的目标封装工艺方案。
具体的,基于每个封装工艺节点的重要度,使用改进遗传算法初始化多个封装工艺方案。根据节点的重要性,选择不同的参数和设置来构建多个初始方案。对于每个第一封装工艺方案,计算其对应的第一工艺设计优度。这可以是针对性能、功耗、成本等方面的度量标准。然后,将计算的优度与第一设计优度目标值和第二设计优度目标值进行比较。根据第一工艺设计优度与目标值的比较结果,将每个第一封装工艺方案划分至不同的工艺设计方案群体中。通常,可以划分为三个群体:第一工艺设计方案群体、第二工艺设计方案群体和第三工艺设计方案群体。这取决于第一工艺设计优度与目标值的相对关系。若第一工艺设计优度<第一设计优度目标值,则划分至第一工艺设计方案群体;若第一设计优度目标值<第一工艺设计优度<第二设计优度目标值,则划分至第二工艺设计方案群体;若第二设计优度目标值<第一工艺设计优度,则划分至第三工艺设计方案群体。对第一工艺设计方案群体和第二工艺设计方案群体进行繁殖、交叉和变异操作,以生成多个第二封装工艺方案。这些操作可以基于遗传算法的原理,从不同的方案中产生新的方案。对于每个生成的第二封装工艺方案,计算其对应的第二工艺设计优度。这是根据第二个工艺设计目标的度量标准,例如性能、成本、可靠性等。根据第二工艺设计优度对多个第二封装工艺方案进行排序,以确定最优化的目标封装工艺方案。通常,选择最高优度的方案作为最终结果。例如,假设服务器初始化了多个封装工艺方案,其中一些着重于提高功率输出,而其他一些着重于降低功耗,根据每个封装工艺节点的重要度。对于每个方案,服务器计算了第一工艺设计优度(例如,功率输出增加量)和第二工艺设计优度(例如,功耗减少量)。根据计算结果,服务器将方案划分至不同的工艺设计方案群体。然后,服务器对第一工艺设计方案群体和第二工艺设计方案群体进行繁殖、交叉和变异操作,生成了多个第二封装工艺方案。对于每个第二封装工艺方案,服务器计算了第二工艺设计优度。最后,服务器根据第二工艺设计优度对所有生成的方案进行排序,并选择具有最高优度的封装工艺方案作为最终的目标方案,以同时满足提高功率输出和降低功耗的要求。
在一具体实施例中,执行步骤对第一工艺设计方案群体和第二工艺设计方案群体进行繁殖、交叉和变异,并对第三工艺设计方案群体进行交叉和变异,得到多个第二封装工艺方案的过程可以具体包括如下步骤:
(1)根据每个第一封装工艺方案对应的第一工艺设计优度,从第一工艺设计方案群体选取对应的第一父代群体,并从第二工艺设计方案群体选取对应的第二父代群体;
(2)对第一父代群体和第二父代群体进行群体融合,生成融合父代群体,并对融合父代群体进行繁殖、交叉和变异,得到多个第一候选封装工艺方案;
(3)根据第一工艺设计优度,对第三工艺设计方案群体进行群体分割,得到对应的多个子工艺设计方案群体,并对多个子工艺设计方案群体进行交叉和变异,得到多个第二候选封装工艺方案;
(4)将多个第一候选封装工艺方案和多个第二候选封装工艺方案作为对应的多个第二封装工艺方案。
具体的,根据每个第一封装工艺方案对应的第一工艺设计优度,从第一工艺设计方案群体中选取对应的第一父代群体。同时,从第二工艺设计方案群体中选取对应的第二父代群体。这些父代群体将被用于生成新的封装工艺方案。将第一父代群体和第二父代群体进行融合,生成融合父代群体。这可以通过将两个父代群体的个体合并在一起来实现。融合后的父代群体将包含来自不同工艺设计方案群体的个体。对融合父代群体进行繁殖、交叉和变异操作,以生成多个第一候选封装工艺方案。这些操作可以基于遗传算法的原理,从父代群体中产生新的个体,其中包括交叉、突变和选择等操作。根据第一工艺设计优度,对第三工艺设计方案群体进行群体分割,得到对应的多个子工艺设计方案群体。分割可以根据优度的不同范围来划分,以确保各个子群体具有不同的特性。对多个子工艺设计方案群体分别进行交叉和变异操作,以生成多个第二候选封装工艺方案。将多个第一候选封装工艺方案和多个第二候选封装工艺方案组合在一起,作为对应的多个第二封装工艺方案。这些方案可以在满足不同设计优度要求的情况下,提供多个选择。例如,假设服务器从第一工艺设计方案群体中选取了一组方案,这些方案着重于提高性能,而从第二工艺设计方案群体中选取了一组方案,这些方案着重于降低功耗。然后,服务器将这两组父代群体合并成融合父代群体。对融合父代群体进行了交叉和变异操作,生成了多个第一候选封装工艺方案,这些方案包括不同的性能和功耗特性。服务器根据性能对第三工艺设计方案群体进行了分割,得到多个子工艺设计方案群体,每个子群体代表不同性能水平的方案。最后,对每个子群体进行了交叉和变异操作,生成了多个第二候选封装工艺方案,这些方案在性能和功耗方面都有不同的特性。
上面对本发明实施例中基于系统封装的工艺设计方法进行了描述,下面对本发明实施例中基于系统封装的工艺设计装置进行描述,请参阅图5,本发明实施例中基于系统封装的工艺设计装置一个实施例包括:
获取模块501,用于获取半导体功率器的系统封装标准信息,并根据所述系统封装标准信息对半导体功率器的系统封装进行工艺方案构建,得到初始封装工艺方案;
解析模块502,用于对所述初始封装工艺方案进行解析,得到封装工艺拓扑图及多个工艺设计目标,其中,所述封装工艺拓扑图包括多个封装工艺节点;
生成模块503,用于根据所述多个封装工艺节点及所述多个工艺设计目标,生成对应的覆盖矩阵以及结果向量;
分析模块504,用于将所述覆盖矩阵以及所述结果向量输入预置的XGBoost模型进行特征提取和节点重要度分析,得到每个封装工艺节点的重要度;
优化模块505,用于根据每个封装工艺节点的重要度,并通过预置的改进遗传算法对所述初始封装工艺方案进行方案优化,生成目标封装工艺方案。
通过上述各个组成部分的协同合作,对半导体功率器的系统封装进行工艺方案构建,得到初始封装工艺方案;对初始封装工艺方案进行解析,得到多个封装工艺节点及多个工艺设计目标;根据多个封装工艺节点及多个工艺设计目标,生成覆盖矩阵以及结果向量;将覆盖矩阵以及结果向量输入XGBoost模型进行特征提取和节点重要度分析,得到每个封装工艺节点的重要度;根据每个封装工艺节点的重要度,并通过改进遗传算法对初始封装工艺方案进行方案优化,生成目标封装工艺方案,本发明通过获取半导体功率器的系统封装标准信息,系统能够自动构建初始封装工艺方案,减轻了设计人员的负担,提高了设计效率。解析初始封装工艺方案,构建封装工艺拓扑图,有效地表达了封装工艺的关系。通过对多个工艺设计目标的关系匹配,提高了设计的精准性和可靠性。利用封装工艺拓扑图生成覆盖矩阵,利用关联关系结构智能匹配每个封装工艺节点对应的工艺设计目标。有助于提高覆盖矩阵的准确性和全面性。XGBoost模型用于特征提取和节点重要度分析,能够智能地了解每个封装工艺节点的贡献度。通过考虑每个封装工艺节点的重要度,改进遗传算法对初始封装工艺方案进行智能化优化,提高了最终目标封装工艺方案的设计质量,进而实现了半导体功率器的系统封装工艺智能优化,并提高来了系统封装的效率。
上面图5从模块化功能实体的角度对本发明实施例中的基于系统封装的工艺设计装置进行详细描述,下面从硬件处理的角度对本发明实施例中基于系统封装的工艺设计设备进行详细描述。
图6是本发明实施例提供的一种基于系统封装的工艺设计设备的结构示意图,该基于系统封装的工艺设计设备600可因配置或性能不同而产生比较大的差异,可以包括一个或一个以上处理器(central processing units,CPU)610(例如,一个或一个以上处理器)和存储器620,一个或一个以上存储应用程序633或数据632的存储介质630(例如一个或一个以上海量存储设备)。其中,存储器620和存储介质630可以是短暂存储或持久存储。存储在存储介质630的程序可以包括一个或一个以上模块(图示没标出),每个模块可以包括对基于系统封装的工艺设计设备600中的一系列指令操作。更进一步地,处理器610可以设置为与存储介质630通信,在基于系统封装的工艺设计设备600上执行存储介质630中的一系列指令操作。
基于系统封装的工艺设计设备600还可以包括一个或一个以上电源640,一个或一个以上有线或无线网络接口650,一个或一个以上输入输出接口660,和/或,一个或一个以上操作系统631,例如Windows Server,Mac OS X,Unix,Linux,FreeBSD等等。本领域技术人员可以理解,图6示出的基于系统封装的工艺设计设备结构并不构成对基于系统封装的工艺设计设备的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。
本发明还提供一种基于系统封装的工艺设计设备,所述基于系统封装的工艺设计设备包括存储器和处理器,存储器中存储有计算机可读指令,计算机可读指令被处理器执行时,使得处理器执行上述各实施例中的所述基于系统封装的工艺设计方法的步骤。
本发明还提供一种计算机可读存储介质,该计算机可读存储介质可以为非易失性计算机可读存储介质,该计算机可读存储介质也可以为易失性计算机可读存储介质,所述计算机可读存储介质中存储有指令,当所述指令在计算机上运行时,使得计算机执行所述基于系统封装的工艺设计方法的步骤。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统,装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(read-only memory,ROM)、随机存取存储器(random access memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种基于系统封装的工艺设计方法,其特征在于,所述基于系统封装的工艺设计方法包括:
获取半导体功率器的系统封装标准信息,并根据所述系统封装标准信息对半导体功率器的系统封装进行工艺方案构建,得到初始封装工艺方案;
对所述初始封装工艺方案进行解析,得到封装工艺拓扑图及多个工艺设计目标,其中,所述封装工艺拓扑图包括多个封装工艺节点;
根据所述多个封装工艺节点及所述多个工艺设计目标,生成对应的覆盖矩阵以及结果向量;
将所述覆盖矩阵以及所述结果向量输入预置的XGBoost模型进行特征提取和节点重要度分析,得到每个封装工艺节点的重要度;
根据每个封装工艺节点的重要度,并通过预置的改进遗传算法对所述初始封装工艺方案进行方案优化,生成目标封装工艺方案。
2.根据权利要求1所述的基于系统封装的工艺设计方法,其特征在于,所述对所述初始封装工艺方案进行解析,得到封装工艺拓扑图及多个工艺设计目标,其中,所述封装工艺拓扑图包括多个封装工艺节点,包括:
对所述初始封装工艺方案进行识别和解析,得到多个封装工艺关键词及多个工艺设计目标;
将所述多个封装工艺关键词输入预置的关键词属性聚类模型,通过所述关键词属性聚类模型确定对应的多个属性聚类点;
基于所述多个属性聚类点,对所述多个封装工艺关键词进行分类处理,得到对应的工艺属性特征集合以及工艺流程特征集合;
根据所述工艺属性特征集合确定对应的多个封装工艺节点,并将所述多个封装工艺节点作为对应的多个图节点,同时,根据所述工艺流程特征集合创建多个有向图边;
基于所述多个图节点以及所述多个有向图边创建对应的封装工艺拓扑图。
3.根据权利要求2所述的基于系统封装的工艺设计方法,其特征在于,所述根据所述多个封装工艺节点及所述多个工艺设计目标,生成对应的覆盖矩阵以及结果向量,包括:
采用预置图计算聚类分析模型中的最短路径算法,对所述封装工艺拓扑图的多个封装工艺节点进行关联关系计算,得到对应的关联关系结构;
根据所述关联关系结构,对所述多个封装工艺节点及所述多个工艺设计目标进行关系匹配,得到每个封装工艺节点对应的工艺设计目标;
将所述多个封装工艺节点定义为矩阵的行元素,并将所述多个工艺设计目标定义为矩阵的列元素,以及根据每个封装工艺节点对应的工艺设计目标生成对应的覆盖矩阵;
根据所述多个工艺设计目标定义一个初始向量,并对所述初始向量进行向量填充,得到对应的结果向量。
4.根据权利要求1所述的基于系统封装的工艺设计方法,其特征在于,所述将所述覆盖矩阵以及所述结果向量输入预置的XGBoost模型进行特征提取和节点重要度分析,得到每个封装工艺节点的重要度,包括:
基于所述覆盖矩阵以及所述结果向量设置XGBoost模型的模型超参数,并对所述覆盖矩阵以及所述结果向量进行数据集转换,生成特征数据集;
将所述特征数据集输入所述XGBoost模型,并通过所述XGBoost模型对所述特征数据集进行特征分割,得到多个第一目标节点特征;
通过预置的贪心算法对所述多个第一目标节点特征进行特征扫描,得到多个第二目标节点特征;
采用XGBoost模型中的gain准则,分别对所述多个第二目标节点特征进行特征重要度计算,得到每个封装工艺节点的重要度。
5.根据权利要求4所述的基于系统封装的工艺设计方法,其特征在于,所述通过预置的贪心算法对所述多个第一目标节点特征进行特征扫描,得到多个第二目标节点特征,包括:
通过预置的贪心算法对所述多个第一目标节点特征进行初始化,并从所述多个第一目标节点特征中选取一个初始解;
基于预置的贪心策略,对所述多个第一目标节点特征进行特征选择,得到一个第二目标节点特征,并更新所述多个第一目标节点特征对应的选择特征集;
对所述选择特征集进行迭代特征选取,输出多个第二目标节点特征。
6.根据权利要求1所述的基于系统封装的工艺设计方法,其特征在于,所述根据每个封装工艺节点的重要度,并通过预置的改进遗传算法对所述初始封装工艺方案进行方案优化,生成目标封装工艺方案,包括:
根据每个封装工艺节点的重要度,并通过预置的改进遗传算法对所述初始封装工艺方案进行方案群体初始化,生成多个第一封装工艺方案;
分别计算每个第一封装工艺方案对应的第一工艺设计优度,对所述第一工艺设计优度与第一设计优度目标值和第二设计优度目标值进行比较,其中,第一设计优度目标值<第二设计优度目标值;
若第一工艺设计优度<第一设计优度目标值,则将对应的第一封装工艺方案划分至第一工艺设计方案群体,若第一设计优度目标值<第一工艺设计优度<第二设计优度目标值,则将对应的第一封装工艺方案划分至第二工艺设计方案群体,若第二设计优度目标值<第一工艺设计优度,则将对应的第一封装工艺方案划分至第三工艺设计方案群体;
对所述第一工艺设计方案群体和所述第二工艺设计方案群体进行繁殖、交叉和变异,并对所述第三工艺设计方案群体进行交叉和变异,得到多个第二封装工艺方案;
分别计算每个第二封装工艺方案的第二工艺设计优度,并根据所述第二工艺设计优度对所述多个第二封装工艺方案进行排序,得到最优化的目标封装工艺方案。
7.根据权利要求6所述的基于系统封装的工艺设计方法,其特征在于,所述对所述第一工艺设计方案群体和所述第二工艺设计方案群体进行繁殖、交叉和变异,并对所述第三工艺设计方案群体进行交叉和变异,得到多个第二封装工艺方案,包括:
根据每个第一封装工艺方案对应的第一工艺设计优度,从所述第一工艺设计方案群体选取对应的第一父代群体,并从所述第二工艺设计方案群体选取对应的第二父代群体;
对所述第一父代群体和所述第二父代群体进行群体融合,生成融合父代群体,并对所述融合父代群体进行繁殖、交叉和变异,得到多个第一候选封装工艺方案;
根据所述第一工艺设计优度,对所述第三工艺设计方案群体进行群体分割,得到对应的多个子工艺设计方案群体,并对所述多个子工艺设计方案群体进行交叉和变异,得到多个第二候选封装工艺方案;
将所述多个第一候选封装工艺方案和所述多个第二候选封装工艺方案作为对应的多个第二封装工艺方案。
8.一种基于系统封装的工艺设计装置,其特征在于,所述基于系统封装的工艺设计装置包括:
获取模块,用于获取半导体功率器的系统封装标准信息,并根据所述系统封装标准信息对半导体功率器的系统封装进行工艺方案构建,得到初始封装工艺方案;
解析模块,用于对所述初始封装工艺方案进行解析,得到封装工艺拓扑图及多个工艺设计目标,其中,所述封装工艺拓扑图包括多个封装工艺节点;
生成模块,用于根据所述多个封装工艺节点及所述多个工艺设计目标,生成对应的覆盖矩阵以及结果向量;
分析模块,用于将所述覆盖矩阵以及所述结果向量输入预置的XGBoost模型进行特征提取和节点重要度分析,得到每个封装工艺节点的重要度;
优化模块,用于根据每个封装工艺节点的重要度,并通过预置的改进遗传算法对所述初始封装工艺方案进行方案优化,生成目标封装工艺方案。
9.一种基于系统封装的工艺设计设备,其特征在于,所述基于系统封装的工艺设计设备包括:存储器和至少一个处理器,所述存储器中存储有指令;
所述至少一个处理器调用所述存储器中的所述指令,以使得所述基于系统封装的工艺设计设备执行如权利要求1-7中任一项所述的基于系统封装的工艺设计方法。
10.一种计算机可读存储介质,所述计算机可读存储介质上存储有指令,其特征在于,所述指令被处理器执行时实现如权利要求1-7中任一项所述的基于系统封装的工艺设计方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311338718.7A CN117077605B (zh) | 2023-10-17 | 2023-10-17 | 基于系统封装的工艺设计方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311338718.7A CN117077605B (zh) | 2023-10-17 | 2023-10-17 | 基于系统封装的工艺设计方法、装置、设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117077605A true CN117077605A (zh) | 2023-11-17 |
CN117077605B CN117077605B (zh) | 2024-01-26 |
Family
ID=88706507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311338718.7A Active CN117077605B (zh) | 2023-10-17 | 2023-10-17 | 基于系统封装的工艺设计方法、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117077605B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002060660A (ja) * | 2000-08-16 | 2002-02-26 | Konica Corp | インクジェット記録用インク及びインクジェット記録方法 |
CN114115147A (zh) * | 2021-11-18 | 2022-03-01 | 中国电子科技集团公司第三十八研究所 | 一种基于数字孪生的smt制造过程智能管控系统 |
CN114239921A (zh) * | 2021-11-23 | 2022-03-25 | 上海安路信息科技股份有限公司 | 芯片性能等级预测、封装方法及装置 |
CN115062501A (zh) * | 2022-04-27 | 2022-09-16 | 南方科技大学 | 一种基于自适应子问题选择策略的芯片封装设计优化方法 |
CN116451627A (zh) * | 2023-04-23 | 2023-07-18 | 复旦大学 | 一种SiC MOSFET板级封装优化设计方法 |
CN116629189A (zh) * | 2023-07-19 | 2023-08-22 | 深圳市周励电子科技有限公司 | 一种集成电路的布局生成方法及装置 |
CN116705725A (zh) * | 2023-08-04 | 2023-09-05 | 深圳市深鸿盛电子有限公司 | 一种场效应管封装结构及其制造方法 |
-
2023
- 2023-10-17 CN CN202311338718.7A patent/CN117077605B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002060660A (ja) * | 2000-08-16 | 2002-02-26 | Konica Corp | インクジェット記録用インク及びインクジェット記録方法 |
CN114115147A (zh) * | 2021-11-18 | 2022-03-01 | 中国电子科技集团公司第三十八研究所 | 一种基于数字孪生的smt制造过程智能管控系统 |
CN114239921A (zh) * | 2021-11-23 | 2022-03-25 | 上海安路信息科技股份有限公司 | 芯片性能等级预测、封装方法及装置 |
CN115062501A (zh) * | 2022-04-27 | 2022-09-16 | 南方科技大学 | 一种基于自适应子问题选择策略的芯片封装设计优化方法 |
CN116451627A (zh) * | 2023-04-23 | 2023-07-18 | 复旦大学 | 一种SiC MOSFET板级封装优化设计方法 |
CN116629189A (zh) * | 2023-07-19 | 2023-08-22 | 深圳市周励电子科技有限公司 | 一种集成电路的布局生成方法及装置 |
CN116705725A (zh) * | 2023-08-04 | 2023-09-05 | 深圳市深鸿盛电子有限公司 | 一种场效应管封装结构及其制造方法 |
Non-Patent Citations (1)
Title |
---|
赵振宇;游维扬;吕乾雷;: "基于遗传算法和蒙特卡洛模拟的并行工程设计工序优化", 土木工程学报, no. 02, pages 145 - 150 * |
Also Published As
Publication number | Publication date |
---|---|
CN117077605B (zh) | 2024-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11847397B1 (en) | Barycenter compact model to determine IR drop exact solution for circuit network | |
Deb | Multi-objective optimisation using evolutionary algorithms: an introduction | |
CN109657805A (zh) | 超参数确定方法、装置、电子设备及计算机可读介质 | |
US8700548B2 (en) | Optimization technique using evolutionary algorithms | |
CN110909182B (zh) | 多媒体资源搜索方法、装置、计算机设备及存储介质 | |
JP2023522567A (ja) | ニューラルネットワークを使った集積回路配置の生成 | |
CN116629189B (zh) | 一种集成电路的布局生成方法及装置 | |
CN117236278B (zh) | 一种基于数字孪生技术的芯片生产仿真方法及系统 | |
Ghose et al. | Generalizable cross-graph embedding for gnn-based congestion prediction | |
CN109919172A (zh) | 一种多源异构数据的聚类方法及装置 | |
US9471733B1 (en) | Solving a circuit network in multicore or distributed computing environment | |
EP4091179A1 (en) | Optimization of expensive cost functions subject to complex multidimensional constraints | |
JP7137074B2 (ja) | 最適化計算方法、最適化計算装置及び最適化計算プログラム | |
Radhakrishnan Nair et al. | An efficient partitioning and placement based fault TSV detection in 3D-IC using deep learning approach | |
CN113918807A (zh) | 数据推荐方法、装置、计算设备及计算机可读存储介质 | |
CN117077605B (zh) | 基于系统封装的工艺设计方法、装置、设备及存储介质 | |
WO2016174725A1 (ja) | 計算機及びニューラルネットワークを用いた演算方法 | |
CN111584010A (zh) | 一种基于胶囊神经网络和集成学习的关键蛋白质识别方法 | |
Achimugu et al. | A hybridized approach for prioritizing software requirements based on K-means and evolutionary algorithms | |
CN110263906B (zh) | 非对称负相关搜索方法 | |
Chen et al. | An adaptive niching EDA based on clustering analysis | |
Ramli et al. | Information granules problem: an efficient solution of real-time fuzzy regression analysis | |
US11244099B1 (en) | Machine-learning based prediction method for iterative clustering during clock tree synthesis | |
US20230350860A1 (en) | Systems and methods for architecture embeddings for efficient dynamic synthetic data generation | |
Moradi et al. | An Improved Multi-objective Genetic Algorithm for Revealing Community Structures of Complex Networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |