CN116451627A - 一种SiC MOSFET板级封装优化设计方法 - Google Patents

一种SiC MOSFET板级封装优化设计方法 Download PDF

Info

Publication number
CN116451627A
CN116451627A CN202310439588.XA CN202310439588A CN116451627A CN 116451627 A CN116451627 A CN 116451627A CN 202310439588 A CN202310439588 A CN 202310439588A CN 116451627 A CN116451627 A CN 116451627A
Authority
CN
China
Prior art keywords
sic mosfet
thermal
board level
different structural
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310439588.XA
Other languages
English (en)
Inventor
樊嘉杰
陈威
闫旭阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202310439588.XA priority Critical patent/CN116451627A/zh
Publication of CN116451627A publication Critical patent/CN116451627A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/337—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/12—Computing arrangements based on biological models using genetic models
    • G06N3/126—Evolutionary algorithms, e.g. genetic algorithms or genetic programming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/06—Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/14—Force analysis or force optimisation, e.g. static or dynamic forces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Biophysics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Genetics & Genomics (AREA)
  • Physiology (AREA)
  • Artificial Intelligence (AREA)
  • Biomedical Technology (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及一种SiC MOSFET板级封装优化设计方法，包括以下步骤：设计正交试验，其中，设计变量为SiC MOSFET FOPLP中不同结构层的厚度；对SiC MOSFET FOPLP进行有限元仿真，得到寄生电感、热应变和热阻与不同结构层厚度的综合回归方程；基于综合回归方程，建立多目标优化模型，通过求解多目标优化模型，得到不同结构层的最优厚度参数。与现有技术相比，本发明能够对SiC MOSFET FOPLP的结构进行多目标优化设计，同时提升器件的热学、力学和电感性能，并且能够有效减少优化设计所需数据量，具有高效便捷的优点。

Description

一种SiC MOSFET板级封装优化设计方法
技术领域
本发明涉及SiC MOSFET封装技术领域，尤其是涉及一种SiC MOSFET板级封装优化设计方法。
背景技术
与硅材料相比，碳化硅(SiC)具有优异的性能，例如高临界击穿场强、高导热性和高电子饱和速度。因此，SiC MOSFET在高开关速度、高结温操作和低能量损耗方面比Si-MOSFET具有相对优势，从而能够显著提高能量密度并降低重量和体积。目前，SiC MOSFET的应用已遍及汽车、机车和能源等主要行业。
高质量的封装对于实现SiC MOSFET裸片的功能至关重要。封装确保了芯片芯和接线端子之间的可靠电连接，消散了芯片中产生的热量，并为器件在恶劣条件下的运行提供了机械坚固性和保护。
然而，现有SiC MOSFET的封装通常是基于为Si半导体功率器件开发的引线键合封装。引线键合封装的电感高达10nH。高频开关过程中会产生高di/dt，此时，由高寄生电感引起的电压过冲和电压振荡会导致电能损失增加、电磁干扰甚至是芯片热击穿。此外，高源极寄生电感产生的源极电压变化显著影响器件的驱动电压(栅极-源极电压)，这将导致器件的开关状态出现错误。
大多数SiC或Si基器件的结温都在150℃到175℃之间，理论上SiC芯片器件可以在320℃以上的温度下稳定工作。因此，在Si器件中使用的具有低熔点的焊膏不适用于SiC器件。可以说，SiC MOSFET封装应满足以下要求：(1)封装寄生参数小，以保证开关速度；(2)低封装热阻，便于快速散热；(3)高温封装材料，使器件能够在高温下工作；(4)高抗疲劳应力，以抵抗周期性的温度变化。
现有的设计方法主要通过改进SiC MOSFET FOPLP(Fan-out Panel LevelPackage，板级扇出型封装)的封装工艺，以分别提高热学、力学和电感性能，难以同时提高其热学、力学和电感性能。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种SiC MOSFET板级封装优化设计方法，能够对SiC MOSFET FOPLP的结构进行多目标优化设计，同时提升器件的热学、力学和电感性能。
本发明的目的可以通过以下技术方案来实现：一种SiC MOSFET板级封装优化设计方法，包括以下步骤：
S1、设计正交试验，其中，设计变量为SiC MOSFET FOPLP中不同结构层的厚度；
S2、对SiC MOSFET FOPLP进行有限元仿真，得到寄生电感、热应变和热阻与不同结构层厚度的综合回归方程；
S3、基于步骤S2中的综合回归方程，建立多目标优化模型，通过求解所述多目标优化模型，得到不同结构层的最优厚度参数。
进一步地，所述不同结构层包括基板、焊料、芯片和RDL(Re-Distribution Layer，重布线层)。
进一步地，所述步骤S1中设计的正交试验包括16组试验数据。
进一步地，所述步骤S2具体包括以下步骤：
S21、采用有限/边界元法，通过电磁模拟，提取寄生电感；
采用有限元法，通过热阻仿真和热力学模拟，分别对热应变和热阻进行模拟；
S22、结合16组试验数据，利用统计软件得到不同结构层厚度与寄生电感、热应变和热阻之间的影响变化曲线；
S23、基于步骤S22中的影响变化曲线，采用四元数二次多项式函数的方式，构造寄生电感、热应变和热阻与不同结构层厚度的综合回归方程。
进一步地，所述步骤S21中电磁模拟设定的材料参数包括相对介电常数e、相对渗透率μ和电导率σ；
所述步骤S21中热阻仿真设定的参数包括模具内产生的热功率、导通电流/电阻；
所述步骤S21中热力学模拟设定的材料参数包括热导率k、热膨胀系数CTE、杨氏模量E和泊松比v。
进一步地，所述步骤S23具体包括以下步骤：
S231、对寄生电感、热应变和热阻值进行归一化处理，采用四元数二次多项式函数的方式，分别建立归一化的寄生电感、热应变和热阻关于不同结构层厚度的回归方程；
S232、将步骤S231得到的三个回归方程相加，得到综合回归方程。
进一步地，所述综合回归方程具体为：
I(x1,x2,x3,x4)＝L(x1,x2,x3,x4)+ε(x1,x2,x3,x4)+R(x1,x2,x3,x4)
其中，I(x1,x2,x3,x4)为综合回归函数，L(x1,x2,x3,x4)为归一化的寄生电感关于不同结构层厚度的回归函数，ε(x1,x2,x3,x4)为归一化的热应变关于不同结构层厚度的回归函数，R(x1,x2,x3,x4)为归一化的热阻关于不同结构层厚度的回归函数，x1,x2,x3,x4分别为基板、焊料、芯片和RDL的厚度。
进一步地，所述步骤S3中多目标优化模型具体为：
其中，x1min、x1max分别为基板厚度的预设最小值、最大值，x2min、x2max分别为焊料厚度的预设最小值、最大值，x3min、x3max分别为芯片厚度的预设最小值、最大值，x4min、x4max分别为RDL厚度的预设最小值、最大值。
进一步地，所述步骤S3具体是采用遗传算法对多目标优化模型进行求解。
进一步地，所述步骤S3中对多目标优化模型进行求解的具体过程为：
设置遗传算法参数，包括：码基、小数位数、种群规模、变异率；
采用均匀交叉方法，设置交叉率，
采用绝对父本最优选择法，计算得到最优解，即基板、焊料、芯片和RDL的最优厚度值。
与现有技术相比，本发明具有以下优点：
一、本发明将不同结构层厚度作为设计变量，通过设计正交试验，能够大大减少优化设计中所需要的数据量，具有高效便捷的优点；本发明结合正交试验设计数据，对SiCMOSFET FOPLP进行有限元仿真，通过得到寄生电感、热应变和热阻与不同结构层厚度的综合回归方程，再进一步建立多目标优化模型，对该多目标优化模型求解即可得到不同结构层的最优厚度参数，由此能够实现同时优化SiC MOSFET FOPLP的热学、力学和电感性能的目的。
二、本发明通过对电感、热应变和热阻值进行归一化处理，采用四元二次多项式函数的方式，建立每一个归一化的电感、热应变和热阻关于不同结构层厚度的回归方程，能够很好地动态描述出归一化性能随影响因子(电感、热应变和热阻)的变化，从而确保构造出准确有效的综合回归方程，有利于后续建立出可靠的多目标优化模型。
三、本发明采用遗传算法对多目标优化模型进行求解，进一步提升了求解结果的准确性，能够得到不同结构层的最优厚度参数。
附图说明
图1为本发明的方法流程示意图；
图2为实施例的应用过程示意图；
图3为SiC MOSFET FOPLP剖面结构图；
图4a为实施例中寄生电感、热应变和热阻受基板厚度的影响变化曲线；
图4b为实施例中寄生电感、热应变和热阻受焊料厚度的影响变化曲线；
图4c为实施例中寄生电感、热应变和热阻受芯片厚度的影响变化曲线；
图4d为实施例中寄生电感、热应变和热阻受RDL厚度的影响变化曲线；
图5为实施例中实际归一化值与预测归一化值的比较示意图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明。
实施例
如图1所示，一种SiC MOSFET板级封装优化设计方法，包括以下步骤：
S1、设计正交试验，其中，设计变量为SiC MOSFET FOPLP中不同结构层的厚度；
S2、对SiC MOSFET FOPLP进行有限元仿真，得到寄生电感、热应变和热阻与不同结构层厚度的综合回归方程；
S3、基于步骤S2中的综合回归方程，建立多目标优化模型，通过求解所述多目标优化模型，得到不同结构层的最优厚度参数。
本实施例应用上述技术方案，主要应用过程如图2所示：
(1)SiC MOSFET FOPLP结构
图3展示了SiC MOSFET FOPLP的结构。该器件由基板(引线框架)、焊料、SiCMOSFET芯片(1200V/136A/12mΩ，尺寸为5*5*0.15mm，来自ROHM SEMICONDUCTOR)、RDL、环氧模塑化合物(EMC)和顶部散热板组成。基板和RDL的材料为铜。该无引线封装器件使用RDL，而不是接合线，进行芯片连接。器件的将顶部散热板和焊盘的都可以将热量释放到环境中，从而实现双面冷却。
(2)正交实验设计
采用正交实验方法评价SiC MOSFET FOPLP中不同层厚度对其性能的影响。选择4种不同的基板(x1)、焊料(x2)、芯片(x3)和RDL(x4)厚度，这一共可以形成256种不同的组合。为了减少实验量，设计了正交实验，只需要16组实验即可评价上述的组合。L16正交表(44)如表1所示。
表1L16正交试验表
(3)SiC MOSFET FOPLP性能仿真
寄生电感(L)、热应变(ε)和热阻(R)等性能显著影响SiC MOSFET FOPOP的工作能力和可靠性。利用有限/边界元(F/BE)法提取寄生电感。采用有限元法对热应变和热阻进行了模拟。在热阻仿真中，设定模具内产生的热功率为58.5W，导通电流/电阻为70A/12mΩ。热力学模拟中使用的材料参数包括热导率(k)、热膨胀系数(CTE)、杨氏模量(E)和泊松比(v)(见表2)。电磁模拟使用的材料参数包括相对介电常数(e)、相对渗透率(μ)和电导率(σ)，如表3所示。
表2材料的热学、力学参数
表3材料的电学参数
(4)正交试验结果分析
通过仿真获得正交表L16中各种方案对应的L、ε、R。利用统计软件分析(minitap)分析x1、x2、x3、x4对L、ε、R的影响，结果如图4a～4d所示
(5)多目标优化方法
三个参数(L、ε和R)都显著影响SiC MOSFET FOPLP。为此，本技术方案提出了一种结合回归曲线和遗传算法的多目标优化方法，能够同时提高3种性能。
假设L、ε和R的重要程度相同，但L、ε和R的值存在显著差异。因此，需要对L、ε和R值进行归一化处理。建立每一个归一化的L、ε和R关于x1、x2、x3、x4的函数。根据式(1)，提出四元数二次多项式函数作为回归曲线，将三个性能与四个因素联系起来。
四元数二次多项式函数:
z(x1,x2,x3,x4)＝a1x1+a2x2+a3x3+a4x4+a5x1x2
+a6x1x3+a7x1x4+a8x2x3+a9x2x4+a10x3x4+a11x1 2
+a12x2 2+a13x3 2+a14x4 2(1)
其中，z表示每个归一化L，ε或R,a1至a14为与归一化性能相关的拟合参数。拟合后得到各归一化性能的拟合参数值(a1-a14)。归一化L、ε和R拟合结果如表4所示。可以注意到，每个归一化性能拟合都实现了高于0.99的R2值。
表4四元数二次多项式函数对归一化性能拟合的结果
参数 L ε R 综合
a1 3.262 10.720 5.222 19.204
a2 1.068 -5.275 0.377 -3.83
a3 2.643 3.778 4.020 10.441
a4 -0.250 4.648 -1.544 2.854
a5 -0.434 6.203 1.533 7.302
a6 -0.110 9.494 0.909 10.293
a7 -0.015 2.674 -0.188 2.471
a8 -5.002 -23.923 -11.879 -40.804
a9 1.938 12.064 6.545 20.547
a10 -0.899 3.060 -0.363 1.798
a11 -4.843 -22.757 -10.325 -37.925
a12 -0.501 11.276 -0.186 10.589
a13 -2.886 -11.306 -6.771 -20.963
a14 0.542 2.636 1.348 4.526
R2 0.999 0.995 0.999 /
图5比较了L、ε和R的归一化的实际值和预测值，预测值与正交实验结果的实际值吻合较好。这表明本技术方案所提出的四元二次多项式函数适合于动态描述归一化性能随影响因子(L、ε、R)的变化。
将三个回归函数[L(x1，x2，x3，x4)，ε(x1、x2、x3、x4)，R(x1、x2、x3、x4)]的和设为同时考虑L、ε和R的综合回归函数I(x1、x2、x3、x4)。综合回归函数计算公式如下:
I(x1,x2,x3,x4)＝
L(x1,x2,x3,x4)+ε(x1,x2,x3,x4)+R(x1,x2,x3,x4) (2)
I(x1、x2、x3、x4)的参数如表4所示。通过计算曲线极值点，实现了L、ε、R的多目标优化。多目标优化数学模型表示为:
采用遗传算法求解式(3)，遗传算法参数设置为：码基＝10，小数位数＝4，种群规模＝100，变异率＝0.01，采用均匀交叉方法，交叉率＝0.85，采用绝对父本最优选择法。通过遗传算法计算得到最优解，即x1、x2、x3、x4分别为0.4、0.17、0.1、0.2mm。
表5比较了多目标优化前后SiC MOSFET FOPLP的性能。结果表明，当L、ε、R为最优时，可以得到最优的结构参数。优化后，L、ε和R分别降低了14.79、8.96和9.28％。
表5优化前后的性能对比
综上可知，本技术方案一方面通过正交试验设计，极大的减少了优化设计中所需要的数据量，另一方面通过构建多目标优化模型并进行求解，能够同时提升SiC MOSFETFOPLP的热学、力学和电感性能。

Claims (10)

1.一种SiC MOSFET板级封装优化设计方法，其特征在于，包括以下步骤：
S1、设计正交试验，其中，设计变量为SiC MOSFET FOPLP中不同结构层的厚度；
S2、对SiC MOSFET FOPLP进行有限元仿真，得到寄生电感、热应变和热阻与不同结构层厚度的综合回归方程；
S3、基于步骤S2中的综合回归方程，建立多目标优化模型，通过求解所述多目标优化模型，得到不同结构层的最优厚度参数。
2.根据权利要求1所述的一种SiC MOSFET板级封装优化设计方法，其特征在于，所述不同结构层包括基板、焊料、芯片和RDL。
3.根据权利要求2所述的一种SiC MOSFET板级封装优化设计方法，其特征在于，所述步骤S1中设计的正交试验包括16组试验数据。
4.根据权利要求2所述的一种SiC MOSFET板级封装优化设计方法，其特征在于，所述步骤S2具体包括以下步骤：
S21、采用有限/边界元法，通过电磁模拟，提取寄生电感；
采用有限元法，通过热阻仿真和热力学模拟，分别对热应变和热阻进行模拟；
S22、结合16组试验数据，利用统计软件得到不同结构层厚度与寄生电感、热应变和热阻之间的影响变化曲线；
S23、基于步骤S22中的影响变化曲线，采用四元数二次多项式函数的方式，构造寄生电感、热应变和热阻与不同结构层厚度的综合回归方程。
5.根据权利要求4所述的一种SiC MOSFET板级封装优化设计方法，其特征在于，所述步骤S21中电磁模拟设定的材料参数包括相对介电常数e、相对渗透率μ和电导率σ；
所述步骤S21中热阻仿真设定的参数包括模具内产生的热功率、导通电流/电阻；
所述步骤S21中热力学模拟设定的材料参数包括热导率k、热膨胀系数CTE、杨氏模量E和泊松比v。
6.根据权利要求4所述的一种SiC MOSFET板级封装优化设计方法，其特征在于，所述步骤S23具体包括以下步骤：
S231、对寄生电感、热应变和热阻值进行归一化处理，采用四元数二次多项式函数的方式，分别建立归一化的寄生电感、热应变和热阻关于不同结构层厚度的回归方程；
S232、将步骤S231得到的三个回归方程相加，得到综合回归方程。
7.根据权利要求6所述的一种SiC MOSFET板级封装优化设计方法，其特征在于，所述综合回归方程具体为：
I(x1,x2,x3,x4)＝L(x1,x2,x3,x4)+ε(x1,x2,x3,x4)+R(x1,x2,x3,x4)
其中，I(x1,x2,x3,x4)为综合回归函数，L(x1,x2,x3,x4)为归一化的寄生电感关于不同结构层厚度的回归函数，ε(x1,x2,x3,x4)为归一化的热应变关于不同结构层厚度的回归函数，R(x1,x2,x3,x4)为归一化的热阻关于不同结构层厚度的回归函数，x1,x2,x3,x4分别为基板、焊料、芯片和RDL的厚度。
8.根据权利要求7所述的一种SiC MOSFET板级封装优化设计方法，其特征在于，所述步骤S3中多目标优化模型具体为：
其中，x1min、x1max分别为基板厚度的预设最小值、最大值，x2min、x2max分别为焊料厚度的预设最小值、最大值，x3min、x3max分别为芯片厚度的预设最小值、最大值，x4min、x4max分别为RDL厚度的预设最小值、最大值。
9.根据权利要求1所述的一种SiC MOSFET板级封装优化设计方法，其特征在于，所述步骤S3具体是采用遗传算法对多目标优化模型进行求解。
10.根据权利要求9所述的一种SiC MOSFET板级封装优化设计方法，其特征在于，所述步骤S3中对多目标优化模型进行求解的具体过程为：
设置遗传算法参数，包括：码基、小数位数、种群规模、变异率；
采用均匀交叉方法，设置交叉率，
采用绝对父本最优选择法，计算得到最优解，即不同结构层的最优厚度值。
CN202310439588.XA 2023-04-23 2023-04-23 一种SiC MOSFET板级封装优化设计方法 Pending CN116451627A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310439588.XA CN116451627A (zh) 2023-04-23 2023-04-23 一种SiC MOSFET板级封装优化设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310439588.XA CN116451627A (zh) 2023-04-23 2023-04-23 一种SiC MOSFET板级封装优化设计方法

Publications (1)

Publication Number Publication Date
CN116451627A true CN116451627A (zh) 2023-07-18

Family

ID=87125318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310439588.XA Pending CN116451627A (zh) 2023-04-23 2023-04-23 一种SiC MOSFET板级封装优化设计方法

Country Status (1)

Country Link
CN (1) CN116451627A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117077605A (zh) * 2023-10-17 2023-11-17 深圳市深鸿盛电子有限公司 基于系统封装的工艺设计方法、装置、设备及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117077605A (zh) * 2023-10-17 2023-11-17 深圳市深鸿盛电子有限公司 基于系统封装的工艺设计方法、装置、设备及存储介质
CN117077605B (zh) * 2023-10-17 2024-01-26 深圳市深鸿盛电子有限公司 基于系统封装的工艺设计方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
Ding et al. A double-side cooled SiC MOSFET power module with sintered-silver interposers: I-design, simulation, fabrication, and performance characterization
Li et al. A compact double-sided cooling 650V/30A GaN power module with low parasitic parameters
US10080301B2 (en) High voltage power chip module
Liu et al. Trends of power electronic packaging and modeling
Tang et al. Thermal optimization and characterization of SiC-based high power electronics packages with advanced thermal design
Liu et al. Challenges of power electronic packaging and modeling
CN116451627A (zh) 一种SiC MOSFET板级封装优化设计方法
Peng et al. Investigation on the reliability of die-attach structures for double-sided cooling power module
CN113314480A (zh) 硅基GaN HEMT器件面板级扇出型封装结构及方法
Catalano et al. Optimum thermal design of high-voltage double-sided cooled multi-chip SiC power modules
Qian et al. Design of a fan-out panel-level SiC MOSFET power module using ant colony optimization-back propagation neural network
Chen et al. A thin and low-inductance 1200 V SiC MOSFET fan-out panel-level packaging with thermal cycling reliability evaluation
US20140252577A1 (en) Chip carrier structure, chip package and method of manufacturing the same
Yang et al. Modeling and analysis of silver-sintered molybdenum packaging for SiC power modules with improved lifetime and temperature range
Li et al. Design of high voltage 140× 100 footprint IGBT module
Nakamura et al. All-SiC Module Packaging Technology
Arnold et al. Experimental evaluation of a low-cost QFN silicon carbide half-bridge module
Zhang et al. A new package for SiC power modules with ceramic heatsink
CN106876350B (zh) 功率模块及其制造方法
US11189542B2 (en) Method for fabricating an electronic module via compression molding
Liu et al. Investigation on copper clip bonding structure for power package
Qian et al. Semiconductor power package bonding interconnects reliability simulation under transient thermal loads
Li et al. A double-sided cooling GaN power module with high thermal performance
Zhang et al. A Wirebond-Less Package for High Voltage Cascode Gallium Nitride Devices
Zaghari et al. Thermal Cycling and Fatigue Life Analysis of a Laterally Conducting GaN-based Power Package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination