CN116629189A - 一种集成电路的布局生成方法及装置 - Google Patents
一种集成电路的布局生成方法及装置 Download PDFInfo
- Publication number
- CN116629189A CN116629189A CN202310888972.8A CN202310888972A CN116629189A CN 116629189 A CN116629189 A CN 116629189A CN 202310888972 A CN202310888972 A CN 202310888972A CN 116629189 A CN116629189 A CN 116629189A
- Authority
- CN
- China
- Prior art keywords
- layout
- target
- layout scheme
- scheme
- performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000005457 optimization Methods 0.000 claims abstract description 89
- 230000006870 function Effects 0.000 claims abstract description 76
- 238000004458 analytical method Methods 0.000 claims abstract description 57
- 230000002068 genetic effect Effects 0.000 claims abstract description 27
- 238000013433 optimization analysis Methods 0.000 claims abstract description 26
- 238000012545 processing Methods 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims description 27
- 238000009826 distribution Methods 0.000 claims description 26
- 230000001808 coupling effect Effects 0.000 claims description 23
- 238000004422 calculation algorithm Methods 0.000 claims description 22
- 230000008878 coupling Effects 0.000 claims description 22
- 238000010168 coupling process Methods 0.000 claims description 22
- 238000005859 coupling reaction Methods 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 21
- 238000003860 storage Methods 0.000 claims description 19
- 238000011156 evaluation Methods 0.000 claims description 14
- 230000035772 mutation Effects 0.000 claims description 14
- 238000004364 calculation method Methods 0.000 claims description 13
- 238000004088 simulation Methods 0.000 claims description 11
- 238000000605 extraction Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000013461 design Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/12—Computing arrangements based on biological models using genetic models
- G06N3/126—Evolutionary algorithms, e.g. genetic algorithms or genetic programming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Biophysics (AREA)
- Health & Medical Sciences (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Life Sciences & Earth Sciences (AREA)
- Evolutionary Biology (AREA)
- Geometry (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Bioinformatics & Computational Biology (AREA)
- Biomedical Technology (AREA)
- Data Mining & Analysis (AREA)
- Physiology (AREA)
- Genetics & Genomics (AREA)
- Artificial Intelligence (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computational Linguistics (AREA)
- Architecture (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及集成电路技术领域,公开了一种集成电路的布局生成方法及装置,用于实现自动化的集成电路布局并提高集成电路布局生成的准确率。方法包括:创建多个目标函数以及第一约束条件;进行元件初始化布局,得到初始化元件布局信息;进行初始化种群分析,生成多个初始布局方案,并通过多个目标函数进行遗传迭代优化,得到第一布局方案;对第一布局方案进行性能指标分析,得到目标性能指标集合,并将目标性能指标集合输入性能优化分析模型进行布局方案分析,得到目标性能优化策略;进行性能参数优化,得到第二布局方案并进行功耗均衡处理,得到目标布局方案;根据目标布局方案生成目标布局文件。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种集成电路的布局生成方法及装置。
背景技术
在集成电路设计中,布局生成是一个关键的步骤。布局确定了各个元件在芯片上的位置和互连关系,直接影响电路性能和成本。
传统的布局生成方法需要手工设计或依靠经验规则,耗时且效果难以保证。因此,需要一种高效、自动化的集成电路布局生成方法。
发明内容
本发明提供了一种集成电路的布局生成方法及装置,用于实现自动化的集成电路布局并提高集成电路布局生成的准确率。
本发明第一方面提供了一种集成电路的布局生成方法,所述集成电路的布局生成方法包括:
接收目标输入参数集合,并根据所述目标输入参数集合创建多个目标函数以及第一约束条件;
基于所述第一约束条件,对目标芯片进行元件初始化布局,得到初始化元件布局信息;
对所述初始化元件布局信息进行初始化种群分析,生成多个初始布局方案,并通过所述多个目标函数对所述多个初始布局方案进行遗传迭代优化,得到第一布局方案;
对所述第一布局方案进行性能指标分析,得到目标性能指标集合,并将所述目标性能指标集合输入预置的性能优化分析模型进行布局方案分析,得到目标性能优化策略;
根据所述目标性能优化策略对所述第一布局方案进行性能参数优化,得到第二布局方案,并通过预置的第二约束条件对所述第二布局方案进行功耗均衡处理,得到目标布局方案;
根据所述目标布局方案确定所述目标芯片的元件位置信息和目标互连关系,并根据所述元件位置信息以及所述互联关系信息生成目标布局文件。
结合第一方面,在本发明第一方面的第一种实现方式中,所述接收目标输入参数集合,并根据所述目标输入参数集合创建多个目标函数以及第一约束条件,包括:
接收目标输入参数集合,其中,所述目标输入参数集合包括:电路规模参数、性能指标参数以及制造工艺参数;
根据所述性能指标参数和所述制造工艺参数,定义多个目标函数,其中,所述多个目标函数包括:互连长度、布线容量以及功耗;
根据所述电路规模参数和所述制造工艺参数,创建第一约束条件,其中,所述第一约束条件包括:元件之间的最小距离大于第一预设值并且芯片总面积小于第二预设值。
结合第一方面,在本发明第一方面的第二种实现方式中,所述基于所述第一约束条件,对目标芯片进行元件初始化布局,得到初始化元件布局信息,包括:
根据所述电路规模参数和所述第一约束条件,确定目标芯片的芯片尺寸数据;
根据所述电路规模参数以及所述芯片尺寸数据,并采用随机初始化算法将多个元件放置于所述目标芯片的不同位置,得到所述多个元件的位置信息,同时,根据所述第一约束条件确定所述多个元件之间的最小距离数据;
根据所述位置信息和所述最小距离数据,对所述多个元件进行互连关系初始化,确定所述多个元件之间的初始连接关系;
对所述多个元件进行碰撞检测,得到碰撞检测结果,并根据所述碰撞检测结果对所述初始连接关系进行布局调整,得到初始化元件布局信息。
结合第一方面,在本发明第一方面的第三种实现方式中,所述对所述初始化元件布局信息进行初始化种群分析,生成多个初始布局方案,并通过所述多个目标函数对所述多个初始布局方案进行遗传迭代优化,得到第一布局方案,包括:
基于所述初始化元件布局信息进行初始化种群分析,生成多个初始布局方案;
通过预置的适应度计算函数,并根据所述多个目标函数计算所述多个初始布局方案的适应度,得到每个初始布局方案的目标适应度;其中,所述适应度计算函数为:S=w1*m1+w2*m2+w3*m3;S表示目标适应度,m1表示互连长度,m2表示布线容量,m3表示功耗,w1、w2和w3为权重,用于表示不同目标函数的重要程度;
对所述目标适应度和预设目标阈值进行比较,并将目标适应度大于目标阈值的初始布局方案作为父代,生成父代种群布局方案;
对所述父代种群布局方案进行交叉操作,生成第一子代种群布局方案,并对所述第一子代种群布局方案进行变异操作,生成第二子代种群布局方案;
将所述父代种群布局方案、所述第一子代种群布局方案以及所述第二子代种群布局方案作为新的种群布局方案;
对所述新的种群布局方案进行遗传迭代优化,得到布局方案的最优解,并将所述布局方案的最优解作为第一布局方案。
结合第一方面,在本发明第一方面的第四种实现方式中,所述对所述第一布局方案进行性能指标分析,得到目标性能指标集合,并将所述目标性能指标集合输入预置的性能优化分析模型进行布局方案分析,得到目标性能优化策略,包括:
对所述第一布局方案进行电路模拟,并采集所述第一布局方案对应的多个性能指标数据,生成目标性能指标集合;
对所述目标性能指标集合进行向量编码转换,得到目标性能指标向量;
将所述目标性能指标向量输入预置的性能优化分析模型,其中,所述性能优化分析模型包括:第一门限循环网络、第二门限循环网络以及全连接网络;
通过所述第一门限循环网络对所述目标性能指标向量进行隐藏状态运算,得到隐藏状态特征向量;
将所述隐藏状态特征向量输入所述第二门限循环网络进行特征提取运算,得到目标状态特征向量;
将所述目标状态特征向量输入所述全连接网络进行布局方案性能预测,得到目标预测值;
根据所述目标预测值,从预置的多个候选性能优化策略中匹配对应的目标性能优化策略。
结合第一方面,在本发明第一方面的第五种实现方式中,所述根据所述目标性能优化策略对所述第一布局方案进行性能参数优化,得到第二布局方案,并通过预置的第二约束条件对所述第二布局方案进行功耗均衡处理,得到目标布局方案,包括:
根据所述目标性能优化策略对所述第一布局方案进行性能参数优化,得到第二布局方案;
获取预置的第二约束条件,其中,所述第二约束条件包括功耗均衡约束以及热耦合约束;
基于所述功耗均衡约束建立功耗模型,并通过所述功耗模型计算所述第二布局方案中各个元件的功耗分布均衡度;
基于所述热耦合约束建立热模型,并通过所述热模型计算所述第二布局方案中各个元件之间的热耦合效应评价指标;
基于所述功耗分布均衡度以及所述热耦合效应评价指标,对所述第二布局方案进行调整,得到目标布局方案。
结合第一方面,在本发明第一方面的第六种实现方式中,所述根据所述目标布局方案确定所述目标芯片的元件位置信息和目标互连关系,并根据所述元件位置信息以及所述互联关系信息生成目标布局文件,包括:
对所述目标布局方案进行布局信息解析,得到所述目标芯片的元件位置信息和目标互连关系;
基于所述元件位置信息确定每个元件在所述目标芯片上的位置坐标,并根据所述目标互连关系确定元件之间的连接路径、信号线的路径和长度;
基于所述位置坐标以及所述元件之间的连接路径、信号线的路径和长度,生成目标布局文件。
本发明第二方面提供了一种集成电路的布局生成装置,所述集成电路的布局生成装置包括:
创建模块,用于接收目标输入参数集合,并根据所述目标输入参数集合创建多个目标函数以及第一约束条件;
初始化模块,用于基于所述第一约束条件,对目标芯片进行元件初始化布局,得到初始化元件布局信息;
迭代模块,用于对所述初始化元件布局信息进行初始化种群分析,生成多个初始布局方案,并通过所述多个目标函数对所述多个初始布局方案进行遗传迭代优化,得到第一布局方案;
分析模块,用于对所述第一布局方案进行性能指标分析,得到目标性能指标集合,并将所述目标性能指标集合输入预置的性能优化分析模型进行布局方案分析,得到目标性能优化策略;
处理模块,用于根据所述目标性能优化策略对所述第一布局方案进行性能参数优化,得到第二布局方案,并通过预置的第二约束条件对所述第二布局方案进行功耗均衡处理,得到目标布局方案;
生成模块,用于根据所述目标布局方案确定所述目标芯片的元件位置信息和目标互连关系,并根据所述元件位置信息以及所述互联关系信息生成目标布局文件。
本发明第三方面提供了一种集成电路的布局生成设备,包括:存储器和至少一个处理器,所述存储器中存储有指令;所述至少一个处理器调用所述存储器中的所述指令,以使得所述集成电路的布局生成设备执行上述的集成电路的布局生成方法。
本发明的第四方面提供了一种计算机可读存储介质,所述计算机可读存储介质中存储有指令,当其在计算机上运行时,使得计算机执行上述的集成电路的布局生成方法。
本发明提供的技术方案中,创建多个目标函数以及第一约束条件;进行元件初始化布局,得到初始化元件布局信息;进行初始化种群分析,生成多个初始布局方案,并通过多个目标函数进行遗传迭代优化,得到第一布局方案;对第一布局方案进行性能指标分析,得到目标性能指标集合,并将目标性能指标集合输入性能优化分析模型进行布局方案分析,得到目标性能优化策略;进行性能参数优化,得到第二布局方案并进行功耗均衡处理,得到目标布局方案;根据目标布局方案生成目标布局文件,本发明通过创建多个目标函数,并根据目标输入参数集合进行综合优化,能够在考虑多个性能指标的同时寻求最优解,通过约束处理,可以确保布局方案满足设计要求,并提高电路的可靠性和可制造性。通过元件初始化布局和遗传迭代优化,能够生成多个初始布局方案并逐步改进,以得到最优或次优的布局解,并且引入了性能优化分析模型,通过对目标性能指标集合的分析,得到目标性能优化策略,根据最终的目标布局方案,生成目标布局文件,实现了自动化的集成电路布局,并且提高了集成电路布局生成的准确率。
附图说明
图1为本发明实施例中集成电路的布局生成方法的一个实施例示意图;
图2为本发明实施例中元件初始化布局的流程图;
图3为本发明实施例中遗传迭代优化的流程图;
图4为本发明实施例中布局方案分析的流程图;
图5为本发明实施例中集成电路的布局生成装置的一个实施例示意图;
图6为本发明实施例中集成电路的布局生成设备的一个实施例示意图。
具体实施方式
本发明实施例提供了一种集成电路的布局生成方法及装置,用于实现自动化的集成电路布局并提高集成电路布局生成的准确率。本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外,术语“包括”或“具有”及其任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为便于理解,下面对本发明实施例的具体流程进行描述,请参阅图1,本发明实施例中集成电路的布局生成方法的一个实施例包括:
S101、接收目标输入参数集合,并根据目标输入参数集合创建多个目标函数以及第一约束条件;
可以理解的是,本发明的执行主体可以为集成电路的布局生成装置,还可以是终端或者服务器,具体此处不做限定。本发明实施例以服务器为执行主体为例进行说明。
具体的,系统接收目标输入参数集合,其中包括电路规模参数、性能指标参数以及制造工艺参数。这些参数可以用来定义电路的规模和性能要求,以及制造工艺的限制。根据性能指标参数和制造工艺参数,系统可以创建多个目标函数来衡量电路布局的优劣。这些目标函数可以包括互连长度、布线容量以及功耗等。互连长度目标函数可以衡量元件之间互连线的总长度,布线容量目标函数可以衡量布线资源的使用量,功耗目标函数可以衡量电路的总功耗。同时,根据电路规模参数和制造工艺参数,系统可以创建第一约束条件。该约束条件可以包括元件之间的最小距离大于第一预设值,并且芯片总面积小于第二预设值。这些约束条件有助于确保电路布局的合理性和可制造性。例如,假设目标输入参数集合包括电路规模参数(如芯片大小为10mm×10mm,元件数量为100)、性能指标参数(如延迟要求为100ps,功耗要求为1W)以及制造工艺参数(如最小线宽为0.18μm,层间间距为0.5μm)。基于性能指标参数和制造工艺参数,可以定义互连长度目标函数来尽量减小互连线的长度,布线容量目标函数来减小布线资源的使用量,功耗目标函数来降低功耗。基于电路规模参数和制造工艺参数,可以创建第一约束条件,如元件之间的最小距离大于0.2mm,芯片总面积小于100mm²。通过接收目标输入参数集合,并根据这些参数创建多个目标函数以及第一约束条件,系统可以在布局生成过程中综合考虑电路规模、性能要求和制造工艺的限制,从而生成满足需求的电路布局方案。
S102、基于第一约束条件,对目标芯片进行元件初始化布局,得到初始化元件布局信息;
具体的,根据电路规模参数和第一约束条件,确定目标芯片的芯片尺寸数据。这包括确定芯片的宽度和高度等信息。例如,芯片尺寸可以设定为10mm×10mm。使用随机初始化算法将多个元件放置在目标芯片的不同位置。这些位置可以通过随机生成的方式确定初始位置。初始位置的选择可以基于随机数生成器和布局算法,确保元件分布的多样性。根据第一约束条件,确定多个元件之间的最小距离数据。这个最小距离可以定义为元件之间的最小间隔,以确保元件之间有足够的空间,避免互相干扰和碰撞。例如,可以指定元件之间的最小距离为1mm。基于元件的位置信息和最小距离数据,进行互连关系初始化。这意味着确定元件之间的初始连接关系,即哪些元件需要连接在一起。可以使用算法或规则来确定元件之间的连接关系,例如根据元件之间的物理距离或功能要求进行连接。对元件进行碰撞检测,得到碰撞检测结果。这可以通过检查元件之间的位置关系,比较它们的尺寸和约束条件来实现。如果发现元件之间存在碰撞或重叠,需要进行调整。根据碰撞检测结果,对初始连接关系进行布局调整。这意味着根据碰撞检测结果,调整元件的位置或连接关系,以解决碰撞问题。可能需要调整元件的位置、调整互连线的路径或重新安排连接关系。例如,假设目标芯片尺寸为10mm×10mm,有4个元件需要放置在芯片上。使用随机初始化算法,将元件A、B、C和D放置在芯片的随机位置。根据第一约束条件,设置元件之间的最小距离为1mm。进行碰撞检测后发现,元件B和C存在碰撞。根据碰撞检测结果,调整元件B和C的位置,确保它们之间有足够的间距。最终得到的初始化元件布局信息包括每个元件的位置和它们之间的连接关系。
S103、对初始化元件布局信息进行初始化种群分析,生成多个初始布局方案,并通过多个目标函数对多个初始布局方案进行遗传迭代优化,得到第一布局方案;
需要说明的是,基于初始化元件布局信息进行初始化种群分析,生成多个初始布局方案。这可以通过变异和交叉等操作对初始化布局进行调整和组合,得到多个不同的布局方案。使用预置的适应度计算函数,并根据多个目标函数计算每个初始布局方案的适应度。适应度计算函数可以表示为:S=w1*m1+w2*m2+w3*m3,其中S表示目标适应度,m1表示互连长度,m2表示布线容量,m3表示功耗,w1、w2和w3为权重,用于表示不同目标函数的重要程度。将目标适应度与预设目标阈值进行比较,并选择目标适应度大于目标阈值的初始布局方案作为父代种群布局方案。这些方案具有较好的性能指标,可以作为遗传算法的起点。对父代种群布局方案进行交叉操作,生成第一子代种群布局方案。交叉操作可以通过将父代方案的一部分元件与另一个父代方案的对应部分进行交换,以产生新的布局方案。对第一子代种群布局方案进行变异操作,生成第二子代种群布局方案。变异操作可以通过微调布局中的一些元件位置或连接关系来引入新的变化。将父代种群布局方案、第一子代种群布局方案以及第二子代种群布局方案作为新的种群布局方案。对新的种群布局方案进行遗传迭代优化,通过选择、交叉和变异等操作,逐代地优化布局方案。这包括根据适应度函数对布局方案进行选择,使用交叉和变异操作引入新的变化。经过多轮迭代优化,得到布局方案的最优解。最优解是适应度最高的布局方案,它在多个目标函数下达到了最优性能。例如,假设有一个目标芯片,需要放置10个元件,并且有三个目标函数:互连长度、布线容量和功耗。权重参数设置为w1=0.5,w2=0.3,w3=0.2。通过初始化种群分析,生成了10个初始布局方案。通过适应度计算函数,根据多个目标函数计算每个初始布局方案的适应度。设定预设目标阈值为80。根据目标适应度与目标阈值的比较,选取适应度大于80的初始布局方案作为父代种群布局方案。对父代种群布局方案进行交叉操作,生成第一子代种群布局方案。对第一子代种群布局方案进行变异操作,生成第二子代种群布局方案。将父代、第一子代和第二子代种群布局方案作为新的种群布局方案,准备进行下一轮的遗传迭代。通过多轮遗传迭代优化,不断选择、交叉和变异,最终得到布局方案的最优解。假设经过多代优化后,得到的布局方案具有最高适应度,达到了最优性能。
S104、对第一布局方案进行性能指标分析,得到目标性能指标集合,并将目标性能指标集合输入预置的性能优化分析模型进行布局方案分析,得到目标性能优化策略;
具体的,对第一布局方案进行电路模拟,并采集多个性能指标数据,生成目标性能指标集合。性能指标可以包括互连长度、布线容量、功耗等。通过电路模拟工具和仿真技术,可以获取这些性能指标的具体数值。对目标性能指标集合进行向量编码转换,将其转换为目标性能指标向量。这可以将性能指标转化为向量形式,方便后续处理和分析。将目标性能指标向量输入预置的性能优化分析模型。这个性能优化分析模型可以包括第一门限循环网络、第二门限循环网络和全连接网络等。这些模型被设计用于对布局方案的性能进行分析和预测。通过第一门限循环网络对目标性能指标向量进行隐藏状态运算,得到隐藏状态特征向量。第一门限循环网络可以根据目标性能指标向量中的信息进行状态计算和特征提取。将隐藏状态特征向量输入第二门限循环网络进行特征提取运算,得到目标状态特征向量。第二门限循环网络可以进一步提取目标性能指标向量中的特征,以获得更具表征性能的特征向量。将目标状态特征向量输入全连接网络进行布局方案性能预测,得到目标预测值。全连接网络可以通过学习目标状态特征向量与性能指标之间的关系,对未知布局方案的性能进行预测和评估。根据目标预测值,从预置的多个候选性能优化策略中匹配对应的目标性能优化策略。这些候选策略可以是预先定义的规则、算法或优化模型,用于根据目标预测值制定针对性的性能优化策略。例如,假设对一个集成电路的第一布局方案进行性能指标分析。通过电路模拟和采集数据,得到目标性能指标集合,其中包括互连长度、布线容量和功耗。将这些性能指标编码为向量形式,得到目标性能指标向量。将目标性能指标向量输入性能优化分析模型。假设模型包括第一门限循环网络、第二门限循环网络和全连接网络。通过第一门限循环网络对目标性能指标向量进行隐藏状态运算,得到隐藏状态特征向量。这个隐藏状态特征向量包含了性能指标向量的重要信息。将隐藏状态特征向量输入第二门限循环网络进行特征提取运算,得到目标状态特征向量。这个特征向量可以进一步提取目标性能指标向量中的关键特征。将目标状态特征向量输入全连接网络进行布局方案性能预测,得到目标预测值。这个预测值可以表示未知布局方案的性能水平。根据目标预测值,从预置的候选性能优化策略中匹配对应的目标性能优化策略。例如,如果目标预测值较高,则选择一种策略来优化布局方案,以进一步提高性能指标。
S105、根据目标性能优化策略对第一布局方案进行性能参数优化,得到第二布局方案,并通过预置的第二约束条件对第二布局方案进行功耗均衡处理,得到目标布局方案;
具体的,根据目标性能优化策略对第一布局方案进行性能参数优化,得到第二布局方案。这可以通过调整元件的位置、重新规划互连路径等方式来改善性能参数。优化的目标可以包括降低互连长度、减小布线容量、降低功耗等。获取预置的第二约束条件,其中包括功耗均衡约束和热耦合约束。这些约束条件用于保证第二布局方案在功耗和热耦合方面的合理性。基于功耗均衡约束,建立功耗模型,并计算第二布局方案中各个元件的功耗分布均衡度。功耗模型可以考虑元件的电流消耗和电压降等因素,计算每个元件在布局中的功耗分布情况。通过评估各个元件功耗的分布均衡度,可以判断布局的功耗情况是否均衡。基于热耦合约束,建立热模型,并计算第二布局方案中各个元件之间的热耦合效应评价指标。热模型可以考虑元件的功耗、散热能力以及周围环境等因素,计算元件之间的热耦合效应。通过评估热耦合效应评价指标,可以判断布局中元件之间的热耦合情况是否符合约束。基于功耗分布均衡度和热耦合效应评价指标,对第二布局方案进行调整。可以通过重新调整元件的位置、优化互连路径等方式来改善布局的功耗分布均衡度和热耦合效应。调整的目标是使布局方案满足预设的功耗均衡约束和热耦合约束,得到目标布局方案。例如,假设在第一布局方案中,某个元件的功耗占比较高,导致布局的功耗分布不均衡。通过性能优化策略,可以调整该元件的位置,使其与其他元件距离更近,以达到功耗均衡的目标。另外,考虑到热耦合约束,可以通过调整元件的布局和散热措施,使布局中元件之间的热耦合效应降低,减少热耦合对性能的影响。经过多轮优化调整后,得到的第二布局方案满足功耗均衡约束和热耦合约束,达到了目标布局方案的要求。
S106、根据目标布局方案确定目标芯片的元件位置信息和目标互连关系,并根据元件位置信息以及互联关系信息生成目标布局文件。
具体的,对目标布局方案进行布局信息解析,以获取目标芯片的元件位置信息和目标互连关系。通过解析布局方案的数据结构或格式来提取所需的位置和连接信息。基于元件位置信息,确定每个元件在目标芯片上的位置坐标。根据布局方案中的元件位置信息,将每个元件映射到目标芯片上的相应位置。例如,可以使用坐标系表示每个元件的位置,如(x,y)坐标。根据目标互连关系,确定元件之间的连接路径、信号线的路径和长度。根据布局方案中的互连关系信息,确定元件之间的物理连接路径,即如何将信号线连接起来,并确定每个信号线的路径和长度。最后,基于元件位置信息和互联关系信息,生成目标布局文件。通过将元件位置坐标和连接路径等信息整合到特定的布局文件格式中。布局文件通常包括元件的物理位置、连接关系和其他必要的布局参数。例如,假设目标芯片是一个处理器芯片,有几个重要的功能模块:CPU、内存、输入输出接口等。根据目标布局方案,解析得到以下信息:元件位置信息:CPU位于芯片的中央位置,坐标为(50,50);内存位于芯片的左上角,坐标为(10,20);输入输出接口位于芯片的右下角,坐标为(90,80);互连关系信息:CPU与内存之间需要有数据总线连接,路径经过芯片的中央,长度为40;CPU与输入输出接口之间需要有控制信号线连接,路径经过芯片的右上方,长度为30;基于上述位置信息和互连关系,可以生成目标布局文件。例如,目标布局文件可以采用GDSII格式,其中包含了每个元件的位置和连接关系。该文件将CPU、内存和输入输出接口的位置坐标和信号线的路径、长度等信息进行编码和存储。本实施例中,可以根据目标布局方案确定目标芯片的元件位置信息和目标互连关系,并基于这些信息生成目标布局文件。这个布局文件可以作为后续芯片制造的依据,用于实际生产芯片。
本发明实施例中,创建多个目标函数以及第一约束条件;进行元件初始化布局,得到初始化元件布局信息;进行初始化种群分析,生成多个初始布局方案,并通过多个目标函数进行遗传迭代优化,得到第一布局方案;对第一布局方案进行性能指标分析,得到目标性能指标集合,并将目标性能指标集合输入性能优化分析模型进行布局方案分析,得到目标性能优化策略;进行性能参数优化,得到第二布局方案并进行功耗均衡处理,得到目标布局方案;根据目标布局方案生成目标布局文件,本发明通过创建多个目标函数,并根据目标输入参数集合进行综合优化,能够在考虑多个性能指标的同时寻求最优解,通过约束处理,可以确保布局方案满足设计要求,并提高电路的可靠性和可制造性。通过元件初始化布局和遗传迭代优化,能够生成多个初始布局方案并逐步改进,以得到最优或次优的布局解,并且引入了性能优化分析模型,通过对目标性能指标集合的分析,得到目标性能优化策略,根据最终的目标布局方案,生成目标布局文件,实现了自动化的集成电路布局,并且提高了集成电路布局生成的准确率。
在一具体实施例中,执行步骤S101的过程可以具体包括如下步骤:
(1)接收目标输入参数集合,其中,目标输入参数集合包括:电路规模参数、性能指标参数以及制造工艺参数;
(2)根据性能指标参数和制造工艺参数,定义多个目标函数,其中,多个目标函数包括:互连长度、布线容量以及功耗;
(3)根据电路规模参数和制造工艺参数,创建第一约束条件,其中,第一约束条件包括:元件之间的最小距离大于第一预设值并且芯片总面积小于第二预设值。
具体的,接收目标输入参数集合,其中包括电路规模参数、性能指标参数以及制造工艺参数。这些参数提供了设计和制造集成电路的基本要求和约束条件。根据性能指标参数和制造工艺参数,定义多个目标函数。目标函数用于衡量设计的性能指标,可以根据具体需求选择适当的指标。在这种情况下,服务器定义互连长度、布线容量和功耗作为多个目标函数。互连长度:衡量芯片内部各个元件之间的信号传输路径长度。目标是尽量减少信号的传输路径长度,以降低延迟和功耗;布线容量:衡量芯片内部布线网络的容量。目标是尽量减小布线网络的规模,以减少资源占用和延迟;功耗:衡量芯片的功耗消耗。目标是尽量降低功耗,以延长电池寿命、降低能耗和减少散热要求。根据电路规模参数和制造工艺参数,创建第一约束条件。第一约束条件用于限制元件之间的最小距离和芯片的总面积,以确保设计的可行性和可制造性。例如,假设服务器设计一个集成电路芯片,其中电路规模参数包括所需的元件数量和功能模块的规模,性能指标参数包括所需的工作频率和时钟速度,制造工艺参数包括芯片的工艺节点和制造成本等。服务器定义目标函数如下:互连长度:目标是尽量减小芯片内部元件之间的信号传输路径长度;布线容量:目标是尽量减小芯片的布线网络规模,以减少资源占用和延迟;功耗:目标是尽量降低芯片的功耗消耗;同时,服务器创建第一约束条件:元件之间的最小距离大于第一预设值:确保元件之间有足够的间距,以避免干扰和冲突;芯片总面积小于第二预设值:限制芯片的尺寸,确保在给定的制造工艺下能够满足芯片的面积要求。通过定义目标函数和约束条件,服务器在设计集成电路的过程中,根据输入的参数集合进行性能评估和约束分析。这有助于确定合适的设计方向,并确保设计的可行性和满足预期的性能指标。
在一具体实施例中,如图2所示,执行步骤S102的过程可以具体包括如下步骤:
S201、根据电路规模参数和第一约束条件,确定目标芯片的芯片尺寸数据;
S202、根据电路规模参数以及芯片尺寸数据,并采用随机初始化算法将多个元件放置于目标芯片的不同位置,得到多个元件的位置信息,同时,根据第一约束条件确定多个元件之间的最小距离数据;
S203、根据位置信息和最小距离数据,对多个元件进行互连关系初始化,确定多个元件之间的初始连接关系;
S204、对多个元件进行碰撞检测,得到碰撞检测结果,并根据碰撞检测结果对初始连接关系进行布局调整,得到初始化元件布局信息。
具体的,根据电路规模参数和第一约束条件,确定目标芯片的芯片尺寸数据。电路规模参数可以包括元件数量、功能模块的规模和芯片面积需求等信息。通过考虑元件的大小、布局要求和约束条件,确定芯片的尺寸数据,如宽度和高度。根据电路规模参数和芯片尺寸数据,采用随机初始化算法将多个元件放置于目标芯片的不同位置,以获得元件的位置信息。随机初始化算法可以随机生成每个元件的位置坐标,并确保元件在芯片内部且不重叠。这样可以获得一个初始的元件布局。根据第一约束条件,确定多个元件之间的最小距离数据。第一约束条件指定了元件之间的最小距离要求。可以根据该要求计算出元件之间的最小距离,并将其作为约束条件应用于布局中的元件位置。基于元件的位置信息和最小距离数据,进行互连关系的初始化,确定多个元件之间的初始连接关系。根据布局中元件的位置信息,确定信号线的起始和终止位置,建立初始的互连关系。这可以通过建立元件之间的连接矩阵或者采用其他互连算法来实现。对多个元件进行碰撞检测,得到碰撞检测结果。利用碰撞检测算法,检查元件之间的位置关系是否满足约束条件。如果存在碰撞或冲突,会在碰撞检测结果中标记出来。根据碰撞检测结果,对初始连接关系进行布局调整。根据检测到的碰撞情况,调整元件的位置或者重新规划互连路径,以解决碰撞问题。这样可以获得经过布局调整后的初始化元件布局信息,以满足约束条件和布局要求。例如,假设服务器设计一个数字信号处理芯片,有多个功能模块需要布局,包括DSP处理器、存储单元和外设接口。根据电路规模参数和第一约束条件,服务器确定芯片的尺寸数据为100mm×100mm。采用随机初始化算法,服务器将DSP处理器放置在芯片的中心位置(50mm,50mm),存储单元放置在芯片的左上角(10mm,10mm),外设接口放置在芯片的右下角(90mm,90mm)。在初始化过程中,根据第一约束条件,确保元件之间的最小距离大于预设值。在进行互连关系初始化时,服务器建立连接矩阵或者采用其他算法,确定元件之间的初始连接关系,例如将DSP处理器与存储单元连接以实现数据传输,将外设接口与存储单元连接以实现输入输出控制。进行碰撞检测后,如果发现存储单元与DSP处理器之间存在碰撞,服务器将存储单元稍微移动一些距离,以解决碰撞问题。调整后的布局可以确保所有元件之间满足约束条件,并且没有碰撞。
在一具体实施例中,如图3所示,执行步骤S103的过程可以具体包括如下步骤:
S301、基于初始化元件布局信息进行初始化种群分析,生成多个初始布局方案;
S302、通过预置的适应度计算函数,并根据多个目标函数计算多个初始布局方案的适应度,得到每个初始布局方案的目标适应度;其中,适应度计算函数为:S=w1*m1+w2*m2+w3*m3;S表示目标适应度,m1表示互连长度,m2表示布线容量,m3表示功耗,w1、w2和w3为权重,用于表示不同目标函数的重要程度;
S303、对目标适应度和预设目标阈值进行比较,并将目标适应度大于目标阈值的初始布局方案作为父代,生成父代种群布局方案;
S304、对父代种群布局方案进行交叉操作,生成第一子代种群布局方案,并对第一子代种群布局方案进行变异操作,生成第二子代种群布局方案;
S305、将父代种群布局方案、第一子代种群布局方案以及第二子代种群布局方案作为新的种群布局方案;
S306、对新的种群布局方案进行遗传迭代优化,得到布局方案的最优解,并将布局方案的最优解作为第一布局方案。
具体的,基于初始化元件布局信息,进行初始化种群分析,生成多个初始布局方案。使用合适的方法和算法,根据元件位置信息和连接关系,产生多个初始布局方案。这可以通过随机生成布局、基于启发式算法或其他布局生成方法来实现。通过预置的适应度计算函数,根据多个目标函数计算多个初始布局方案的适应度,得到每个初始布局方案的目标适应度。适应度计算函数用于综合考虑多个目标函数的权重和重要性。例如,可以使用如下的适应度计算函数:S=w1*m1+w2*m2+w3*m3,其中S表示目标适应度,m1表示互连长度,m2表示布线容量,m3表示功耗,w1、w2和w3为权重参数。将目标适应度与预设的目标阈值进行比较,并将目标适应度大于目标阈值的初始布局方案作为父代,生成父代种群布局方案。服务器选择适应度高于阈值的布局方案作为优秀的候选解。对父代种群布局方案进行交叉操作,生成第一子代种群布局方案,并对第一子代种群布局方案进行变异操作,生成第二子代种群布局方案。交叉和变异是遗传算法中的两个关键操作,通过交叉可以融合不同父代方案的优点,通过变异可以引入新的解空间。将父代种群布局方案、第一子代种群布局方案以及第二子代种群布局方案作为新的种群布局方案。服务器得到了更新的种群,包含了多个不同的布局方案。对新的种群布局方案进行遗传迭代优化,通过选择、交叉和变异等操作,逐代演化种群。在每一代中,通过适应度计算函数评估每个布局方案的目标适应度,并选择适应度高的个体作为下一代的父代。重复此过程,直到达到预定的迭代次数或满足终止条件。最终,得到布局方案的最优解,即具有最优适应度的布局方案。这个最优解可以被视为第一布局方案,作为后续布局优化和设计流程的起点。例如,假设服务器设计一个高性能图像处理芯片,其中电路规模参数包括元件数量和功能模块的规模,性能指标参数包括处理速度和功耗要求,制造工艺参数包括芯片的工艺节点和制造成本。假设服务器采用遗传算法进行布局优化。在初始化阶段,通过随机生成布局,得到多个初始布局方案。利用适应度计算函数,结合互连长度、布线容量和功耗等目标函数,计算每个初始布局方案的适应度。根据预设的目标阈值,选择适应度高于阈值的布局方案作为父代种群。通过交叉和变异操作,产生第一子代和第二子代种群布局方案。然后将父代种群、第一子代种群和第二子代种群合并为新的种群布局方案。通过遗传迭代优化,不断演化种群,选择适应度高的个体作为父代,并进行交叉和变异操作,逐渐改进布局方案。经过多轮迭代后,得到具有最优适应度的布局方案作为第一布局方案。
在一具体实施例中,如图4所示,执行步骤S104的过程可以具体包括如下步骤:
S401、对第一布局方案进行电路模拟,并采集第一布局方案对应的多个性能指标数据,生成目标性能指标集合;
S402、对目标性能指标集合进行向量编码转换,得到目标性能指标向量;
S403、将目标性能指标向量输入预置的性能优化分析模型,其中,性能优化分析模型包括:第一门限循环网络、第二门限循环网络以及全连接网络;
S404、通过第一门限循环网络对目标性能指标向量进行隐藏状态运算,得到隐藏状态特征向量;
S405、将隐藏状态特征向量输入第二门限循环网络进行特征提取运算,得到目标状态特征向量;
S406、将目标状态特征向量输入全连接网络进行布局方案性能预测,得到目标预测值;
S407、根据目标预测值,从预置的多个候选性能优化策略中匹配对应的目标性能优化策略。
具体的,对第一布局方案进行电路模拟,使用电路仿真工具对布局方案进行仿真,模拟电路中的信号传输、功耗消耗、时序性能等方面的特征。通过电路仿真,可以获取第一布局方案对应的多个性能指标数据,例如信号传输延迟、功耗消耗量、噪声干扰等。将所得的多个性能指标数据整理成目标性能指标集合。这些指标可以是关于性能的定量度量,例如最大传输延迟、最小功耗、最大吞吐量等。目标性能指标集合可以表示设计目标和约束条件。对目标性能指标集合进行向量编码转换,将每个性能指标映射到一个数字向量中的相应位置。目标性能指标集合就被编码成一个向量,其中每个元素对应一个性能指标。利用预置的性能优化分析模型进行布局方案分析,其中包括第一门限循环网络、第二门限循环网络和全连接网络等模型。这些模型可以对布局方案的性能进行预测和评估。将目标性能指标向量输入第一门限循环网络进行隐藏状态运算。第一门限循环网络可以对目标性能指标向量进行处理,提取潜在的隐藏状态特征。将得到的隐藏状态特征向量输入第二门限循环网络进行特征提取运算。第二门限循环网络可以进一步处理隐藏状态特征,提取更高级别的特征表示,以更全面地描述布局方案的性能特征。最后,将得到的目标状态特征向量输入全连接网络进行布局方案性能预测。全连接网络可以将目标状态特征向量映射到一个输出层,输出一个或多个目标预测值,用于评估布局方案的性能。根据目标预测值,从预置的多个候选性能优化策略中匹配对应的目标性能优化策略。根据预定义的策略集合,根据目标预测值的大小或其他指标进行匹配,选择最适合当前布局方案的性能优化策略。这些策略可以是调整元件位置、修改互连关系、优化功耗分配等方面的操作。例如,假设服务器设计一个高性能处理器芯片,其中布局方案的目标是最小化功耗和最大化时钟频率。通过电路模拟,服务器得到第一布局方案对应的性能指标数据,包括功耗和时钟频率。假设服务器使用了预置的性能优化分析模型,其中第一门限循环网络用于隐藏状态运算,第二门限循环网络用于特征提取,全连接网络用于性能预测。服务器将功耗和时钟频率作为目标性能指标集合,将其转换成一个向量。将该向量输入第一门限循环网络,获得隐藏状态特征向量。将隐藏状态特征向量输入第二门限循环网络,提取更高级别的特征表示。最后,将得到的目标状态特征向量输入全连接网络,得到预测的目标性能值,例如预测的功耗和时钟频率。根据预测的目标性能值,服务器从预置的候选性能优化策略中选择适合的策略。例如,如果预测的功耗较高,服务器采取策略如降低供电电压、优化电源分配等来降低功耗。如果预测的时钟频率较低,服务器考虑调整布局中的元件位置,优化时钟网络等策略来提高时钟频率。
在一具体实施例中,执行步骤S105的过程可以具体包括如下步骤:
(1)根据目标性能优化策略对第一布局方案进行性能参数优化,得到第二布局方案;
(2)获取预置的第二约束条件,其中,第二约束条件包括功耗均衡约束以及热耦合约束;
(3)基于功耗均衡约束建立功耗模型,并通过功耗模型计算第二布局方案中各个元件的功耗分布均衡度;
(4)基于热耦合约束建立热模型,并通过热模型计算第二布局方案中各个元件之间的热耦合效应评价指标;
(5)基于功耗分布均衡度以及热耦合效应评价指标,对第二布局方案进行调整,得到目标布局方案。
具体的,根据目标性能优化策略,对第一布局方案进行性能参数优化,以达到性能优化的目标。这可以包括调整元件的位置、优化互连关系、改变功耗分配等操作,以满足性能指标要求。通过应用启发式算法、优化算法或其他优化技术,对第一布局方案进行迭代优化,得到第二布局方案。获取预置的第二约束条件,其中包括功耗均衡约束和热耦合约束。功耗均衡约束要求芯片上各个元件的功耗分布相对均衡,避免出现功耗集中或不均衡的情况。热耦合约束要求考虑芯片中元件之间的热耦合效应,避免热点集中和温度不均衡的情况。基于功耗均衡约束,建立功耗模型。该模型可以根据第二布局方案中各个元件的功耗信息,计算元件之间的功耗分布均衡度。通过量化功耗分布均衡度指标,可以评估第二布局方案中的功耗均衡程度。基于热耦合约束,建立热模型。该模型考虑元件之间的热耦合效应,计算元件之间的热耦合强度。通过量化热耦合效应评价指标,可以评估第二布局方案中的热耦合程度。根据功耗分布均衡度和热耦合效应评价指标,对第二布局方案进行调整。可以通过调整元件的位置、优化互连路径、调整功耗分配等方式,以改善布局方案的功耗分布均衡性和热耦合效应。可以得到满足第二约束条件的目标布局方案。例如,假设服务器设计一个高性能处理器芯片,目标是最小化功耗并保持热耦合效应在可接受范围内。在性能参数优化阶段,通过优化算法对第一布局方案进行调整。通过改变元件位置和互连路径,使得芯片性能达到最优。在获取第二约束条件方面,服务器考虑功耗均衡约束和热耦合约束。功耗均衡约束要求芯片上各个元件的功耗分布均衡,以避免功耗集中和热点形成。热耦合约束要求考虑元件之间的热耦合效应,以确保温度分布均匀,并避免温度过高造成性能退化。基于功耗均衡约束,服务器建立了功耗模型,并计算了第二布局方案中各个元件的功耗分布均衡度指标。例如,服务器计算各个功能模块的功耗占比,评估功耗是否均衡分布。基于热耦合约束,服务器建立了热模型,并计算了第二布局方案中元件之间的热耦合效应评价指标。例如,服务器计算元件之间的热导率或温度差,评估热耦合效应的强度。根据功耗分布均衡度和热耦合效应评价指标,服务器对第二布局方案进行调整。例如,服务器通过调整元件的位置,改变互连路径或优化功耗分配,以改善功耗分布均衡度和减少热耦合效应。通过迭代优化过程,服务器得到了满足第二约束条件的目标布局方案。
在一具体实施例中,执行步骤S106的过程可以具体包括如下步骤:
(1)对目标布局方案进行布局信息解析,得到目标芯片的元件位置信息和目标互连关系;
(2)基于元件位置信息确定每个元件在目标芯片上的位置坐标,并根据目标互连关系确定元件之间的连接路径、信号线的路径和长度;
(3)基于位置坐标以及元件之间的连接路径、信号线的路径和长度,生成目标布局文件。
具体的,对目标布局方案进行布局信息解析,以提取所需的元件位置信息和目标互连关系。这可以通过解析布局文件或布局数据结构来实现。布局文件通常包含有关元件的位置、互连关系以及其他相关信息。基于元件位置信息,确定每个元件在目标芯片上的位置坐标。通过布局文件中的位置信息或者元件的相对位置关系来计算。位置坐标可以使用二维或三维坐标系表示,以确定元件在芯片上的具体位置。根据目标互连关系,确定元件之间的连接路径、信号线的路径和长度。互连关系描述了元件之间的连接关系,包括信号线的连接路径、引脚的连接关系等。根据布局文件中的互连信息,可以确定信号线的路径和长度,以及连接到每个元件的引脚信息。基于位置坐标以及元件之间的连接路径、信号线的路径和长度,生成目标布局文件。这可以是一个新的布局文件或更新后的布局数据结构。目标布局文件包含了元件的位置信息、互连关系、信号线路径以及其他相关信息,以便于后续的布局布线和物理设计过程。例如,假设服务器有一个目标布局方案,其中包含多个元件和它们之间的互连关系。通过对布局方案进行解析,服务器提取元件的位置信息和互连关系。假设服务器有一个布局文件,其中包含了以下信息:元件A位于位置(10,20);元件B位于位置(30,40);元件C位于位置(50,60);元件A的引脚P1连接到元件B的引脚P2;元件B的引脚P3连接到元件C的引脚P4。基于元件位置信息,服务器确定每个元件在目标芯片上的位置坐标。例如,元件A的位置坐标为(10,20),元件B的位置坐标为(30,40),以此类推。根据互连关系,服务器确定元件之间的连接路径和信号线路径。例如,根据布局文件中的连接信息,服务器确定元件A的引脚P1与元件B的引脚P2之间的连接路径和长度。同样地,服务器确定元件B的引脚P3与元件C的引脚P4之间的连接路径和长度。最后,基于位置坐标和连接路径,服务器生成目标布局文件。该文件包含了元件的位置信息和互连关系,以便后续的布局布线和物理设计阶段使用。
上面对本发明实施例中集成电路的布局生成方法进行了描述,下面对本发明实施例中集成电路的布局生成装置进行描述,请参阅图5,本发明实施例中集成电路的布局生成装置一个实施例包括:
创建模块501,用于接收目标输入参数集合,并根据所述目标输入参数集合创建多个目标函数以及第一约束条件;
初始化模块502,用于基于所述第一约束条件,对目标芯片进行元件初始化布局,得到初始化元件布局信息;
迭代模块503,用于对所述初始化元件布局信息进行初始化种群分析,生成多个初始布局方案,并通过所述多个目标函数对所述多个初始布局方案进行遗传迭代优化,得到第一布局方案;
分析模块504,用于对所述第一布局方案进行性能指标分析,得到目标性能指标集合,并将所述目标性能指标集合输入预置的性能优化分析模型进行布局方案分析,得到目标性能优化策略;
处理模块505,用于根据所述目标性能优化策略对所述第一布局方案进行性能参数优化,得到第二布局方案,并通过预置的第二约束条件对所述第二布局方案进行功耗均衡处理,得到目标布局方案;
生成模块506,用于根据所述目标布局方案确定所述目标芯片的元件位置信息和目标互连关系,并根据所述元件位置信息以及所述互联关系信息生成目标布局文件。
通过上述各个组成部分的协同合作,创建多个目标函数以及第一约束条件;进行元件初始化布局,得到初始化元件布局信息;进行初始化种群分析,生成多个初始布局方案,并通过多个目标函数进行遗传迭代优化,得到第一布局方案;对第一布局方案进行性能指标分析,得到目标性能指标集合,并将目标性能指标集合输入性能优化分析模型进行布局方案分析,得到目标性能优化策略;进行性能参数优化,得到第二布局方案并进行功耗均衡处理,得到目标布局方案;根据目标布局方案生成目标布局文件,本发明通过创建多个目标函数,并根据目标输入参数集合进行综合优化,能够在考虑多个性能指标的同时寻求最优解,通过约束处理,可以确保布局方案满足设计要求,并提高电路的可靠性和可制造性。通过元件初始化布局和遗传迭代优化,能够生成多个初始布局方案并逐步改进,以得到最优或次优的布局解,并且引入了性能优化分析模型,通过对目标性能指标集合的分析,得到目标性能优化策略,根据最终的目标布局方案,生成目标布局文件,实现了自动化的集成电路布局,并且提高了集成电路布局生成的准确率。
上面图5从模块化功能实体的角度对本发明实施例中的集成电路的布局生成装置进行详细描述,下面从硬件处理的角度对本发明实施例中集成电路的布局生成设备进行详细描述。
图6是本发明实施例提供的一种集成电路的布局生成设备的结构示意图,该集成电路的布局生成设备600可因配置或性能不同而产生比较大的差异,可以包括一个或一个以上处理器(central processing units,CPU)610(例如,一个或一个以上处理器)和存储器620,一个或一个以上存储应用程序633或数据632的存储介质630(例如一个或一个以上海量存储设备)。其中,存储器620和存储介质630可以是短暂存储或持久存储。存储在存储介质630的程序可以包括一个或一个以上模块(图示没标出),每个模块可以包括对集成电路的布局生成设备600中的一系列指令操作。更进一步地,处理器610可以设置为与存储介质630通信,在集成电路的布局生成设备600上执行存储介质630中的一系列指令操作。
集成电路的布局生成设备600还可以包括一个或一个以上电源640,一个或一个以上有线或无线网络接口650,一个或一个以上输入输出接口660,和/或,一个或一个以上操作系统631,例如Windows Serve,Mac OS X,Unix,Linux,FreeBSD等等。本领域技术人员可以理解,图6示出的集成电路的布局生成设备结构并不构成对集成电路的布局生成设备的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。
本发明还提供一种集成电路的布局生成设备,所述集成电路的布局生成设备包括存储器和处理器,存储器中存储有计算机可读指令,计算机可读指令被处理器执行时,使得处理器执行上述各实施例中的所述集成电路的布局生成方法的步骤。
本发明还提供一种计算机可读存储介质,该计算机可读存储介质可以为非易失性计算机可读存储介质,该计算机可读存储介质也可以为易失性计算机可读存储介质,所述计算机可读存储介质中存储有指令,当所述指令在计算机上运行时,使得计算机执行所述集成电路的布局生成方法的步骤。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统,装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(read-only memory,ROM)、随机存取存储器(random acceS memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种集成电路的布局生成方法,其特征在于,所述集成电路的布局生成方法包括:
接收目标输入参数集合,并根据所述目标输入参数集合创建多个目标函数以及第一约束条件;
基于所述第一约束条件,对目标芯片进行元件初始化布局,得到初始化元件布局信息;
对所述初始化元件布局信息进行初始化种群分析,生成多个初始布局方案,并通过所述多个目标函数对所述多个初始布局方案进行遗传迭代优化,得到第一布局方案;
对所述第一布局方案进行性能指标分析,得到目标性能指标集合,并将所述目标性能指标集合输入预置的性能优化分析模型进行布局方案分析,得到目标性能优化策略;
根据所述目标性能优化策略对所述第一布局方案进行性能参数优化,得到第二布局方案,并通过预置的第二约束条件对所述第二布局方案进行功耗均衡处理,得到目标布局方案;
根据所述目标布局方案确定所述目标芯片的元件位置信息和目标互连关系,并根据所述元件位置信息以及所述目标互连关系生成目标布局文件。
2.根据权利要求1所述的集成电路的布局生成方法,其特征在于,所述接收目标输入参数集合,并根据所述目标输入参数集合创建多个目标函数以及第一约束条件,包括:
接收目标输入参数集合,其中,所述目标输入参数集合包括:电路规模参数、性能指标参数以及制造工艺参数;
根据所述性能指标参数和所述制造工艺参数,定义多个目标函数,其中,所述多个目标函数包括:互连长度、布线容量以及功耗;
根据所述电路规模参数和所述制造工艺参数,创建第一约束条件,其中,所述第一约束条件包括:元件之间的最小距离大于第一预设值并且芯片总面积小于第二预设值。
3.根据权利要求2所述的集成电路的布局生成方法,其特征在于,所述基于所述第一约束条件,对目标芯片进行元件初始化布局,得到初始化元件布局信息,包括:
根据所述电路规模参数和所述第一约束条件,确定目标芯片的芯片尺寸数据;
根据所述电路规模参数以及所述芯片尺寸数据,并采用随机初始化算法将多个元件放置于所述目标芯片的不同位置,得到所述多个元件的位置信息,同时,根据所述第一约束条件确定所述多个元件之间的最小距离数据;
根据所述位置信息和所述最小距离数据,对所述多个元件进行互连关系初始化,确定所述多个元件之间的初始连接关系;
对所述多个元件进行碰撞检测,得到碰撞检测结果,并根据所述碰撞检测结果对所述初始连接关系进行布局调整,得到初始化元件布局信息。
4.根据权利要求1所述的集成电路的布局生成方法,其特征在于,所述对所述初始化元件布局信息进行初始化种群分析,生成多个初始布局方案,并通过所述多个目标函数对所述多个初始布局方案进行遗传迭代优化,得到第一布局方案,包括:
基于所述初始化元件布局信息进行初始化种群分析,生成多个初始布局方案;
通过预置的适应度计算函数,并根据所述多个目标函数计算所述多个初始布局方案的适应度,得到每个初始布局方案的目标适应度;其中,所述适应度计算函数为:S=w1*m1+w2*m2+w3*m3;S表示目标适应度,m1表示互连长度,m2表示布线容量,m3表示功耗,w1、w2和w3为权重,用于表示不同目标函数的重要程度;
对所述目标适应度和预设目标阈值进行比较,并将目标适应度大于目标阈值的初始布局方案作为父代,生成父代种群布局方案;
对所述父代种群布局方案进行交叉操作,生成第一子代种群布局方案,并对所述第一子代种群布局方案进行变异操作,生成第二子代种群布局方案;
将所述父代种群布局方案、所述第一子代种群布局方案以及所述第二子代种群布局方案作为新的种群布局方案;
对所述新的种群布局方案进行遗传迭代优化,得到布局方案的最优解,并将所述布局方案的最优解作为第一布局方案。
5.根据权利要求1所述的集成电路的布局生成方法,其特征在于,所述对所述第一布局方案进行性能指标分析,得到目标性能指标集合,并将所述目标性能指标集合输入预置的性能优化分析模型进行布局方案分析,得到目标性能优化策略,包括:
对所述第一布局方案进行电路模拟,并采集所述第一布局方案对应的多个性能指标数据,生成目标性能指标集合;
对所述目标性能指标集合进行向量编码转换,得到目标性能指标向量;
将所述目标性能指标向量输入预置的性能优化分析模型,其中,所述性能优化分析模型包括:第一门限循环网络、第二门限循环网络以及全连接网络;
通过所述第一门限循环网络对所述目标性能指标向量进行隐藏状态运算,得到隐藏状态特征向量;
将所述隐藏状态特征向量输入所述第二门限循环网络进行特征提取运算,得到目标状态特征向量;
将所述目标状态特征向量输入所述全连接网络进行布局方案性能预测,得到目标预测值;
根据所述目标预测值,从预置的多个候选性能优化策略中匹配对应的目标性能优化策略。
6.根据权利要求1所述的集成电路的布局生成方法,其特征在于,所述根据所述目标性能优化策略对所述第一布局方案进行性能参数优化,得到第二布局方案,并通过预置的第二约束条件对所述第二布局方案进行功耗均衡处理,得到目标布局方案,包括:
根据所述目标性能优化策略对所述第一布局方案进行性能参数优化,得到第二布局方案;
获取预置的第二约束条件,其中,所述第二约束条件包括功耗均衡约束以及热耦合约束;
基于所述功耗均衡约束建立功耗模型,并通过所述功耗模型计算所述第二布局方案中各个元件的功耗分布均衡度;
基于所述热耦合约束建立热模型,并通过所述热模型计算所述第二布局方案中各个元件之间的热耦合效应评价指标;
基于所述功耗分布均衡度以及所述热耦合效应评价指标,对所述第二布局方案进行调整,得到目标布局方案。
7.根据权利要求1所述的集成电路的布局生成方法,其特征在于,所述根据所述目标布局方案确定所述目标芯片的元件位置信息和目标互连关系,并根据所述元件位置信息以及所述目标互连关系生成目标布局文件,包括:
对所述目标布局方案进行布局信息解析,得到所述目标芯片的元件位置信息和目标互连关系;
基于所述元件位置信息确定每个元件在所述目标芯片上的位置坐标,并根据所述目标互连关系确定元件之间的连接路径、信号线的路径和长度;
基于所述位置坐标以及所述元件之间的连接路径、信号线的路径和长度,生成目标布局文件。
8.一种集成电路的布局生成装置,其特征在于,所述集成电路的布局生成装置包括:
创建模块,用于接收目标输入参数集合,并根据所述目标输入参数集合创建多个目标函数以及第一约束条件;
初始化模块,用于基于所述第一约束条件,对目标芯片进行元件初始化布局,得到初始化元件布局信息;
迭代模块,用于对所述初始化元件布局信息进行初始化种群分析,生成多个初始布局方案,并通过所述多个目标函数对所述多个初始布局方案进行遗传迭代优化,得到第一布局方案;
分析模块,用于对所述第一布局方案进行性能指标分析,得到目标性能指标集合,并将所述目标性能指标集合输入预置的性能优化分析模型进行布局方案分析,得到目标性能优化策略;
处理模块,用于根据所述目标性能优化策略对所述第一布局方案进行性能参数优化,得到第二布局方案,并通过预置的第二约束条件对所述第二布局方案进行功耗均衡处理,得到目标布局方案;
生成模块,用于根据所述目标布局方案确定所述目标芯片的元件位置信息和目标互连关系,并根据所述元件位置信息以及所述目标互连关系生成目标布局文件。
9.一种集成电路的布局生成设备,其特征在于,所述集成电路的布局生成设备包括:存储器和至少一个处理器,所述存储器中存储有指令;
所述至少一个处理器调用所述存储器中的所述指令,以使得所述集成电路的布局生成设备执行如权利要求1-7中任一项所述的集成电路的布局生成方法。
10.一种计算机可读存储介质,所述计算机可读存储介质上存储有指令,其特征在于,所述指令被处理器执行时实现如权利要求1-7中任一项所述的集成电路的布局生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310888972.8A CN116629189B (zh) | 2023-07-19 | 2023-07-19 | 一种集成电路的布局生成方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310888972.8A CN116629189B (zh) | 2023-07-19 | 2023-07-19 | 一种集成电路的布局生成方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116629189A true CN116629189A (zh) | 2023-08-22 |
CN116629189B CN116629189B (zh) | 2024-01-26 |
Family
ID=87610218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310888972.8A Active CN116629189B (zh) | 2023-07-19 | 2023-07-19 | 一种集成电路的布局生成方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116629189B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117077605A (zh) * | 2023-10-17 | 2023-11-17 | 深圳市深鸿盛电子有限公司 | 基于系统封装的工艺设计方法、装置、设备及存储介质 |
CN117077610A (zh) * | 2023-10-13 | 2023-11-17 | 青岛展诚科技有限公司 | 用于集成电路的螺旋电感自动生成方法 |
CN117272913A (zh) * | 2023-10-10 | 2023-12-22 | 深圳市弘楚科技有限公司 | 集成电路版图设计系统及方法 |
CN117933181A (zh) * | 2024-01-29 | 2024-04-26 | 嘉兴鼎镓半导体有限公司 | 一种半导体集成电路的节能方法及系统 |
CN118070750A (zh) * | 2024-04-24 | 2024-05-24 | 中南民族大学 | 一种多芯片电路板散热布局优化方法、装置及介质 |
CN118350338A (zh) * | 2024-04-19 | 2024-07-16 | 深圳市瑞凯鸿辰科技有限公司 | 优化空间利用率芯片设计方法及其芯片 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109635328A (zh) * | 2017-11-08 | 2019-04-16 | 成都华微电子科技有限公司 | 集成电路布局方法以及分布式设计方法 |
CN113111622A (zh) * | 2021-04-29 | 2021-07-13 | 上海阵量智能科技有限公司 | 一种电路布图生成方法、装置、计算机设备及存储介质 |
CN113261003A (zh) * | 2018-12-04 | 2021-08-13 | 谷歌有限责任公司 | 使用神经网络生成集成电路平面图 |
CN115017860A (zh) * | 2022-06-21 | 2022-09-06 | 正心元科技(杭州)有限公司 | 布局布线同步的增量布局优化方法、装置及计算机设备 |
CN115544947A (zh) * | 2022-11-02 | 2022-12-30 | 西安电子科技大学广州研究院 | 基于遗传算法的大规模集成电路布局优化方法 |
CN115758981A (zh) * | 2022-11-29 | 2023-03-07 | 东南大学 | 一种基于强化学习和遗传算法的布图规划方法 |
CN116402002A (zh) * | 2023-04-12 | 2023-07-07 | 暨南大学 | 一种用于芯片布局问题的多目标分层强化学习方法 |
-
2023
- 2023-07-19 CN CN202310888972.8A patent/CN116629189B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109635328A (zh) * | 2017-11-08 | 2019-04-16 | 成都华微电子科技有限公司 | 集成电路布局方法以及分布式设计方法 |
CN113261003A (zh) * | 2018-12-04 | 2021-08-13 | 谷歌有限责任公司 | 使用神经网络生成集成电路平面图 |
CN113111622A (zh) * | 2021-04-29 | 2021-07-13 | 上海阵量智能科技有限公司 | 一种电路布图生成方法、装置、计算机设备及存储介质 |
CN115017860A (zh) * | 2022-06-21 | 2022-09-06 | 正心元科技(杭州)有限公司 | 布局布线同步的增量布局优化方法、装置及计算机设备 |
CN115544947A (zh) * | 2022-11-02 | 2022-12-30 | 西安电子科技大学广州研究院 | 基于遗传算法的大规模集成电路布局优化方法 |
CN115758981A (zh) * | 2022-11-29 | 2023-03-07 | 东南大学 | 一种基于强化学习和遗传算法的布图规划方法 |
CN116402002A (zh) * | 2023-04-12 | 2023-07-07 | 暨南大学 | 一种用于芯片布局问题的多目标分层强化学习方法 |
Non-Patent Citations (1)
Title |
---|
LIHONG ZHANG 等: "A hybrid evolutionary analogue module placement algorithm for integrated circuit layout designss", INTERNATIONAL JOURNAL OF CIRCUIT THEORY AND APPLICATIONS, pages 487 - 501 * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117272913A (zh) * | 2023-10-10 | 2023-12-22 | 深圳市弘楚科技有限公司 | 集成电路版图设计系统及方法 |
CN117272913B (zh) * | 2023-10-10 | 2024-05-10 | 深圳市弘楚科技有限公司 | 集成电路版图设计系统及方法 |
CN117077610A (zh) * | 2023-10-13 | 2023-11-17 | 青岛展诚科技有限公司 | 用于集成电路的螺旋电感自动生成方法 |
CN117077610B (zh) * | 2023-10-13 | 2024-01-23 | 青岛展诚科技有限公司 | 用于集成电路的螺旋电感自动生成方法 |
CN117077605A (zh) * | 2023-10-17 | 2023-11-17 | 深圳市深鸿盛电子有限公司 | 基于系统封装的工艺设计方法、装置、设备及存储介质 |
CN117077605B (zh) * | 2023-10-17 | 2024-01-26 | 深圳市深鸿盛电子有限公司 | 基于系统封装的工艺设计方法、装置、设备及存储介质 |
CN117933181A (zh) * | 2024-01-29 | 2024-04-26 | 嘉兴鼎镓半导体有限公司 | 一种半导体集成电路的节能方法及系统 |
CN117933181B (zh) * | 2024-01-29 | 2024-07-23 | 嘉兴鼎镓半导体有限公司 | 一种半导体集成电路的节能方法及系统 |
CN118350338A (zh) * | 2024-04-19 | 2024-07-16 | 深圳市瑞凯鸿辰科技有限公司 | 优化空间利用率芯片设计方法及其芯片 |
CN118070750A (zh) * | 2024-04-24 | 2024-05-24 | 中南民族大学 | 一种多芯片电路板散热布局优化方法、装置及介质 |
Also Published As
Publication number | Publication date |
---|---|
CN116629189B (zh) | 2024-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN116629189B (zh) | 一种集成电路的布局生成方法及装置 | |
CN112181867B (zh) | 基于多目标遗传算法的片上网络内存控制器布局方法 | |
Erbas et al. | Multiobjective optimization and evolutionary algorithms for the application mapping problem in multiprocessor system-on-chip design | |
CN107493578A (zh) | 无线网络部署方法和装置 | |
CN101799838B (zh) | 用于寻找片上网络的任务与节点间映射方案的方法 | |
CA2436352A1 (en) | Process and system for developing a predictive model | |
CN109815541B (zh) | 轨道交通车辆产品零部件模块划分方法、装置与电子设备 | |
Da Ronco et al. | A simplex crossover based evolutionary algorithm including the genetic diversity as objective | |
JP4458412B2 (ja) | パラメータ調整装置 | |
CN112784362A (zh) | 一种用于无人机辅助边缘计算的混合优化方法及系统 | |
CN115496030B (zh) | 可处理电学和几何约束的模拟电路布线自动化方法及系统 | |
Hierons et al. | Many-objective test suite generation for software product lines | |
CN114491881A (zh) | 一种功率模块的衬底设计方法、装置和终端设备 | |
CN113591299A (zh) | 判定不同类型微通道散热器综合性能优劣的方法和系统 | |
CN112566147B (zh) | 经纬度校验方法、装置、存储介质及计算机设备 | |
CN116955959A (zh) | 一种基于多目标演化算法的时间序列预测集成方法 | |
JP7137074B2 (ja) | 最適化計算方法、最適化計算装置及び最適化計算プログラム | |
Lu et al. | Placement optimization via ppa-directed graph clustering | |
KR101806628B1 (ko) | 통합 회귀 분석 네트워크 구축 방법 및 이에 의한 통합 분석 시스템 | |
CN115293056B (zh) | 一种面向Modelica模型的多目标优化方法 | |
KR101462349B1 (ko) | 생산이력 히스토리 매칭의 최적화 방법 | |
CN113139639A (zh) | 一种基于mombi面向智慧城市应用多目标计算迁移方法和装置 | |
CN117077497A (zh) | 一种3d-ic嵌入式液冷热沉构形演化设计方法及系统 | |
CN115207921A (zh) | 一种光伏接入配电网的位置优化方法及系统 | |
CN114691370A (zh) | 一种基于遗传算法的任务分配方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |