CN117272913A - 集成电路版图设计系统及方法 - Google Patents
集成电路版图设计系统及方法 Download PDFInfo
- Publication number
- CN117272913A CN117272913A CN202311305830.0A CN202311305830A CN117272913A CN 117272913 A CN117272913 A CN 117272913A CN 202311305830 A CN202311305830 A CN 202311305830A CN 117272913 A CN117272913 A CN 117272913A
- Authority
- CN
- China
- Prior art keywords
- circuit
- data
- layout
- singular point
- generate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004458 analytical method Methods 0.000 claims abstract description 163
- 230000001052 transient effect Effects 0.000 claims abstract description 125
- 238000005457 optimization Methods 0.000 claims abstract description 114
- 230000004044 response Effects 0.000 claims abstract description 98
- 238000010586 diagram Methods 0.000 claims abstract description 93
- 238000001514 detection method Methods 0.000 claims abstract description 53
- 238000010276 construction Methods 0.000 claims abstract description 27
- 238000000547 structure data Methods 0.000 claims abstract description 27
- 238000004422 calculation algorithm Methods 0.000 claims description 50
- 238000004364 calculation method Methods 0.000 claims description 25
- 239000000872 buffer Substances 0.000 claims description 19
- 230000008030 elimination Effects 0.000 claims description 12
- 238000003379 elimination reaction Methods 0.000 claims description 12
- 238000012098 association analyses Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 230000006735 deficit Effects 0.000 claims description 6
- 238000011156 evaluation Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000008054 signal transmission Effects 0.000 description 45
- 230000009286 beneficial effect Effects 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 10
- 230000002349 favourable effect Effects 0.000 description 8
- 238000012938 design process Methods 0.000 description 7
- 238000013459 approach Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000012795 verification Methods 0.000 description 6
- 239000000306 component Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000003044 adaptive effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001808 coupling effect Effects 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 238000012942 design verification Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 238000010845 search algorithm Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002922 simulated annealing Methods 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及集成电路技术领域，尤其涉及一种集成电路版图设计系统及方法。该方法包括以下步骤：获取集成电路版图数据；对集成电路版图数据进行布局解析，以生成布局结构图；对布局结构数据进行潜在奇点识别，以生成奇点位置参数；根据奇点位置参数对布局结构图进行奇点布局优化，以生成奇点布局数据；对布局结构图进行性能需求分析，以生成时序性能需求数据；基于时序性能需求数据对奇点布局数据进行自适应拓扑结构构建，以构建电路拓扑结构；基于电路拓扑结构对奇点布局数据进行瞬态信号响应检测，以生成瞬态响应数据；对瞬态响应数据进行振幅分析，以生成瞬态振幅值。本发明实现了高效、准确的集成电路版图设计。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种集成电路版图设计系统及方法。
背景技术
在当今的电子设备领域，集成电路(Integrated Circuit，IC)已成为现代电子产品的核心组成部分。随着电子技术的不断发展，IC的设计变得越来越复杂和精细化。集成电路的设计过程中，版图设计是一个关键的环节，它涉及到将电路设计转化为实际可制造的物理结构。然而，传统的版图设计方法往往面临着设计效率不高、设计精度低，因此，需要一种智能化集成电路版图设计系统及方法。
发明内容
本发明为解决上述技术问题，提出了一种集成电路版图设计系统及方法，以解决至少一个上述技术问题。
为实现上述目的，本发明提供一种集成电路版图设计方法，包括以下步骤：
步骤S1：获取集成电路版图数据；对集成电路版图数据进行布局解析，以生成布局结构图；对布局结构数据进行潜在奇点识别，以生成奇点位置参数；根据奇点位置参数对布局结构图进行奇点布局优化，以生成奇点布局数据；
步骤S2：对布局结构图进行性能需求分析，以生成时序性能需求数据；基于时序性能需求数据对奇点布局数据进行自适应拓扑结构构建，以构建电路拓扑结构；
步骤S3：基于电路拓扑结构对奇点布局数据进行瞬态信号响应检测，以生成瞬态响应数据；对瞬态响应数据进行振幅分析，以生成瞬态振幅值；对瞬态振幅值进行电路性能阀值计算，生成电路性能阀值；
步骤S4：根据电路性能阀值对电路拓扑结构进行布线路径分析，以生成布线路径数据；利用冗余检测算法对布线路径数据进行冗余路径识别，以获取冗余路径；
步骤S5：根据冗余路径对布线路径数据进行冗余路径剔除，以生成无冗余布线路径；利用路径优化算法对无冗余布线路径进行优化合并，以生成优化布线路径；
步骤S6：利用优化布线路径对布局结构图进行电路模块构建，以构建电路模块结构，执行集成电路版图设计作业。
本发明通过获取集成电路版图数据并进行布局解析，可以准确地获得电路的布局结构图，为后续的设计过程提供基础数据，通过潜在奇点识别和奇点布局优化，可以有效定位和解决潜在的奇点问题，提升电路的可靠性和性能，通过对布局结构图进行性能需求分析，可以全面了解电路在时序性能方面的要求，为后续的拓扑结构构建提供指导，基于时序性能需求数据进行自适应拓扑结构构建，可以根据性能需求灵活地调整电路的拓扑结构，使得电路满足性能要求，通过瞬态信号响应检测和振幅分析，可以获得电路在瞬态工作条件下的响应情况，评估电路的稳定性和性能，通过电路性能阀值计算，可以确定电路瞬态振幅的合理范围，为后续的布线路径分析提供准确的性能指标，通过电路性能阀值对电路拓扑结构进行布线路径分析，可以确定电路信号传输的路径，满足性能要求，利用冗余检测算法对布线路径数据进行分析，可以识别出冗余路径，减少布线中的冗余信号传输，提高电路的效率和可靠性，通过剔除冗余路径，可以简化布线结构，减少信号传输的复杂性，提高电路的可靠性和性能，利用路径优化算法对无冗余布线路径进行优化合并，可以进一步优化布线结构，减少信号传输的长度和延迟，提高电路的工作效率和性能，通过利用优化布线路径对布局结构图进行电路模块构建，可以将电路分解为更小的模块，简化设计过程，提高设计效率，构建电路模块结构可以使设计过程更加模块化和可维护，方便后续的验证、调试和修改。
优选地，步骤S1包括以下步骤：
步骤S11：获取集成电路版图数据；
步骤S12：对集成电路版图数据进行布局解析，以生成布局结构数据；
步骤S13：对布局结构数据进行电路层次分析，以生成电路层次数据；
步骤S14：基于电路层次数据对布局结构数据进行结构图构建，以生成布局结构图；
步骤S15：利用度中心性分析法对布局结构图进行潜在奇点识别，以生成奇点位置参数；
步骤S16：通过奇点位置参数利用奇点影响减损参数计算公式对布局结构图进行奇点影响值评估，以生成奇点影响减损值；
步骤S17：根据奇点影响减损值对布局结构图进行奇点布局优化，以生成奇点布局数据。
本发明通过获取集成电路版图数据，可以获得电路设计的基础数据，包括电路元件、连接关系等，为后续的设计分析和优化提供了必要的信息，通过布局解析，可以将集成电路版图数据转化为布局结构数据，揭示电路中各元件的相对位置和布局关系，为后续的分析和优化提供基础，通过电路层次分析，可以将布局结构数据按照不同层次进行划分和组织，形成电路层次数据。这有助于理清电路结构的层次关系，提高设计的可读性和可维护性，通过结构图构建，可以将布局结构数据可视化为布局结构图，直观展示电路的结构和组织方式。这有助于设计师更好地理解电路的整体架构，为后续的分析和优化提供便利，度中心性分析法可以帮助识别布局结构图中的潜在奇点，即与其他元件连接较多的关键元件。通过识别奇点，可以准确定位电路中的关键部分，为后续的优化和布局提供指导，通过奇点影响值评估，可以量化奇点对电路性能的影响程度。通过计算奇点的影响减损值，可以确定在布局优化中需要重点关注和处理的奇点，以提高电路的性能和可靠性，通过奇点布局优化，可以调整布局结构图中奇点的位置和相互关系，减少奇点对电路性能的负面影响，提高电路的性能和可靠性。奇点布局数据为后续的设计和验证提供了改进的基础。
优选地，步骤S16中的奇点影响减损参数计算公式具体为：
其中，f为电路工作振动频率，i为第i个奇点，N为奇点的总数，Vi为第i个奇点的工作电压，Ii第i个奇点的工作电流，fref为电路工作参考频率，Ri为第i个奇点的电阻，Ci第i个奇点的电流，Li第i个奇点的电感，fmax为电路工作最大的频率，fmin为电路工作最小的频率。
本发明通过计算奇点的电压和电流的平方和，可以综合考虑奇点对电路性能的影响，并将其作为衡量电路质量的指标之一，通过求导数计算了奇点影响减损参数对频率的变化率，可以反映奇点对不同频率下电路性能的敏感程度，通过计算奇点的电阻、电容和电感等参数，以及频率范围的对数差值，反映了奇点的频率响应范围以及电路在不同频率下的稳定性和减损能力，计算奇点影响减损参数对频率的导数，该部分反映了奇点对不同频率下电路性能的敏感程度。频率趋近于零时，可以观察到奇点对电路性能的最敏感变化情况，当频率趋近于零时，奇点影响减损参数的变化可以揭示电路在低频范围内的性能表现，当频率接近零时，可以看作是电路工作的初始状态。通过计算奇点影响减损参数在初始频率下的变化率，可以提供有关电路初始条件下的性能特征和动态响应的信息，公式综合考虑了奇点的电压、电流、频率响应以及电路的稳定性和减损能力，从而计算出奇点影响减损参数Ploss，为评估和优化电路的性能提供了量化的指标。
优选地，步骤S2包括以下步骤：
步骤S21：对布局结构图进行最小面积约束分析，以生成最小面积约束；
步骤S22：通过最小面积约束对布局结构图进行电路功耗计算，以生成电路功耗参数；
步骤S23：对电路功耗参数进行时序性能需求分析，以生成时序性能需求数据；
步骤S24：基于时序性能需求数据对奇点布局数据进行自适应拓扑结构构建，以构建电路拓扑结构。
本发明通过最小面积约束分析可以确定布局结构图的最小可行面积，即在满足电路功能需求的前提下，尽可能减小电路所占用的面积。通过确定最小面积约束，可以有效地优化电路的布局，减少资源消耗和成本，通过电路功耗计算，可以对布局结构图中各元件的功耗进行估算和评估。这有助于了解电路的能耗情况，为后续的功耗优化和能效改进提供依据，通过时序性能需求分析，可以确定电路在时序性能方面的要求，如时钟频率、延迟等。这有助于确定电路在时序上的约束和目标，为后续的时序优化和设计验证提供指导，自适应拓扑结构构建可以根据时序性能需求数据，对奇点布局数据进行调整和优化，以满足时序性能的要求。通过构建适应性的电路拓扑结构，可以提高电路的时序性能，减少时延和时序冲突，从而提高电路的可靠性和性能。
优选地，步骤S3包括以下步骤：
步骤S31：基于电路拓扑结构对奇点布局数据进行瞬态信号响应检测，以生成瞬态响应数据；
步骤S32：对瞬态响应数据进行延迟响应分析，以生成延迟参数；
步骤S33：通过延迟参数对瞬态响应数据进行频域分析，以生成瞬态频域数据；
步骤S34：对瞬态频域数据进行振幅分析，以生成瞬态振幅值；
步骤S35：利用电路性能阀值计算公式对瞬态振幅值进行电路性能阀值计算，生成电路性能阀值。
本发明通过瞬态信号响应检测，可以模拟电路在瞬态条件下的响应情况，包括电压和电流等信号的变化。这有助于了解电路在瞬态工作情况下的动态特性，为后续的时序优化和信号完整性分析提供依据，延迟响应分析可以测量电路中信号传输的延迟情况，即信号从输入到输出所经历的时间。通过生成延迟参数，可以评估电路在时序上的性能表现，为时序优化和时钟频率设计提供指导，频域分析可将瞬态响应数据转换到频域，以了解电路中各频率成分的特性。通过生成瞬态频域数据，可以评估电路的频率响应特性，包括频率增益、相位延迟等，为频率响应优化和滤波设计提供基础，振幅分析可以测量瞬态频域数据中各频率成分的振幅大小，即信号的强度或幅度。通过生成瞬态振幅值，可以了解电路中不同频率的信号强度分布情况，为信号完整性分析和幅度优化提供参考，电路性能阀值计算可根据电路的特定性能指标和要求，利用计算公式对瞬态振幅值进行评估。通过生成电路性能阀值，可以确定电路在特定性能指标下的可接受范围，为性能验证和优化提供依据。
优选地，步骤S35中的电路性能阀值计算公式具体为：
其中，F为电路性能阀值，k为玻尔兹曼常数，T为瞬态响应延迟时间，q为电路电荷量，Iin为电路输入电流，R为电流电阻，Iout为电路输出电流，β为瞬态振幅值，C为电路材料性能参数，Vout为输出电压，Vin为输入电压，L为电路路径长度，ID为电路的标定电流，W为电路电荷迁移率，μ为性能阀值调整因子。
本发明通过计算了瞬态响应延迟时间与玻尔兹曼常数和电荷量的乘积，考虑了输入电流与输出电流之间的比值的自然对数。这个比值可以衡量电路的增益或阻尼比，因此可以用来评估电路的响应速度和动态性能，通过/>瞬态振幅值与电路材料性能参数的平方根。这个部分反映了电路在响应瞬态变化时的振幅特性。通过乘以/>它考虑了输出电压与输入电压之差相对于电路路径长度的比值。这个比值可以用来评估电路的动态范围和信号处理能力，即电路对输入信号的响应幅度，反映了输出电压与输入电压之差相对于电路路径长度的比值。这个比值可以用来评估电路的信号传输能力。当比值较大时，电路能够更有效地将输入信号传递到输出端，具有更好的信号传输质量。通过/>计算电路的标定电流与电荷迁移率、材料性能参数的乘积。这个部分反映了电路的电流特性和电荷传输能力。通过这个比值，可以评估电路的电流放大能力和电流传输效率。可以用来衡量电路的电流传输能力。当比值较大时，电路能够更有效地传输电流信号，具有更好的电流传输质量。
优选地，步骤S4包括以下步骤：
步骤S41：根据电路性能阀值对电路拓扑结构进行电路容量检测，以生成电路容量数据；
步骤S42：通过电路容量数据对奇点布局数据进行电磁干扰分析，以生成奇点间电磁干扰值；
步骤S43：基于奇点间电磁干扰值对电路拓扑结构进行布线路径分析，以生成布线路径数据；
步骤S44：利用冗余检测算法对布线路径数据进行冗余路径识别，以获取冗余路径。
本发明通过电路容量检测可以评估电路拓扑结构在电流传输方面的容量和能力。通过根据电路性能阀值进行检测，可以确定电路中各节点和线路的容量情况，包括电流承载能力和功耗等。这有助于了解电路的电流特性和容量限制，为电路的设计和优化提供指导，电磁干扰分析可以评估电路中不同奇点之间的电磁干扰情况。通过使用电路容量数据作为输入，可以分析奇点布局数据中的电流流动情况和电磁耦合效应。生成奇点间的电磁干扰值有助于了解电路中潜在的信号干扰问题，为电磁兼容性设计和减少互相干扰提供参考，布线路径分析可以确定电路拓扑结构中各元件之间的信号传输路径。通过利用奇点间的电磁干扰值，可以优化电路的布线路径，减少互相干扰和信号完整性问题。生成布线路径数据有助于确定信号的传输路径，为布线优化和信号完整性分析提供依据，冗余路径识别可以检测电路布线路径中存在的冗余和不必要的路径。通过利用布线路径数据和冗余检测算法，可以识别出重复、冗余和无效的路径，从而优化电路的布线结构。获得冗余路径信息有助于简化电路布线、减少资源占用和提高布线效率。
优选地，步骤S44包括以下步骤：
步骤S441：利用冗余检测算法对布线路径数据进行环路检测，以生成拓扑环路分析数据；
步骤S442：对拓扑环路分析数据进行重复路径检测，以获取重复路径；
步骤S443：基于重复路径对拓扑环路分析数据进行信号冗余路径分析，以生成信号冗余路径数据；
步骤S444：对拓扑环路分析数据进行延时冗余路径分析，以生成延时冗余路径数据；
步骤S445：通过信号冗余路径及延时冗余路径数据对对布线路径数据进行冗余路径识别，以获取冗余路径。
本发明通过环路检测可以识别电路布线路径中存在的环路结构，即信号在路径中形成闭合回路的情况。通过利用冗余检测算法，可以分析布线路径数据，检测并标识出存在的拓扑环路。生成拓扑环路分析数据有助于了解电路中可能存在的环路问题，为后续的冗余路径分析提供基础，重复路径检测可以识别拓扑环路分析数据中存在的重复路径，即多个路径之间存在相同的信号传输。通过分析拓扑环路分析数据，可以检测和识别出重复的信号路径。获取重复路径信息有助于优化电路布线，减少冗余和资源占用，提高电路的效率和可靠性，信号冗余路径分析可以评估拓扑环路分析数据中存在的信号冗余情况，即多个路径传输相同信号的重复性。通过分析重复路径和拓扑环路分析数据，可以识别出存在信号冗余的路径。生成信号冗余路径数据有助于优化电路布线，减少冗余信号传输，提高电路性能和资源利用率，延时冗余路径分析可以评估拓扑环路分析数据中存在的延时冗余情况，即多个路径之间存在相似的信号传输延时。通过分析拓扑环路分析数据，可以识别出延时冗余的路径。生成延时冗余路径数据有助于优化电路布线，减少冗余延时，提高电路的时序性能和响应速度，冗余路径识别可以检测电路布线路径中存在的冗余和不必要的路径。通过利用信号冗余路径数据和延时冗余路径数据，可以识别出重复、冗余和无效的路径。获取冗余路径信息有助于简化电路布线、减少资源占用和提高布线效率，同时提高电路的可靠性和性能。
优选地，步骤S5包括以下步骤：
步骤S51：根据冗余路径对布线路径数据进行冗余路径剔除，以生成无冗余布线路径；
步骤S52：根据预设的电路安全电磁干扰值对奇点间电磁干扰值进行对比，当预设的电路安全电磁干扰值大于或等于奇点间电磁干扰值时，则生成奇点间距系数；
步骤S53：当预设的电路安全电磁干扰值小于奇点间电磁干扰值时，则对无冗余布线路径进行奇点间距优化，以生成奇点间距优化系数；
步骤S54：通过奇点间距系数或奇点优化间距系数对奇点布局数据进行奇点关联分析，以生成奇点关联数据；
步骤S55：对奇点关联数据进行奇点最短路径簇合，生成奇点簇；
步骤S56：对奇点簇进行边缘缓冲器放置，以生成边缘缓冲器数据；
步骤S57：基于边缘缓冲器数据利用路径优化算法对无冗余布线路径进行优化合并，以生成优化布线路径。
本发明通过冗余路径剔除可以通过删除布线路径中的冗余路径，简化电路布线结构。通过根据冗余路径数据对布线路径进行剔除，可以减少电路中不必要的路径，降低资源占用和布线复杂性。生成无冗余布线路径有助于提高电路的效率、可靠性和性能，生成奇点间距系数可根据预设的电路安全电磁干扰值与奇点间电磁干扰值之间的比较，确定奇点间距的安全系数。通过对比判断，当预设的电路安全电磁干扰值大于或等于奇点间电磁干扰值时，生成奇点间距系数。奇点间距系数的生成有助于评估电路中奇点之间的电磁干扰情况，并为后续的奇点关联分析提供依据，奇点间距优化系数的生成是基于预设的电路安全电磁干扰值小于奇点间电磁干扰值的情况。在这种情况下，对无冗余布线路径进行奇点间距优化，即调整路径的布线，以降低奇点之间的电磁干扰。生成奇点间距优化系数有助于优化电路布线，减少奇点间的电磁干扰，提高电路的电磁兼容性，奇点关联分析可以根据奇点间距系数或奇点优化间距系数对奇点布局数据进行分析，确定奇点之间的关联性。通过生成奇点关联数据，可以了解奇点之间的连接关系和电磁干扰情况。奇点关联数据有助于优化电路布局，提高电路的可靠性和性能，奇点最短路径簇合可以将奇点关联数据中具有最短路径的奇点进行簇合。通过对奇点关联数据进行最短路径簇合，可以将相互关联且路径最短的奇点归为同一簇。生成奇点簇有助于优化电路布局，简化奇点之间的连接和信号传输，提高电路的效率和可靠性，边缘缓冲器放置可以根据奇点簇的布局情况，确定边缘缓冲器的放置位置。通过放置边缘缓冲器，可以优化奇点簇内部的信号传输，提高信号的稳定性和可靠性。生成边缘缓冲器数据有助于指导实际的布线操作，确保电路的正常运行和性能优化，优化布线路径是通过利用边缘缓冲器数据和路径优化算法对无冗余布线路径进行优化合并。通过路径优化算法，可以对布线路径进行调整和优化，以降低电路的延时、功耗和信号干扰。生成优化布线路径有助于改善电路的性能、可靠性和资源利用率。
在本说明书中，提供一种集成电路版图设计系统，包括：
奇点布局模块，获取集成电路版图数据；对集成电路版图数据进行布局解析，以生成布局结构图；对布局结构数据进行潜在奇点识别，以生成奇点位置参数；根据奇点位置参数对布局结构图进行奇点布局优化，以生成奇点布局数据；
拓扑结构模块，对布局结构图进行性能需求分析，以生成时序性能需求数据；基于时序性能需求数据对奇点布局数据进行自适应拓扑结构构建，以构建电路拓扑结构；
瞬态响应模块，基于电路拓扑结构对奇点布局数据进行瞬态信号响应检测，以生成瞬态响应数据；对瞬态响应数据进行振幅分析，以生成瞬态振幅值；对瞬态振幅值进行电路性能阀值计算，生成电路性能阀值；
冗余路径模块，根据电路性能阀值对电路拓扑结构进行布线路径分析，以生成布线路径数据；利用冗余检测算法对布线路径数据进行冗余路径识别，以获取冗余路径；
路径优化模块，根据冗余路径对布线路径数据进行冗余路径剔除，以生成无冗余布线路径；利用路径优化算法对无冗余布线路径进行优化合并，以生成优化布线路径；
电路结构模块，利用优化布线路径对布局结构图进行电路模块构建，以构建电路模块结构，执行集成电路版图设计作业。
本发明通过获取集成电路版图数据为后续步骤提供了必要的输入信息，用于分析和优化电路布局，对集成电路版图数据进行布局解析，以生成布局结构图：通过对集成电路版图数据进行解析，提取电子元件的布局信息和连接关系，生成布局结构图，布局结构图反映了电子元件在集成电路中的位置和连接关系，为后续步骤提供了电路布局的基础，对布局结构数据进行潜在奇点识别，以生成奇点位置参数：对布局结构图进行分析，识别潜在的奇点(如信号交叉、电磁干扰点等)，并生成奇点位置参数，即确定奇点在布局结构中的位置。潜在奇点识别有助于发现可能存在的电路布局问题，为后续的奇点布局优化提供依据，根据奇点位置参数对布局结构图进行奇点布局优化，以生成奇点布局数据：利用奇点位置参数对布局结构图进行布局调整和优化，使奇点的位置更加合理和优化，生成奇点布局数据，奇点布局优化可以改善电路布局中奇点的位置，减少奇点之间的干扰，提高电路的性能和可靠性，时序性能需求数据反映了电路在时序方面的要求，为后续步骤提供了指导，确保电路在时序上满足设计要求，基于时序性能需求数据对奇点布局数据进行自适应拓扑结构构建，以构建电路拓扑结构：根据时序性能需求数据，对奇点布局数据进行自适应的拓扑结构构建，即确定电路中各个元件的连接关系和拓扑结构，基于电路拓扑结构对奇点布局数据进行瞬态信号响应检测，以生成瞬态响应数据：根据电路的拓扑结构，模拟电路的瞬态响应，获取电路在不同时刻的信号响应数据。瞬态响应数据反映了电路在瞬时状态下的信号响应情况，有助于分析电路的稳定性、噪声干扰等问题，瞬态振幅值的分析可以帮助评估电路的信号强度和稳定性，有助于发现潜在的信号失真或干扰问题，电路性能阀值的计算能够帮助评估电路的性能指标，确保电路在工作过程中能够满足预期的信号质量和稳定性要求，布线路径数据提供了电路中信号传输的路径信息，为后续的冗余路径分析和优化提供了基础，冗余路径的识别有助于发现电路中冗余的信号传输路径，提供优化的空间，减少电路的复杂性和资源占用，无冗余布线路径数据减少了电路中不必要的冗余信号传输路径，提高了电路的效率和可靠性，优化布线路径能够提高电路的信号传输效率和可靠性，减少电路的资源占用和功耗，电路模块结构的构建将布局结构图转化为实际的电路设计，实现了集成电路的功能和性能要求。
附图说明
图1为本发明一种集成电路版图设计系统及方法的步骤流程示意图；
图2为步骤S1的详细实施步骤流程示意图；
图3为步骤S2的详细实施步骤流程示意图；
图4为步骤S3的详细实施步骤流程示意图。
具体实施方式
应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本申请实例提供一种集成电路版图设计系统及方法。所述集成电路版图设计系统及方法的执行主体包括但不限于搭载该系统的：机械设备、数据处理平台、云服务器节点、网络上传设备等可看作本申请的通用计算节点，所述数据处理平台包括但不限于：音频图像管理系统、信息管理系统、云端数据管理系统至少一种。
请参阅图1至图4，本发明提供了方法，所述方法包括以下步骤：
步骤S1：获取集成电路版图数据；对集成电路版图数据进行布局解析，以生成布局结构图；对布局结构数据进行潜在奇点识别，以生成奇点位置参数；根据奇点位置参数对布局结构图进行奇点布局优化，以生成奇点布局数据；
步骤S2：对布局结构图进行性能需求分析，以生成时序性能需求数据；基于时序性能需求数据对奇点布局数据进行自适应拓扑结构构建，以构建电路拓扑结构；
步骤S3：基于电路拓扑结构对奇点布局数据进行瞬态信号响应检测，以生成瞬态响应数据；对瞬态响应数据进行振幅分析，以生成瞬态振幅值；对瞬态振幅值进行电路性能阀值计算，生成电路性能阀值；
步骤S4：根据电路性能阀值对电路拓扑结构进行布线路径分析，以生成布线路径数据；利用冗余检测算法对布线路径数据进行冗余路径识别，以获取冗余路径；
步骤S5：根据冗余路径对布线路径数据进行冗余路径剔除，以生成无冗余布线路径；利用路径优化算法对无冗余布线路径进行优化合并，以生成优化布线路径；
步骤S6：利用优化布线路径对布局结构图进行电路模块构建，以构建电路模块结构，执行集成电路版图设计作业。
本发明通过获取集成电路版图数据并进行布局解析，可以准确地获得电路的布局结构图，为后续的设计过程提供基础数据，通过潜在奇点识别和奇点布局优化，可以有效定位和解决潜在的奇点问题，提升电路的可靠性和性能，通过对布局结构图进行性能需求分析，可以全面了解电路在时序性能方面的要求，为后续的拓扑结构构建提供指导，基于时序性能需求数据进行自适应拓扑结构构建，可以根据性能需求灵活地调整电路的拓扑结构，使得电路满足性能要求，通过瞬态信号响应检测和振幅分析，可以获得电路在瞬态工作条件下的响应情况，评估电路的稳定性和性能，通过电路性能阀值计算，可以确定电路瞬态振幅的合理范围，为后续的布线路径分析提供准确的性能指标，通过电路性能阀值对电路拓扑结构进行布线路径分析，可以确定电路信号传输的路径，满足性能要求，利用冗余检测算法对布线路径数据进行分析，可以识别出冗余路径，减少布线中的冗余信号传输，提高电路的效率和可靠性，通过剔除冗余路径，可以简化布线结构，减少信号传输的复杂性，提高电路的可靠性和性能，利用路径优化算法对无冗余布线路径进行优化合并，可以进一步优化布线结构，减少信号传输的长度和延迟，提高电路的工作效率和性能，通过利用优化布线路径对布局结构图进行电路模块构建，可以将电路分解为更小的模块，简化设计过程，提高设计效率，构建电路模块结构可以使设计过程更加模块化和可维护，方便后续的验证、调试和修改。
本发明实施例中，参考图1所述，为本发明一种集成电路版图设计系统及方法的步骤流程示意图，在本实例中，所述集成电路版图设计方法的步骤包括：
步骤S1：获取集成电路版图数据；对集成电路版图数据进行布局解析，以生成布局结构图；对布局结构数据进行潜在奇点识别，以生成奇点位置参数；根据奇点位置参数对布局结构图进行奇点布局优化，以生成奇点布局数据；
本实施例中，获取集成电路版图数据，使用电子设计自动化(EDA)工具打开目标集成电路的设计文件，获取集成电路版图数据，解析版图数据，识别出电路中的各个元素，如晶体管、电容、连线等，提取每个元素的位置、尺寸和相互之间的关联关系，构建布局结构图，表示电路的物理布局，基于布局结构图，应用规则或算法来识别潜在奇点，可能的奇点包括拓扑冲突、电源噪声敏感区域、电源耦合等，分析元素之间的相互作用和限制条件，确定可能引发问题的位置或结构，根据奇点位置参数，进行奇点布局优化，调整布局中的元素位置和间距，以解决奇点问题，应用布局优化算法，如迭代优化、模拟退火等，以改善电路的性能和可制造性，完成奇点布局优化后，生成奇点布局数据，这些数据包含经过优化的布局结构图，奇点位置和相关的布局参数已经被调整。
步骤S2：对布局结构图进行性能需求分析，以生成时序性能需求数据；基于时序性能需求数据对奇点布局数据进行自适应拓扑结构构建，以构建电路拓扑结构；
本实施例中，分析布局结构图中各个元素的时序性能需求。这包括电路的时钟频率、时序延迟、信号传输路径等，确定电路的关键路径、时序约束和性能目标，基于性能需求分析，生成时序性能需求数据。这些数据描述了各个元素之间的时序关系和性能要求，时序性能需求数据可以包括时钟频率、时序延迟限制、信号到达时间要求等，基于时序性能需求数据，对奇点布局数据进行自适应拓扑结构构建，根据时序性能需求，调整奇点布局数据中元素的位置和连接关系，以满足性能需求，基于自适应拓扑结构构建的结果，生成最终的电路拓扑结构，这包括确定元素之间的物理连接、电路中的信号传输路径以及时钟网络的布局，确保电路拓扑结构满足时序性能需求和设计约束。
步骤S3：基于电路拓扑结构对奇点布局数据进行瞬态信号响应检测，以生成瞬态响应数据；对瞬态响应数据进行振幅分析，以生成瞬态振幅值；对瞬态振幅值进行电路性能阀值计算，生成电路性能阀值；
本实施例中，基于电路拓扑结构和奇点布局数据，模拟电路的瞬态信号响应，使用电路仿真工具，如SPICE，对电路进行时域仿真，考虑输入信号的变化和元件的非线性特性，通过仿真，获取电路在不同时间点的瞬态响应数据，对获取的瞬态响应数据进行振幅分析，以提取电路中关键信号的振幅信息，根据设计需求，选择感兴趣的信号进行分析，如输出信号、时钟信号等，对这些信号进行振幅分析，计算其峰值振幅或其他相关指标，根据设计规范和目标，确定电路性能的阈值要求，将瞬态振幅值与这些阈值进行比较，以确定电路是否满足性能要求，这些数据包括各个关键信号的振幅阈值，用于评估电路的性能，阈值可以是绝对值，也可以是相对于其他参考值的百分比或比例。
步骤S4：根据电路性能阀值对电路拓扑结构进行布线路径分析，以生成布线路径数据；利用冗余检测算法对布线路径数据进行冗余路径识别，以获取冗余路径；
本实施例中，考虑电路中的信号传输需求和性能要求，确定信号的理想传输路径，使用布线工具，如自动布线软件，对电路进行布线路径分析，生成布线路径数据，冗余路径是指在布线过程中出现的多余或冗余的信号传输路径，可以使用图论和路径搜索算法来识别冗余路径，如深度优先搜索、最短路径算法等，确定冗余路径对电路性能的影响程度，包括信号传输延迟、功耗、电路面积等方面，根据冗余路径的影响程度，进行进一步的优化决策，如删除冗余路径、调整路径优先级等，根据冗余路径分析的结果，优化电路的布线路径，针对性地调整布线路径，以减少冗余路径和优化信号传输性能，这可能包括路径重定向、路径合并、路径长度优化等布线操作。
步骤S5：根据冗余路径对布线路径数据进行冗余路径剔除，以生成无冗余布线路径；利用路径优化算法对无冗余布线路径进行优化合并，以生成优化布线路径；
本实施例中，根据冗余路径识别的结果，对布线路径数据进行冗余路径剔除，识别并标记冗余路径，即需要删除的多余或冗余的信号传输路径，遍历布线路径数据，检查每条路径是否为冗余路径，并将其从路径数据中删除，保留满足电路性能要求的主要信号传输路径，检查剩余的路径数据，确保没有冗余路径存在，利用路径优化算法对无冗余布线路径进行优化合并，根据布线路径的拓扑关系和性能要求，寻找合并的可能性，应用路径优化算法，如最小生成树、图遍历算法等，将布线路径进行优化合并，以提高电路的性能和效率，优化布线路径应考虑信号传输的最短路径、减少功耗和延迟等优化目标，根据路径优化合并的结果，生成最优的布线路径数据。
步骤S6：利用优化布线路径对布局结构图进行电路模块构建，以构建电路模块结构，执行集成电路版图设计作业。
本实施例中，根据优化布线路径和布局结构图，将电路划分为不同的模块，根据电路功能、性能和连通性等因素，确定模块的划分方式，将布线路径上的电路元件和连线进行逻辑分组，形成独立的电路模块，根据电路模块的功能和布线路径，选择适当的电路元件，并进行布局和连线设计，考虑电路性能要求、功耗和布局限制等因素，进行模块内部的元件放置和连线布局，进行模块间连线的布局和综合，确保信号的可靠传输和电路的整体性能。
本实施例中，参考图2所述，为步骤S1的详细实施步骤流程示意图，本实施例中，所述步骤S1的详细实施步骤包括：
步骤S11：获取集成电路版图数据；
步骤S12：对集成电路版图数据进行布局解析，以生成布局结构数据；
步骤S13：对布局结构数据进行电路层次分析，以生成电路层次数据；
步骤S14：基于电路层次数据对布局结构数据进行结构图构建，以生成布局结构图；
步骤S15：利用度中心性分析法对布局结构图进行潜在奇点识别，以生成奇点位置参数；
步骤S16：通过奇点位置参数利用奇点影响减损参数计算公式对布局结构图进行奇点影响值评估，以生成奇点影响减损值；
步骤S17：根据奇点影响减损值对布局结构图进行奇点布局优化，以生成奇点布局数据。
本发明通过获取集成电路版图数据，可以获得电路设计的基础数据，包括电路元件、连接关系等，为后续的设计分析和优化提供了必要的信息，通过布局解析，可以将集成电路版图数据转化为布局结构数据，揭示电路中各元件的相对位置和布局关系，为后续的分析和优化提供基础，通过电路层次分析，可以将布局结构数据按照不同层次进行划分和组织，形成电路层次数据。这有助于理清电路结构的层次关系，提高设计的可读性和可维护性，通过结构图构建，可以将布局结构数据可视化为布局结构图，直观展示电路的结构和组织方式。这有助于设计师更好地理解电路的整体架构，为后续的分析和优化提供便利，度中心性分析法可以帮助识别布局结构图中的潜在奇点，即与其他元件连接较多的关键元件。通过识别奇点，可以准确定位电路中的关键部分，为后续的优化和布局提供指导，通过奇点影响值评估，可以量化奇点对电路性能的影响程度。通过计算奇点的影响减损值，可以确定在布局优化中需要重点关注和处理的奇点，以提高电路的性能和可靠性，通过奇点布局优化，可以调整布局结构图中奇点的位置和相互关系，减少奇点对电路性能的负面影响，提高电路的性能和可靠性。奇点布局数据为后续的设计和验证提供了改进的基础。
本实施例中，从设计工具或其他来源获取集成电路的版图数据，版图数据包含电路元件的布局、连线信息以及其他相关的设计参数，对获取的集成电路版图数据进行布局解析，解析过程涉及分析电路元件的位置和相对关系，以及布局中的连线信息，生成布局结构数据，描述电路元件的布局结构，对布局结构数据进行电路层次分析，根据电路的功能和层次关系，将电路元件进行分组和层次划分，生成电路层次数据，描述电路元件的层次结构和层次关系，根据电路元件的层次关系和连线信息，绘制布局结构图，布局结构图展示了电路元件的布局位置和相互连接的关系，度中心性是一种用于评估节点在网络中的重要程度的指标，识别出布局结构图中具有潜在奇点特征的节点，并提取其位置参数，奇点影响减损参数是根据设计规范和性能要求确定的，用于评估奇点对电路性能的影响程度，计算每个奇点的影响减损值，得到奇点的影响程度评估结果，根据奇点的影响减损值，调整奇点位置和布局结构，以减少奇点对电路性能的负面影响，生成奇点布局数据，描述奇点优化后的位置和布局结构。
本实施例中，步骤S16中的奇点影响减损参数计算公式具体为：
其中，f为电路工作振动频率，i为第i个奇点，N为奇点的总数，Vi为第i个奇点的工作电压，Ii第i个奇点的工作电流，fref为电路工作参考频率，Ri为第i个奇点的电阻，Ci第i个奇点的电流，Li第i个奇点的电感，fmax为电路工作最大的频率，fmin为电路工作最小的频率。
本发明通过计算奇点的电压和电流的平方和，可以综合考虑奇点对电路性能的影响，并将其作为衡量电路质量的指标之一，通过求导数计算了奇点影响减损参数对频率的变化率，可以反映奇点对不同频率下电路性能的敏感程度，通过/>计算奇点的电阻、电容和电感等参数，以及频率范围的对数差值，反映了奇点的频率响应范围以及电路在不同频率下的稳定性和减损能力，计算奇点影响减损参数对频率的导数，该部分反映了奇点对不同频率下电路性能的敏感程度。频率趋近于零时，可以观察到奇点对电路性能的最敏感变化情况，当频率趋近于零时，奇点影响减损参数的变化可以揭示电路在低频范围内的性能表现，当频率接近零时，可以看作是电路工作的初始状态。通过计算奇点影响减损参数在初始频率下的变化率，可以提供有关电路初始条件下的性能特征和动态响应的信息，公式综合考虑了奇点的电压、电流、频率响应以及电路的稳定性和减损能力，从而计算出奇点影响减损参数Ploss，为评估和优化电路的性能提供了量化的指标。
本实施例中，参考图3所述，为步骤S2的详细实施步骤流程示意图，本实施例中，所述步骤S2的详细实施步骤包括：
步骤S21：对布局结构图进行最小面积约束分析，以生成最小面积约束；
步骤S22：通过最小面积约束对布局结构图进行电路功耗计算，以生成电路功耗参数；
步骤S23：对电路功耗参数进行时序性能需求分析，以生成时序性能需求数据；
步骤S24：基于时序性能需求数据对奇点布局数据进行自适应拓扑结构构建，以构建电路拓扑结构。
本发明通过最小面积约束分析可以确定布局结构图的最小可行面积，即在满足电路功能需求的前提下，尽可能减小电路所占用的面积。通过确定最小面积约束，可以有效地优化电路的布局，减少资源消耗和成本，通过电路功耗计算，可以对布局结构图中各元件的功耗进行估算和评估。这有助于了解电路的能耗情况，为后续的功耗优化和能效改进提供依据，通过时序性能需求分析，可以确定电路在时序性能方面的要求，如时钟频率、延迟等。这有助于确定电路在时序上的约束和目标，为后续的时序优化和设计验证提供指导，自适应拓扑结构构建可以根据时序性能需求数据，对奇点布局数据进行调整和优化，以满足时序性能的要求。通过构建适应性的电路拓扑结构，可以提高电路的时序性能，减少时延和时序冲突，从而提高电路的可靠性和性能。
本实施例中，根据设计规范和性能要求，确定最小面积约束的限制条件，利用约束分析工具或算法，对布局结构图进行最小面积约束分析，生成最小面积约束，确保布局的面积满足设计要求，并尽可能减少电路的占用面积，利用最小面积约束和布局结构图中的电路元件信息，进行电路功耗计算，考虑电路元件的类型、数量和布局结构的特点，计算电路功耗的估计值，使用电路仿真工具或功耗分析工具，进行功耗计算和估算，生成电路功耗参数，描述布局结构图中电路的功耗特性，并作为后续设计和优化的参考，根据设计要求和性能指标，确定时序性能需求的限制条件，运用时序性能分析工具或算法，对电路功耗参数进行时序性能需求分析，生成时序性能需求数据，描述电路功耗与时序性能之间的关系，并确定性能需求的范围和要求，根据时序性能需求的要求，调整奇点布局数据中的拓扑结构，通过拓扑结构的调整，优化电路的时序性能，满足时序性能需求，生成新的电路拓扑结构数据，描述经过自适应调整后的奇点布局数据。
本实施例中，参考图4所述，为步骤S3的详细实施步骤流程示意图，本实施例中，所述步骤S3的详细实施步骤包括：
步骤S31：基于电路拓扑结构对奇点布局数据进行瞬态信号响应检测，以生成瞬态响应数据；
步骤S32：对瞬态响应数据进行延迟响应分析，以生成延迟参数；
步骤S33：通过延迟参数对瞬态响应数据进行频域分析，以生成瞬态频域数据；
步骤S34：对瞬态频域数据进行振幅分析，以生成瞬态振幅值；
步骤S35：利用电路性能阀值计算公式对瞬态振幅值进行电路性能阀值计算，生成电路性能阀值。
本发明通过瞬态信号响应检测，可以模拟电路在瞬态条件下的响应情况，包括电压和电流等信号的变化。这有助于了解电路在瞬态工作情况下的动态特性，为后续的时序优化和信号完整性分析提供依据，延迟响应分析可以测量电路中信号传输的延迟情况，即信号从输入到输出所经历的时间。通过生成延迟参数，可以评估电路在时序上的性能表现，为时序优化和时钟频率设计提供指导，频域分析可将瞬态响应数据转换到频域，以了解电路中各频率成分的特性。通过生成瞬态频域数据，可以评估电路的频率响应特性，包括频率增益、相位延迟等，为频率响应优化和滤波设计提供基础，振幅分析可以测量瞬态频域数据中各频率成分的振幅大小，即信号的强度或幅度。通过生成瞬态振幅值，可以了解电路中不同频率的信号强度分布情况，为信号完整性分析和幅度优化提供参考，电路性能阀值计算可根据电路的特定性能指标和要求，利用计算公式对瞬态振幅值进行评估。通过生成电路性能阀值，可以确定电路在特定性能指标下的可接受范围，为性能验证和优化提供依据。
本实施例中，使用电路模拟工具，对电路进行瞬态信号响应仿真，在仿真过程中，应用奇点布局数据，模拟电路的瞬态行为，记录和提取瞬态响应数据，包括电压波形、电流波形等，分析瞬态响应数据中的延迟现象，识别出延迟响应的起始点和结束点，计算延迟响应的时长和延迟时间，生成延迟参数，描述电路的延迟特性，将瞬态响应数据转换到频域，使用频域分析工具，如傅里叶变换，将瞬态响应数据从时域转换到频域，分析频域数据中的频率成分和幅度特性，生成瞬态频域数据，描述电路在不同频率下的响应特性，确定频域数据中的最大振幅值，计算不同频率下的振幅值，生成瞬态振幅值，描述电路在不同频率下的振幅特性，使用瞬态振幅值和计算公式，进行电路性能阈值的计算，根据计算结果，生成电路性能阈值，电路性能阈值描述了电路在不同频率下的振幅限制，用于评估电路的性能和稳定性。
本实施例中，步骤S35中的电路性能阀值计算公式具体为：
其中，F为电路性能阀值，k为玻尔兹曼常数，T为瞬态响应延迟时间，q为电路电荷量，Iin为电路输入电流，R为电流电阻，Iout为电路输出电流，β为瞬态振幅值，C为电路材料性能参数，Vout为输出电压，Vin为输入电压，L为电路路径长度，ID为电路的标定电流，W为电路电荷迁移率，μ为性能阀值调整因子。
本发明通过计算了瞬态响应延迟时间与玻尔兹曼常数和电荷量的乘积，考虑了输入电流与输出电流之间的比值的自然对数。这个比值可以衡量电路的增益或阻尼比，因此可以用来评估电路的响应速度和动态性能，通过/>瞬态振幅值与电路材料性能参数的平方根。这个部分反映了电路在响应瞬态变化时的振幅特性。通过乘以/>它考虑了输出电压与输入电压之差相对于电路路径长度的比值。这个比值可以用来评估电路的动态范围和信号处理能力，即电路对输入信号的响应幅度，反映了输出电压与输入电压之差相对于电路路径长度的比值。这个比值可以用来评估电路的信号传输能力。当比值较大时，电路能够更有效地将输入信号传递到输出端，具有更好的信号传输质量。通过/>计算电路的标定电流与电荷迁移率、材料性能参数的乘积。这个部分反映了电路的电流特性和电荷传输能力。通过这个比值，可以评估电路的电流放大能力和电流传输效率。可以用来衡量电路的电流传输能力。当比值较大时，电路能够更有效地传输电流信号，具有更好的电流传输质量。
本实施例中，步骤S4包括以下步骤：
步骤S41：根据电路性能阀值对电路拓扑结构进行电路容量检测，以生成电路容量数据；
步骤S42：通过电路容量数据对奇点布局数据进行电磁干扰分析，以生成奇点间电磁干扰值；
步骤S43：基于奇点间电磁干扰值对电路拓扑结构进行布线路径分析，以生成布线路径数据；
步骤S44：利用冗余检测算法对布线路径数据进行冗余路径识别，以获取冗余路径。
本发明通过电路容量检测可以评估电路拓扑结构在电流传输方面的容量和能力。通过根据电路性能阀值进行检测，可以确定电路中各节点和线路的容量情况，包括电流承载能力和功耗等。这有助于了解电路的电流特性和容量限制，为电路的设计和优化提供指导，电磁干扰分析可以评估电路中不同奇点之间的电磁干扰情况。通过使用电路容量数据作为输入，可以分析奇点布局数据中的电流流动情况和电磁耦合效应。生成奇点间的电磁干扰值有助于了解电路中潜在的信号干扰问题，为电磁兼容性设计和减少互相干扰提供参考，布线路径分析可以确定电路拓扑结构中各元件之间的信号传输路径。通过利用奇点间的电磁干扰值，可以优化电路的布线路径，减少互相干扰和信号完整性问题。生成布线路径数据有助于确定信号的传输路径，为布线优化和信号完整性分析提供依据，冗余路径识别可以检测电路布线路径中存在的冗余和不必要的路径。通过利用布线路径数据和冗余检测算法，可以识别出重复、冗余和无效的路径，从而优化电路的布线结构。获得冗余路径信息有助于简化电路布线、减少资源占用和提高布线效率。
本实施例中，根据设计要求和性能指标，确定电路容量的阈值，遍历电路拓扑结构，对每个电路元件进行容量检测，比较每个电路元件的容量与阈值，将符合要求的电路元件记录为电路容量数据，根据电路容量数据，识别出奇点之间存在的电路元件，分析奇点之间的布局关系和电磁特性，根据布局关系和电磁特性，计算奇点间的电磁干扰值。根据电磁干扰数据，确定存在电磁干扰的奇点对，分析奇点对之间的布局关系和电磁特性，基于布局关系和电磁特性，进行布线路径分析，确定电路元件的连接路径，将计算得到的布线路径数据记录为布线路径数据，应用冗余检测算法，如图论算法或路径搜索算法，对布线路径数据进行分析，识别出存在冗余的路径，即可以通过其他路径到达相同终点的路径，将冗余路径记录为冗余路径数据。
本实施例中，步骤S44包括以下步骤：
步骤S441：利用冗余检测算法对布线路径数据进行环路检测，以生成拓扑环路分析数据；
步骤S442：对拓扑环路分析数据进行重复路径检测，以获取重复路径；
步骤S443：基于重复路径对拓扑环路分析数据进行信号冗余路径分析，以生成信号冗余路径数据；
步骤S444：对拓扑环路分析数据进行延时冗余路径分析，以生成延时冗余路径数据；
步骤S445：通过信号冗余路径及延时冗余路径数据对对布线路径数据进行冗余路径识别，以获取冗余路径。
本发明通过环路检测可以识别电路布线路径中存在的环路结构，即信号在路径中形成闭合回路的情况。通过利用冗余检测算法，可以分析布线路径数据，检测并标识出存在的拓扑环路。生成拓扑环路分析数据有助于了解电路中可能存在的环路问题，为后续的冗余路径分析提供基础，重复路径检测可以识别拓扑环路分析数据中存在的重复路径，即多个路径之间存在相同的信号传输。通过分析拓扑环路分析数据，可以检测和识别出重复的信号路径。获取重复路径信息有助于优化电路布线，减少冗余和资源占用，提高电路的效率和可靠性，信号冗余路径分析可以评估拓扑环路分析数据中存在的信号冗余情况，即多个路径传输相同信号的重复性。通过分析重复路径和拓扑环路分析数据，可以识别出存在信号冗余的路径。生成信号冗余路径数据有助于优化电路布线，减少冗余信号传输，提高电路性能和资源利用率，延时冗余路径分析可以评估拓扑环路分析数据中存在的延时冗余情况，即多个路径之间存在相似的信号传输延时。通过分析拓扑环路分析数据，可以识别出延时冗余的路径。生成延时冗余路径数据有助于优化电路布线，减少冗余延时，提高电路的时序性能和响应速度，冗余路径识别可以检测电路布线路径中存在的冗余和不必要的路径。通过利用信号冗余路径数据和延时冗余路径数据，可以识别出重复、冗余和无效的路径。获取冗余路径信息有助于简化电路布线、减少资源占用和提高布线效率，同时提高电路的可靠性和性能。
本实施例中，应用环路检测算法，如深度优先搜索或广度优先搜索，对布线路径数据进行分析，识别出存在环路的路径，即路径中存在重复的电路元件，将环路检测结果记录为拓扑环路分析数据，对于每个存在环路的路径，进行重复路径检测，比较路径的起点和终点，以及路径中的电路元件，确定是否存在重复路径，对于每个重复路径，分析其信号传输特性和信号源，判断重复路径中是否存在信号冗余，即可以通过其他路径传输相同信号的情况，将信号冗余路径记录为信号冗余路径数据，对于每个存在环路的路径，分析路径中的延时特性和延时敏感元件，判断延时冗余路径，即存在其他路径可以实现相同功能并具有更短的延时，结合信号冗余路径和延时冗余路径的分析结果，对布线路径数据进行冗余路径识别，识别出存在冗余的路径，即可以通过其他路径实现相同功能的路径。
本实施例中，步骤S5包括以下步骤：
步骤S51：根据冗余路径对布线路径数据进行冗余路径剔除，以生成无冗余布线路径；
步骤S52：根据预设的电路安全电磁干扰值对奇点间电磁干扰值进行对比，当预设的电路安全电磁干扰值大于或等于奇点间电磁干扰值时，则生成奇点间距系数；
步骤S53：当预设的电路安全电磁干扰值小于奇点间电磁干扰值时，则对无冗余布线路径进行奇点间距优化，以生成奇点间距优化系数；
步骤S54：通过奇点间距系数或奇点优化间距系数对奇点布局数据进行奇点关联分析，以生成奇点关联数据；
步骤S55：对奇点关联数据进行奇点最短路径簇合，生成奇点簇；
步骤S56：对奇点簇进行边缘缓冲器放置，以生成边缘缓冲器数据；
步骤S57：基于边缘缓冲器数据利用路径优化算法对无冗余布线路径进行优化合并，以生成优化布线路径。
本发明通过冗余路径剔除可以通过删除布线路径中的冗余路径，简化电路布线结构。通过根据冗余路径数据对布线路径进行剔除，可以减少电路中不必要的路径，降低资源占用和布线复杂性。生成无冗余布线路径有助于提高电路的效率、可靠性和性能，生成奇点间距系数可根据预设的电路安全电磁干扰值与奇点间电磁干扰值之间的比较，确定奇点间距的安全系数。通过对比判断，当预设的电路安全电磁干扰值大于或等于奇点间电磁干扰值时，生成奇点间距系数。奇点间距系数的生成有助于评估电路中奇点之间的电磁干扰情况，并为后续的奇点关联分析提供依据，奇点间距优化系数的生成是基于预设的电路安全电磁干扰值小于奇点间电磁干扰值的情况。在这种情况下，对无冗余布线路径进行奇点间距优化，即调整路径的布线，以降低奇点之间的电磁干扰。生成奇点间距优化系数有助于优化电路布线，减少奇点间的电磁干扰，提高电路的电磁兼容性，奇点关联分析可以根据奇点间距系数或奇点优化间距系数对奇点布局数据进行分析，确定奇点之间的关联性。通过生成奇点关联数据，可以了解奇点之间的连接关系和电磁干扰情况。奇点关联数据有助于优化电路布局，提高电路的可靠性和性能，奇点最短路径簇合可以将奇点关联数据中具有最短路径的奇点进行簇合。通过对奇点关联数据进行最短路径簇合，可以将相互关联且路径最短的奇点归为同一簇。生成奇点簇有助于优化电路布局，简化奇点之间的连接和信号传输，提高电路的效率和可靠性，边缘缓冲器放置可以根据奇点簇的布局情况，确定边缘缓冲器的放置位置。通过放置边缘缓冲器，可以优化奇点簇内部的信号传输，提高信号的稳定性和可靠性。生成边缘缓冲器数据有助于指导实际的布线操作，确保电路的正常运行和性能优化，优化布线路径是通过利用边缘缓冲器数据和路径优化算法对无冗余布线路径进行优化合并。通过路径优化算法，可以对布线路径进行调整和优化，以降低电路的延时、功耗和信号干扰。生成优化布线路径有助于改善电路的性能、可靠性和资源利用率。
本实施例中，遍历冗余路径数据，对每个冗余路径在布线路径数据中进行查找，将找到的冗余路径从布线路径数据中剔除，得到无冗余的布线路径数据，获取奇点间电磁干扰值和预设的电路安全电磁干扰值，比较预设的电路安全电磁干扰值与奇点间电磁干扰值，如果预设的电路安全电磁干扰值大于或等于奇点间电磁干扰值，则生成奇点间距系数，比较预设的电路安全电磁干扰值与奇点间电磁干扰值，如果预设的电路安全电磁干扰值小于奇点间电磁干扰值，则对无冗余布线路径进行奇点间距优化，进行奇点间距优化，调整布线路径中奇点之间的距离，以减小电磁干扰，生成奇点间距优化系数，根据奇点间距系数或奇点优化间距系数，进行奇点布局的关联分析，分析奇点之间的关联关系，确定哪些奇点之间的距离可以进一步优化，生成奇点关联数据，记录奇点之间的关联关系，基于奇点关联数据，使用最短路径算法(如Dijkstra算法)对奇点之间的路径进行簇合，将具有相似路径的奇点划分为同一簇，对每个奇点簇进行边缘缓冲器的放置分析，根据奇点簇的布局和信号传输需求，确定边缘缓冲器的放置位置，生成边缘缓冲器数据，记录边缘缓冲器的位置和布线路径，基于路径优化算法(如A*算法或迭代优化算法)对布线路径进行优化合并，将边缘缓冲器的位置和布线路径融合在一起，考虑边缘缓冲器对路径的影响进行优化，生成优化布线路径，记录优化后的布线路径数据。
在本实施例中，提供一种集成电路版图设计系统，包括：
奇点布局模块，获取集成电路版图数据；对集成电路版图数据进行布局解析，以生成布局结构图；对布局结构数据进行潜在奇点识别，以生成奇点位置参数；根据奇点位置参数对布局结构图进行奇点布局优化，以生成奇点布局数据；
拓扑结构模块，对布局结构图进行性能需求分析，以生成时序性能需求数据；基于时序性能需求数据对奇点布局数据进行自适应拓扑结构构建，以构建电路拓扑结构；
瞬态响应模块，基于电路拓扑结构对奇点布局数据进行瞬态信号响应检测，以生成瞬态响应数据；对瞬态响应数据进行振幅分析，以生成瞬态振幅值；对瞬态振幅值进行电路性能阀值计算，生成电路性能阀值；
冗余路径模块，根据电路性能阀值对电路拓扑结构进行布线路径分析，以生成布线路径数据；利用冗余检测算法对布线路径数据进行冗余路径识别，以获取冗余路径；
路径优化模块，根据冗余路径对布线路径数据进行冗余路径剔除，以生成无冗余布线路径；利用路径优化算法对无冗余布线路径进行优化合并，以生成优化布线路径；
电路结构模块，利用优化布线路径对布局结构图进行电路模块构建，以构建电路模块结构，执行集成电路版图设计作业。
本发明通过获取集成电路版图数据为后续步骤提供了必要的输入信息，用于分析和优化电路布局，对集成电路版图数据进行布局解析，以生成布局结构图：通过对集成电路版图数据进行解析，提取电子元件的布局信息和连接关系，生成布局结构图，布局结构图反映了电子元件在集成电路中的位置和连接关系，为后续步骤提供了电路布局的基础，对布局结构数据进行潜在奇点识别，以生成奇点位置参数：对布局结构图进行分析，识别潜在的奇点(如信号交叉、电磁干扰点等)，并生成奇点位置参数，即确定奇点在布局结构中的位置。潜在奇点识别有助于发现可能存在的电路布局问题，为后续的奇点布局优化提供依据，根据奇点位置参数对布局结构图进行奇点布局优化，以生成奇点布局数据：利用奇点位置参数对布局结构图进行布局调整和优化，使奇点的位置更加合理和优化，生成奇点布局数据，奇点布局优化可以改善电路布局中奇点的位置，减少奇点之间的干扰，提高电路的性能和可靠性，时序性能需求数据反映了电路在时序方面的要求，为后续步骤提供了指导，确保电路在时序上满足设计要求，基于时序性能需求数据对奇点布局数据进行自适应拓扑结构构建，以构建电路拓扑结构：根据时序性能需求数据，对奇点布局数据进行自适应的拓扑结构构建，即确定电路中各个元件的连接关系和拓扑结构，基于电路拓扑结构对奇点布局数据进行瞬态信号响应检测，以生成瞬态响应数据：根据电路的拓扑结构，模拟电路的瞬态响应，获取电路在不同时刻的信号响应数据。瞬态响应数据反映了电路在瞬时状态下的信号响应情况，有助于分析电路的稳定性、噪声干扰等问题，瞬态振幅值的分析可以帮助评估电路的信号强度和稳定性，有助于发现潜在的信号失真或干扰问题，电路性能阀值的计算能够帮助评估电路的性能指标，确保电路在工作过程中能够满足预期的信号质量和稳定性要求，布线路径数据提供了电路中信号传输的路径信息，为后续的冗余路径分析和优化提供了基础，冗余路径的识别有助于发现电路中冗余的信号传输路径，提供优化的空间，减少电路的复杂性和资源占用，无冗余布线路径数据减少了电路中不必要的冗余信号传输路径，提高了电路的效率和可靠性，优化布线路径能够提高电路的信号传输效率和可靠性，减少电路的资源占用和功耗，电路模块结构的构建将布局结构图转化为实际的电路设计，实现了集成电路的功能和性能要求。
因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在申请文件的等同要件的含义和范围内的所有变化涵括在本发明内。
应当理解的是，虽然在这里可能使用了术语“第一”、“第二”等等来描述各个单元，但是这些单元不应当受这些术语限制。使用这些术语仅仅是为了将一个单元与另一个单元进行区分。举例来说，在不背离示例性实施例的范围的情况下，第一单元可以被称为第二单元，并且类似地第二单元可以被称为第一单元。这里所使用的术语“和/或”包括其中一个或更多所列出的相关联项目的任意和所有组合。
上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所发明的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.集成电路版图设计系统及方法，其特征在于，包括以下步骤：
步骤S1：获取集成电路版图数据；对集成电路版图数据进行布局解析，以生成布局结构图；对布局结构数据进行潜在奇点识别，以生成奇点位置参数；根据奇点位置参数对布局结构图进行奇点布局优化，以生成奇点布局数据；
步骤S2：对布局结构图进行性能需求分析，以生成时序性能需求数据；基于时序性能需求数据对奇点布局数据进行自适应拓扑结构构建，以构建电路拓扑结构；
步骤S3：基于电路拓扑结构对奇点布局数据进行瞬态信号响应检测，以生成瞬态响应数据；对瞬态响应数据进行振幅分析，以生成瞬态振幅值；对瞬态振幅值进行电路性能阀值计算，生成电路性能阀值；
步骤S4：根据电路性能阀值对电路拓扑结构进行布线路径分析，以生成布线路径数据；利用冗余检测算法对布线路径数据进行冗余路径识别，以获取冗余路径；
步骤S5：根据冗余路径对布线路径数据进行冗余路径剔除，以生成无冗余布线路径；利用路径优化算法对无冗余布线路径进行优化合并，以生成优化布线路径；
步骤S6：利用优化布线路径对布局结构图进行电路模块构建，以构建电路模块结构，执行集成电路版图设计作业。
2.根据权利要求1所述的方法，其特征在于，步骤S1的具体步骤为：
步骤S11：获取集成电路版图数据；
步骤S12：对集成电路版图数据进行布局解析，以生成布局结构数据；
步骤S13：对布局结构数据进行电路层次分析，以生成电路层次数据；
步骤S14：基于电路层次数据对布局结构数据进行结构图构建，以生成布局结构图；
步骤S15：利用度中心性分析法对布局结构图进行潜在奇点识别，以生成奇点位置参数；
步骤S16：通过奇点位置参数利用奇点影响减损参数计算公式对布局结构图进行奇点影响值评估，以生成奇点影响减损值；
步骤S17：根据奇点影响减损值对布局结构图进行奇点布局优化，以生成奇点布局数据。
3.根据权利要求2所述的方法，其特征在于，步骤S16中的奇点影响减损参数计算公式具体为：
其中，f为电路工作振动频率，i为第i个奇点，N为奇点的总数，Vi为第i个奇点的工作电压，Ii第i个奇点的工作电流，fref为电路工作参考频率，Ri为第i个奇点的电阻，Ci第i个奇点的电流，Li第i个奇点的电感，fmax为电路工作最大的频率，fmin为电路工作最小的频率。
4.根据权利要求1所述的方法，其特征在于，步骤S2的具体步骤为：
步骤S21：对布局结构图进行最小面积约束分析，以生成最小面积约束；
步骤S22：通过最小面积约束对布局结构图进行电路功耗计算，以生成电路功耗参数；
步骤S23：对电路功耗参数进行时序性能需求分析，以生成时序性能需求数据；
步骤S24：基于时序性能需求数据对奇点布局数据进行自适应拓扑结构构建，以构建电路拓扑结构。
5.根据权利要求1所述的方法，其特征在于，步骤S3的具体步骤为：
步骤S31：基于电路拓扑结构对奇点布局数据进行瞬态信号响应检测，以生成瞬态响应数据；
步骤S32：对瞬态响应数据进行延迟响应分析，以生成延迟参数；
步骤S33：通过延迟参数对瞬态响应数据进行频域分析，以生成瞬态频域数据；
步骤S34：对瞬态频域数据进行振幅分析，以生成瞬态振幅值；
步骤S35：利用电路性能阀值计算公式对瞬态振幅值进行电路性能阀值计算，生成电路性能阀值。
6.根据权利要求5所述的方法，其特征在于，步骤S35中的电路性能阀值计算公式具体为：
其中，F为电路性能阀值，k为玻尔兹曼常数，T为瞬态响应延迟时间，q为电路电荷量，Iin为电路输入电流，R为电流电阻，Iout为电路输出电流，β为瞬态振幅值，C为电路材料性能参数，Vout为输出电压，Vin为输入电压，L为电路路径长度，ID为电路的标定电流，W为电路电荷迁移率，μ为性能阀值调整因子。
7.根据权利要求1所述的方法，其特征在于，步骤S4的具体步骤为：
步骤S41：根据电路性能阀值对电路拓扑结构进行电路容量检测，以生成电路容量数据；
步骤S42：通过电路容量数据对奇点布局数据进行电磁干扰分析，以生成奇点间电磁干扰值；
步骤S43：基于奇点间电磁干扰值对电路拓扑结构进行布线路径分析，以生成布线路径数据；
步骤S44：利用冗余检测算法对布线路径数据进行冗余路径识别，以获取冗余路径。
8.根据权利要求7所述的方法，其特征在于，步骤S44的具体步骤为：
步骤S441：利用冗余检测算法对布线路径数据进行环路检测，以生成拓扑环路分析数据；
步骤S442：对拓扑环路分析数据进行重复路径检测，以获取重复路径；
步骤S443：基于重复路径对拓扑环路分析数据进行信号冗余路径分析，以生成信号冗余路径数据；
步骤S444：对拓扑环路分析数据进行延时冗余路径分析，以生成延时冗余路径数据；
步骤S445：通过信号冗余路径及延时冗余路径数据对对布线路径数据进行冗余路径识别，以获取冗余路径。
9.根据权利要求1所述的方法，其特征在于，步骤S5的具体步骤为：
步骤S51：根据冗余路径对布线路径数据进行冗余路径剔除，以生成无冗余布线路径；
步骤S52：根据预设的电路安全电磁干扰值对奇点间电磁干扰值进行对比，当预设的电路安全电磁干扰值大于或等于奇点间电磁干扰值时，则生成奇点间距系数；
步骤S53：当预设的电路安全电磁干扰值小于奇点间电磁干扰值时，则对无冗余布线路径进行奇点间距优化，以生成奇点间距优化系数；
步骤S54：通过奇点间距系数或奇点优化间距系数对奇点布局数据进行奇点关联分析，以生成奇点关联数据；
步骤S55：对奇点关联数据进行奇点最短路径簇合，生成奇点簇；
步骤S56：对奇点簇进行边缘缓冲器放置，以生成边缘缓冲器数据；
步骤S57：基于边缘缓冲器数据利用路径优化算法对无冗余布线路径进行优化合并，以生成优化布线路径。
10.一种集成电路版图设计系统，其特征在于，用于执行如权利要求1所述的集成电路版图设计方法，包括：
奇点布局模块，获取集成电路版图数据；对集成电路版图数据进行布局解析，以生成布局结构图；对布局结构数据进行潜在奇点识别，以生成奇点位置参数；根据奇点位置参数对布局结构图进行奇点布局优化，以生成奇点布局数据；
拓扑结构模块，对布局结构图进行性能需求分析，以生成时序性能需求数据；基于时序性能需求数据对奇点布局数据进行自适应拓扑结构构建，以构建电路拓扑结构；
瞬态响应模块，基于电路拓扑结构对奇点布局数据进行瞬态信号响应检测，以生成瞬态响应数据；对瞬态响应数据进行振幅分析，以生成瞬态振幅值；对瞬态振幅值进行电路性能阀值计算，生成电路性能阀值；
冗余路径模块，根据电路性能阀值对电路拓扑结构进行布线路径分析，以生成布线路径数据；利用冗余检测算法对布线路径数据进行冗余路径识别，以获取冗余路径；
路径优化模块，根据冗余路径对布线路径数据进行冗余路径剔除，以生成无冗余布线路径；利用路径优化算法对无冗余布线路径进行优化合并，以生成优化布线路径；
电路结构模块，利用优化布线路径对布局结构图进行电路模块构建，以构建电路模块结构，执行集成电路版图设计作业。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311305830.0A CN117272913B (zh) | 2023-10-10 | 2023-10-10 | 集成电路版图设计系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311305830.0A CN117272913B (zh) | 2023-10-10 | 2023-10-10 | 集成电路版图设计系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117272913A true CN117272913A (zh) | 2023-12-22 |
| CN117272913B CN117272913B (zh) | 2024-05-10 |
Family
ID=89221295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311305830.0A Active CN117272913B (zh) | 2023-10-10 | 2023-10-10 | 集成电路版图设计系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117272913B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117476053A (zh) * | 2023-12-25 | 2024-01-30 | 长鑫闵科存储技术(上海)有限公司 | 存储器的布线结构及存储器 |
| CN117669474A (zh) * | 2024-01-30 | 2024-03-08 | 全智芯(上海)技术有限公司 | 用于多重曝光的版图生成方法、电子设备及存储介质 |
| CN117933185A (zh) * | 2023-12-27 | 2024-04-26 | 永耀实业(深圳)有限公司 | 一种集成电路的设计方法及系统 |
| CN118395908A (zh) * | 2024-06-28 | 2024-07-26 | 中茵微电子(南京)有限公司 | 一种基于3dic设计的高速电路性能评估方法及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200363462A1 (en) * | 2017-08-17 | 2020-11-19 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Computer-implemented method for reconstructing the topology of a network of cables |
| CN114510900A (zh) * | 2022-01-13 | 2022-05-17 | 北京大学 | 一种用于模拟电路版图布线的交互式编辑方法及工具 |
| CN116629189A (zh) * | 2023-07-19 | 2023-08-22 | 深圳市周励电子科技有限公司 | 一种集成电路的布局生成方法及装置 |
-
2023
- 2023-10-10 CN CN202311305830.0A patent/CN117272913B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200363462A1 (en) * | 2017-08-17 | 2020-11-19 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Computer-implemented method for reconstructing the topology of a network of cables |
| CN114510900A (zh) * | 2022-01-13 | 2022-05-17 | 北京大学 | 一种用于模拟电路版图布线的交互式编辑方法及工具 |
| CN116629189A (zh) * | 2023-07-19 | 2023-08-22 | 深圳市周励电子科技有限公司 | 一种集成电路的布局生成方法及装置 |
Non-Patent Citations (1)
| Title |
|---|
| 马立伟;孙义和;: "片上网络拓朴优化:在离散平面上布局与布线", 电子学报, no. 05, 15 May 2007 (2007-05-15) * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117476053A (zh) * | 2023-12-25 | 2024-01-30 | 长鑫闵科存储技术(上海)有限公司 | 存储器的布线结构及存储器 |
| CN117476053B (zh) * | 2023-12-25 | 2024-03-26 | 长鑫闵科存储技术(上海)有限公司 | 存储器的布线结构及存储器 |
| CN117933185A (zh) * | 2023-12-27 | 2024-04-26 | 永耀实业(深圳)有限公司 | 一种集成电路的设计方法及系统 |
| CN117669474A (zh) * | 2024-01-30 | 2024-03-08 | 全智芯(上海)技术有限公司 | 用于多重曝光的版图生成方法、电子设备及存储介质 |
| CN117669474B (zh) * | 2024-01-30 | 2024-05-14 | 全智芯(上海)技术有限公司 | 用于多重曝光的版图生成方法、电子设备及存储介质 |
| CN118395908A (zh) * | 2024-06-28 | 2024-07-26 | 中茵微电子(南京)有限公司 | 一种基于3dic设计的高速电路性能评估方法及系统 |
| CN118395908B (zh) * | 2024-06-28 | 2024-09-17 | 中茵微电子(南京)有限公司 | 一种基于3dic设计的高速电路性能评估方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117272913B (zh) | 2024-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117272913B (zh) | 集成电路版图设计系统及方法 | |
| JP5022453B2 (ja) | 集積回路のタイミング設計を解析する方法、システム、およびコンピュータ・プログラム | |
| US7559045B2 (en) | Database-aided circuit design system and method therefor | |
| De Geest et al. | Adaptive CAD-model building algorithm for general planar microwave structures | |
| US20120047478A1 (en) | Method For Estimating The Latency Time Of A Clock Tree In An Asic Design | |
| US7643979B2 (en) | Method to analyze an analog circuit design with a verification program | |
| CN106066914B (zh) | 考虑串扰效应的静态时序分析方法 | |
| US20120137263A1 (en) | Timing closure in chip design | |
| US6581196B2 (en) | Automated crosstalk identification system | |
| Bai et al. | Optimization with few violated constraints for linear bounded error parameter estimation | |
| US20180137228A1 (en) | Simulation assist apparatus and simulation assist method | |
| CN116738920A (zh) | 一种三维几何内核的芯片3d设计方法及系统 | |
| CN116796669A (zh) | 一种电力边缘计算芯片的可靠性校验方法及系统 | |
| Zhang et al. | Path delay test generation toward activation of worst case coupling effects | |
| CN111695501B (zh) | 一种基于操作系统内核调用数据的设备软故障检测方法 | |
| Plot et al. | Machine Learning Techniques for Defining Routing Rules for PCB Design | |
| US9946824B2 (en) | Efficient Ceff model for gate output slew computation in early synthesis | |
| US7006931B2 (en) | System and method for efficient analysis of transmission lines | |
| WO2002097657A1 (en) | Method and apparatus for simulating electronic circuits having conductor or dielectric losses | |
| CN113704035B (zh) | 一种时延检测方法、装置及相关设备 | |
| CN117744571A (zh) | 集成电路芯片的设计方法及系统 | |
| CN117075684B (zh) | 一种Chiplet芯片的自适应时钟网格化校准方法 | |
| CN118504499A (zh) | 一种电学性能测试平台及方法 | |
| CN113052582B (zh) | 一种账单校验的方法、装置、设备及计算机存储介质 | |
| US7084615B1 (en) | Performance measurement of device dedicated to phase locked loop using second order system approximation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |