CN114510900A - 一种用于模拟电路版图布线的交互式编辑方法及工具 - Google Patents
一种用于模拟电路版图布线的交互式编辑方法及工具 Download PDFInfo
- Publication number
- CN114510900A CN114510900A CN202210036319.4A CN202210036319A CN114510900A CN 114510900 A CN114510900 A CN 114510900A CN 202210036319 A CN202210036319 A CN 202210036319A CN 114510900 A CN114510900 A CN 114510900A
- Authority
- CN
- China
- Prior art keywords
- wiring
- command
- topology
- algorithm
- circuit layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000002452 interceptive effect Effects 0.000 title claims abstract description 32
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 63
- 238000013461 design Methods 0.000 claims abstract description 39
- 238000005457 optimization Methods 0.000 claims abstract description 24
- 230000000007 visual effect Effects 0.000 claims abstract description 3
- 238000013519 translation Methods 0.000 claims description 13
- 238000011156 evaluation Methods 0.000 claims description 10
- 238000003780 insertion Methods 0.000 claims description 7
- 230000037431 insertion Effects 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 230000008929 regeneration Effects 0.000 claims description 2
- 238000011069 regeneration method Methods 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012800 visualization Methods 0.000 description 2
- 108010015780 Viral Core Proteins Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/451—Execution arrangements for user interfaces
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Human Computer Interaction (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公布了一种用于模拟电路版图布线的交互式编辑方法及工具,通过使用命令行窗口或图形化界面对版图布线进行交互式编辑,交互式地产生布线约束,实现实时、高效地调整版图布线结果;包括:利用模拟电路版图自动工具生成初始模拟电路版图,并展示在可视化界面上;定义布线命令集,通过命令行键入布线命令序列/命令流;将布线命令序列转化为布线内部操作命令,交互式地产生布线约束,并记录在模拟电路版图设计的数据结构中;通过设计布线拓扑优化算法,快速调整对应线网结点的布线拓扑,对布线结果进行实时更新。采用本发明的技术方案,能够在提升模拟电路版图设计效率的同时保证了版图设计的质量。
Description
技术领域
本发明涉及模拟电路版图的交互式编辑技术,具体涉及一种用于模拟电路版图布线的交互式编辑方法及工具,利用模拟电路自动布局布线工具生成的初始版图,为用户定义布线编辑命令的集合和操作界面,通过布线拓扑优化算法实现实时版图布线编辑的方法及其工具。
背景技术
目前,模拟电路版图的布局布线工作仍然严重依赖于人工设计。当今,集成电路设计工艺节点不断演进,大规模集成电路需求不断增长,人工设计效率逐渐难以满足日益复杂的模拟电路版图绘制需求,因此出现了全自动的模拟电路版图生成工具。现有的模拟电路版图自动化生成工具包括明尼苏达大学的ALIGN工具以及德克萨斯大学奥斯汀分校的MAGICAL工具。模拟电路全自动版图设计工具一般包括几个阶段:基于网表文件生成对应的约束条件、生成考虑约束的器件布局结果、生成考虑多种约束的布线结果。但是目前的全自动化版图工具的设计约束主要由机器自动生成,对于各种设计约束重要性的权衡情况很难完全符合用户需求,用户无法修改版图设计的中间结果,只能将整个工具当作黑盒使用,很难在实际项目中应用。
现有传统的模拟电路版图设计方法流程存在以下不足:
(1)全人工的模拟电路版图设计效率太低,设计师需要考虑大量设计约束,严重依赖设计师个人经验,很难大批量产生高质量的模拟电路版图。
(2)全自动模拟电路版图设计工具完全自动产生大量设计约束,很难智能权衡约束间关系,版图质量无法达到工业级要求,不适用于有高性能要求的模拟电路版图设计工作。
综上所述,传统的模拟电路版图设计方法无法满足当前模拟电路版图设计的实际需求,适用性较差,难以兼顾设计质量与设计效率。
发明内容
为了克服上述现有技术存在的不足,本发明提供一种用于模拟电路版图布线的交互式编辑方法及工具,通过使用命令行窗口或图形化界面对版图布线进行调整,能够在提升模拟电路版图设计效率的同时保证了版图设计的质量。
本发明旨在通过一种交互式的模拟电路版图编辑框架,利用模拟电路版图自动工具生成初始版图,允许用户使用命令或图形界面操作对初始版图布线结果进行调整,通过布线拓扑优化算法让用户能够实时、高效地调整版图布线结果,以克服纯自动化版图工具布线结果性能不达标的问题。此方法将人工模拟电路版图设计与全自动化模拟电路版图设计有机结合,高效地将模拟电路设计师的设计经验引入自动化工具的布线结果中,使设计师免于处理琐碎的DRC(Design Rule Checking)规则,提升版图设计效率的同时保证了版图设计的质量。
在本发明中,定义命令集,用户根据给定的命令集,通过命令行键入命令流,对图形化界面上展示的初始版图布线结果的布线拓扑进行调整。用户首先会得到全自动化版图工具生成的布局布线结果,根据可视化的初版结果,用户可以通过键入命令序列来完成对初版结果的调整,直至后仿真性能满足设计需求。本发明读入用户输入命令后,根据布线拓扑优化算法,快速调整对应线网结点的布线拓扑,以线性时间复杂度生成满足DRC规则的最新布线结果,同时再将此结果以可视化的方式反馈给用户,是一种新型敏捷设计。
本发明的技术方案是:
一种用于模拟电路版图布线的交互式编辑方法,基于布线拓扑优化算法,进行交互式模拟电路版图布线编辑;用户根据可视化结果输入命令序列,命令序列转化为内部操作命令,交互式地产生布线约束,并被记录在模拟电路版图设计的数据结构中,再调用基于布线禁区设置和布线拓扑追踪的布线拓扑优化算法,对布线结果进行实时更新,得到符合预期的布线结果;包括以下部分:
A.定义命令集,用户根据给定命令集,通过命令行键入命令流:
利用现有的可视化工具(如KLayout),实现图形化界面,用于展示版图布线结果;
输入模拟电路的网表文件,通过自动调用全自动工具MAGICAL的布局布线算法,生成初始的版图布局布线结果,将初始版图布线结果展示在图形化界面上。
定义用户命令集,其中包括初级命令{remove,reroute},以及高级命令{priority,spacing,width,topology}。用户在命令行键入一串命令流用以调整布线拓扑。其中,初级命令{remove,reroute}用于布线拓扑,为直接功能型命令,分别表示移除某个结点的布线拓扑或重新生成某个结点的布线拓扑。高级命令会被转译为直接功能型命令。
B.命令流转译:
在生成初始的版图布局布线结果的同时,保存模拟电路布线的数据结构,数据结构包括布线拓扑,约束集合,器件连接端口信息。将用户键入的命令流转译为内部操作,初级命令{remove,reroute}无需转译,直接作用于布线拓扑。高级命令会转译为直接功能型命令{remove,reroute,addcost,addobstacle}的组合,前两者作用于布线拓扑完成拆线重布的框架性流程,后两者作用于约束集合,添加用户需指定的约束,实现布线调整。
C.布线拓扑优化算法:
针对用户需要的多种布线调整操作,提出两大核心调整算法(包括障碍物插入算法和布线拓扑指引算法),多项辅助调整算法,高效快速地完成布线拓扑的定制性优化。两大核心算法主要负责对布线拓扑进行定制化调整,多项辅助算法则针对线宽、布线优先级、DRC(Design Rule Checking)规则等进行符合拓扑要求的调优。
C1.障碍物插入算法:在版图布线中,现有的自动化工具(如MAGICAL、ALIGAN)往往会考虑最小化线长的要求而忽略很多其他对电学性能影响显著的约束,从而产生两条关键路径间距过近、布线穿过敏感器件等问题。障碍物插入算法则很好地解决了这些特殊的空间约束问题。障碍物插入算法通过对用户命令进行解析,得到需要移除的布线拓扑结点和用户所需约束;然后针对需要移除的布线拓扑结点,将用户所需约束自动转化成为对应条件下的障碍物,具体而言,用户给定的约束一般为设置两条线间距离,本算法依据开销选择一条布线的拓扑不变,并在相应方向上插入尺寸为线间距离与线宽之和的障碍物;将障碍物嵌入到基于A-star算法的布线过程中,即在A-star算法布线的结点开销计算时将障碍物区域内的结点开销设置为无穷,最终即可在考虑障碍物的情况下完成布线,得到考虑特殊约束的布线拓扑。
C2.布线拓扑指引算法:在某些情况下,自动化工具所提供的布线结果与设计者期望的结果差异过大,很难进行下一步调整。布线拓扑指引算法则能够让布线结果尽可能地与用户所给的拓扑指引接近,从而很好地解决上述问题。根据用户给定的指导路径,布线拓扑指引算法首先计算每个可布线格点到指导路径的距离,由于指导路径往往由多个线段组成,因此选择可布线格点到各个指导路径线段曼哈顿距离中的最小值作为最终评估距离。然后将评估距离乘以跟随系数(可以用于控制布线拓扑跟随指导路径的松紧程度)加在A-star布线算法中布线格点的开销评估函数上。最后移除需要调整结点的布线拓扑,并采取上述新的开销评估函数,再次利用A-star布线算法对该结点进行重新布线,即可得到跟随用户给定指引的布线拓扑。
C3.辅助调整算法:辅助调整算法的引入是为了增加设计的宽容度及调整的多样性,包括调整布线结点顺序算法和线宽指定算法。其中,调整布线结点顺序算法可以将用户指定的关键结点最先布线,增大关键结点的可布线空间,从而达到对关键结点的优化效果;满足DRC规则的线宽指定算法可以用于针对性地调整关键路径的线宽以适应较大电流、较快响应时间等多种不同的布线需求,具体而言,是在A-star布线算法中重新设置搜索的线宽(由用户给出)以满足DRC规则的约束,线宽则根据搜索出的布线路径直接设置即可。
具体实施时,利用上述用于模拟电路版图布线的交互式编辑方法,本发明实现了用于模拟电路版图布线的交互式编辑工具/系统,包括交互式操作模块、命令流转译模块、布线拓扑优化模块;其中,
交互式操作模块用于对用户输入命令流的读取和记录;
命令流转译模块用于对读入命令流的转译工作,将其分解成拓扑优化算法的操作;
布线拓扑优化模块用于高效地完成具体的版图布线编辑工作。
与现有技术相比,本发明的有益效果:
本发明提供了一种交互式的模拟电路版图布线方法,利用本发明的方案可以实现用户交互式的调整模拟电路版图布线结果,将模拟电路设计师的经验高效地应用在模拟电路版图布线工作当中,只需键入简洁的调整命令即可完成布线拓扑的调整,得到工业级高质量模拟电路版图布线结果,节省了大量的版图绘制时间,大大缩短了模拟电路的设计迭代周期,推进模拟电路设计高质量、高效率发展。
附图说明
图1为本发明方法的工作流程框图。
图2为采用本发明中的障碍物插入算法针对两条关键路径间距过近进行调整的示意图;算法根据关键路径布线拓扑自动确定合适的障碍物,考虑障碍物约束后重新确定布线拓扑。
图3为本发明中的布线拓扑指引算法的处理过程示意图;
图中展示一种复杂情况即用户给定的指引路径穿过了障碍物,布线拓扑会尽可能地贴近指引。指引路径可以分为三条线段并标记为1、2、3;序号1、2、3标记的虚线给出了布线目标点到对应指引路径线段的曼哈顿距离计算轨迹。
具体实施方式
下面结合附图,进一步阐述本发明,但不以任何方式限制本发明的范围。
本发明提供了一种交互式的模拟电路版图布线调整方法。
附图1展示了本发明的软件架构,包括交互式操作模块、命令流转译模块、布线拓扑优化模块;其中,交互式操作模块用于对用户输入命令流的读取和调整结果的展示;命令流转译模块完成交互式操作模块中读入命令流的转译工作,将其分解成拓扑优化算法的操作;布线拓扑优化模块根据命令流转译模块转译好的操作流,高效地完成具体的版图布线编辑工作,并将最终结果反馈给交互式操作模块。本发明的用户界面包括命令行界面以及图形界面,初级布局结果由模拟电路自动化工具针对给定工艺库生成,展示在图形界面上,用户调整版图布线输入的命令流转译为内部操作流,操作流生成新的布线约束,限制新的约束使其满足DRC规则,最终产生新约束下的布线拓扑并再次显示在图形界面上。
本发明的具体实施方法如下:
A.利用模拟电路版图自动化工具生成模拟电路版图的初始布局布线结果,用户发起版图布线调整,输入命令流:
输入模拟电路的网表文件以及工艺库,调用模拟电路版图自动化工具MAGICAL的约束生成算法以及布局布线算法,得到初始的版图布线结果,展示在用户界面上,用户基于初始版图布线结果以及设计目标,对初始布线进行调整。在命令行界面中,用户直接输入命令进行编辑,在图形界面中,用户使用鼠标点击完成等价命令。预定义的用户命令集合包括初级命令{remove,reroute}分别表示移除和重新生成给定结点的布线拓扑,以及高级命令,
{priority,spacing,width,topology},分别表示调整结点的布线优先级,调整关键路径、关键器件的间距,设置关键路径的线宽,为布线提供拓扑指引。命令集合是可扩展的,基于上述基础命令集合能够组合产生多样的复合命令,达到常用的调整效果。用户的调整被表示为一串命令流,传递给核心布线处理。
B.将用户命令流转译为内部操作流,利用拓扑优化算法更新布线约束:
用户的命令被转译为版图布线约束上的内部操作,内部操作对应于拓扑优化算法中的不同核心,直接作用于布线约束完成相应调整。附图2中展示了关键命令spacing的实施方式。在命令流转译过程中spacing命令会转译成为对应的功能型命令addobsatcle,根据用户要求的约束集合(距离约束)生成合适大小的障碍物,通过设置障碍物区域内无法布线来实现用户的约束要求。附图3中展示了关键命令topology的实施方式。在命令流转译过程中topology命令会转译成为对应的功能型命addcost。布线目标点额外增加的开销由布线拓扑指引算法计算得到。附图3中的序号1、2、3所标记的虚线展示了计算某个布线目标点到指引路径距离的方式。选择布线目标点到指引路径段最小的曼哈顿距离作为最终布线目标点额外增加的开销。
C.基于更新后的布线拓扑约束,生成新的布线拓扑:
在充分准备好相应的布线约束后,自动调用remove命令将不满足用户给定最新布线约束的布线结点移除,再自动调用reroute命令重新生成满足DRC规则和最新布线约束的布线拓扑。其中,reroute命令调用的是基于A-star算法布线器,此种布线器可以综合考虑多种不同的约束开销,同时能够有效避开障碍物很好地满足更新后的各种布线约束。
需要注意的是,公布实施例的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附权利要求的精神和范围内,各种替换和修改都是可能的,包括但不限于:拓展用户命令集合、扩展针对不同工艺库的约束等。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。
Claims (8)
1.一种用于模拟电路版图布线的交互式编辑方法,通过使用命令行窗口或图形化界面对版图布线进行交互式编辑,交互式地产生布线约束,实现实时、高效地调整版图布线结果;包括如下步骤:
A.利用模拟电路版图自动工具生成初始模拟电路版图,并展示在可视化界面上;
B.定义布线命令集,通过命令行键入布线命令序列/命令流;将布线命令序列转化为布线内部操作命令,交互式地产生布线约束,并记录在模拟电路版图设计的数据结构中;
C.通过设计布线拓扑优化算法,快速调整对应线网结点的布线拓扑,对布线结果进行实时更新;布线拓扑优化算法包括障碍物插入算法和布线拓扑指引算法;
C1.障碍物插入算法:
C11.通过对用户命令进行解析,得到需要移除的布线拓扑结点和用户所需约束;
C12.针对需要移除的布线拓扑结点,将用户所需约束转化为对应条件下的障碍物;具体是:根据用户给定的两条线间距离的布线约束,依据布线开销选择一条布线的拓扑不变,并在相应方向上插入与两条线间距离大小相应的障碍物;
C13.再将障碍物嵌入到基于A-star算法的布线过程中,即在A-star算法布线的结点开销计算时将障碍物区域内的结点开销设置为无穷,即可完成考虑障碍物情况的布线,得到符合用户所需约束的布线拓扑;
C2.布线拓扑指引算法:
C21.根据用户给定的指导路径,首先计算每个可布线格点到指导路径的距离,可选择可布线格点到各个指导路径线段曼哈顿距离中的最小值,作为评估距离;
C22.将评估距离乘以跟随系数,用到A-star布线算法中格点的开销评估函数上,得到新的开销评估函数;
C23.移除需要调整结点的布线拓扑,并采取上述新的开销评估函数,再次利用A-star布线算法对结点进行重新布线,即可得到跟随用户给定指引的布线拓扑,使得布线结果接近于用户所给的拓扑指引;
通过上述步骤,实现对模拟电路版图布线的交互式编辑。
2.如权利要求1所述用于模拟电路版图布线的交互式编辑方法,其特征是,布线拓扑优化算法还包括多项辅助调整算法,以增加设计的宽容度及调整的多样性;所述多项辅助调整算法包括调整布线结点顺序算法和/或线宽指定算法;其中:
所述调整布线结点顺序算法具体是:将用户指定的关键结点最先布线,增大关键结点的可布线空间,从而达到对关键结点的优化效果;
所述线宽指定算法是在A-star布线算法中重新设置搜索的线宽以满足DRC规则的约束,具体是根据搜索出的布线路径直接设置线宽,用于针对性地调整关键路径的线宽以适应对电流、响应时间的布线需求。
3.如权利要求1所述用于模拟电路版图布线的交互式编辑方法,其特征是,步骤A中,具体是:根据输入的模拟电路网表文件,通过自动调用全自动工具MAGICAL的布局布线算法,生成初始的版图布局布线结果。
4.如权利要求1所述用于模拟电路版图布线的交互式编辑方法,其特征是,步骤B中定义布线命令集,包括初级命令{remove,reroute}和高级命令{priority,spacing,width,topology};基于布线命令集生成多种复合命令,作为命令序列/命令流,用以调整布线拓扑。
5.如权利要求4所述用于模拟电路版图布线的交互式编辑方法,其特征是,
所述初级命令用于布线拓扑,为直接功能型命令,{remove,reroute}分别表示移除某个结点的布线拓扑或重新生成某个结点的布线拓扑;
所述高级命令{priority,spacing,width,topology}分别表示调整结点的布线优先级,调整关键路径、关键器件的间距,设置关键路径的线宽,为布线提供拓扑指引;高级命令可被转译为直接功能型命令{remove,reroute,addcost,addobstacle}的组合,其中前两者用于布线拓扑完成拆线重布流程,后两者用于约束集合、添加用户需指定的约束实现布线调整。
6.如权利要求4所述用于模拟电路版图布线的交互式编辑方法,其特征是,在命令流转译过程中,spacing命令转译成为对应的功能型命令addobsatcle,根据用户要求的约束集合生成合适大小的障碍物,通过设置障碍物区域内无法布线来实现用户的约束要求;topology命令转译成为对应的功能型命addcost,布线目标点额外增加的开销由布线拓扑指引算法计算得到。
7.如权利要求1所述用于模拟电路版图布线的交互式编辑方法,其特征是,步骤B中,模拟电路布线的数据结构包括布线拓扑、约束集合、器件连接端口信息。
8.一种利用权利要求1~7所述用于模拟电路版图布线的交互式编辑方法实现的用于模拟电路版图布线的交互式编辑工具,包括:交互式操作模块、命令流转译模块、布线拓扑优化模块;其中,交互式操作模块用于对用户输入布线命令流的读取和记录;命令流转译模块用于对读入的布线命令流进行转译,将其分解成拓扑优化算法的操作命令;布线拓扑优化模块用于通过布线拓扑优化算法高效地完成模拟电路版图布线编辑。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210036319.4A CN114510900A (zh) | 2022-01-13 | 2022-01-13 | 一种用于模拟电路版图布线的交互式编辑方法及工具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210036319.4A CN114510900A (zh) | 2022-01-13 | 2022-01-13 | 一种用于模拟电路版图布线的交互式编辑方法及工具 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114510900A true CN114510900A (zh) | 2022-05-17 |
Family
ID=81550755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210036319.4A Pending CN114510900A (zh) | 2022-01-13 | 2022-01-13 | 一种用于模拟电路版图布线的交互式编辑方法及工具 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114510900A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115688671A (zh) * | 2022-11-14 | 2023-02-03 | 深圳市奇普乐芯片技术有限公司 | 布线方法、装置、终端及存储介质 |
CN116467997A (zh) * | 2023-05-10 | 2023-07-21 | 南京邮电大学 | 基于决策协商算法的多实例化分块布图下的顶层布线方法 |
CN117272913A (zh) * | 2023-10-10 | 2023-12-22 | 深圳市弘楚科技有限公司 | 集成电路版图设计系统及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060064654A1 (en) * | 2004-09-21 | 2006-03-23 | Shuo Zhang | Routed layout optimization with geotopological layout encoding for integrated circuit designs |
US7065729B1 (en) * | 1998-10-19 | 2006-06-20 | Chapman David C | Approach for routing an integrated circuit |
CN110147632A (zh) * | 2019-05-30 | 2019-08-20 | 福州大学 | 一种考虑非均匀轨道和障碍物的拓扑匹配总线布线方法 |
CN112989737A (zh) * | 2021-02-07 | 2021-06-18 | 北京大学 | 一种交互式模拟电路版图编辑方法及系统 |
-
2022
- 2022-01-13 CN CN202210036319.4A patent/CN114510900A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7065729B1 (en) * | 1998-10-19 | 2006-06-20 | Chapman David C | Approach for routing an integrated circuit |
US20060064654A1 (en) * | 2004-09-21 | 2006-03-23 | Shuo Zhang | Routed layout optimization with geotopological layout encoding for integrated circuit designs |
CN110147632A (zh) * | 2019-05-30 | 2019-08-20 | 福州大学 | 一种考虑非均匀轨道和障碍物的拓扑匹配总线布线方法 |
CN112989737A (zh) * | 2021-02-07 | 2021-06-18 | 北京大学 | 一种交互式模拟电路版图编辑方法及系统 |
Non-Patent Citations (1)
Title |
---|
曾璇, 关键, 赵文庆, 唐璞山: "Amodgen:基于约束的CMOS模拟电路器件版图生成器", 计算机辅助设计与图形学学报, no. 01, 1 January 2000 (2000-01-01) * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115688671A (zh) * | 2022-11-14 | 2023-02-03 | 深圳市奇普乐芯片技术有限公司 | 布线方法、装置、终端及存储介质 |
CN115688671B (zh) * | 2022-11-14 | 2023-11-03 | 深圳市奇普乐芯片技术有限公司 | 布线方法、装置、终端及存储介质 |
CN116467997A (zh) * | 2023-05-10 | 2023-07-21 | 南京邮电大学 | 基于决策协商算法的多实例化分块布图下的顶层布线方法 |
CN116467997B (zh) * | 2023-05-10 | 2023-09-26 | 南京邮电大学 | 基于决策协商算法的多实例化分块布图下的顶层布线方法 |
CN117272913A (zh) * | 2023-10-10 | 2023-12-22 | 深圳市弘楚科技有限公司 | 集成电路版图设计系统及方法 |
CN117272913B (zh) * | 2023-10-10 | 2024-05-10 | 深圳市弘楚科技有限公司 | 集成电路版图设计系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114510900A (zh) | 一种用于模拟电路版图布线的交互式编辑方法及工具 | |
US4922432A (en) | Knowledge based method and apparatus for designing integrated circuits using functional specifications | |
US5471398A (en) | MTOL software tool for converting an RTL behavioral model into layout information comprising bounding boxes and an associated interconnect netlist | |
JP2954894B2 (ja) | 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置 | |
CN112989737B (zh) | 一种交互式模拟电路版图编辑方法及系统 | |
US7937681B2 (en) | Method and mechanism for implementing automated PCB routing | |
US6735742B2 (en) | Method for optimizing a cell layout using parameterizable cells and cell configuration data | |
US7159202B2 (en) | Methods, apparatus and computer program products for generating selective netlists that include interconnection influences at pre-layout and post-layout design stages | |
US7111268B1 (en) | Post-layout optimization in integrated circuit design | |
US6546532B1 (en) | Method and apparatus for traversing and placing cells using a placement tool | |
US9208277B1 (en) | Automated adjustment of wire connections in computer-assisted design of circuits | |
CA2415810C (en) | Method of schematic-level ams topology optimization using direct representations | |
JP2001505716A (ja) | 電子素子におけるネット・ルーティング方法 | |
US9201999B1 (en) | Integrated circuit floorplan having feedthrough buffers | |
US5912819A (en) | Method for designing an architectural system | |
US20050187750A1 (en) | Data processing device designing method, data processing device designing apparatus, program and computer readable information recording medium | |
US7134112B1 (en) | Incremental routing in integrated circuit design | |
US6442740B1 (en) | Clock signal analysis device and clock signal analysis method | |
CN115526140A (zh) | 一种考虑先进制程约束和单元移动的全局布线方法 | |
JP2010073073A (ja) | レイアウト設計方法、装置及びプログラム | |
US6892374B2 (en) | Systems and methods for generating an artwork representation according to a circuit fabrication process | |
JP4733059B2 (ja) | 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム | |
US11586799B1 (en) | Systems and methods of eliminating connectivity mismatches in a mask layout block | |
CN116663486A (zh) | 一种基于pi分析的芯片电源规划方法及相关装置 | |
CN118113660B (zh) | Fpga延时优化方法、装置、设备、存储介质及程序产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |