CN115144735A - 测试程序确定方法、装置、电子设备及可读存储介质 - Google Patents
测试程序确定方法、装置、电子设备及可读存储介质 Download PDFInfo
- Publication number
- CN115144735A CN115144735A CN202211059469.3A CN202211059469A CN115144735A CN 115144735 A CN115144735 A CN 115144735A CN 202211059469 A CN202211059469 A CN 202211059469A CN 115144735 A CN115144735 A CN 115144735A
- Authority
- CN
- China
- Prior art keywords
- test
- result data
- test result
- wafer
- relational expression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000012360 testing method Methods 0.000 claims abstract description 265
- 239000013256 coordination polymer Substances 0.000 claims abstract description 85
- 230000014509 gene expression Effects 0.000 claims abstract description 78
- 235000012431 wafers Nutrition 0.000 claims description 121
- 238000010998 test method Methods 0.000 claims description 16
- 230000001419 dependent effect Effects 0.000 claims description 15
- 230000003068 static effect Effects 0.000 claims description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000013100 final test Methods 0.000 description 130
- 238000010586 diagram Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000004590 computer program Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012887 quadratic function Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本公开提供一种测试程序确定方法、装置、电子设备及可读存储介质，该方法包括：获取晶圆所包括的晶片进行CP测试后的CP测试结果数据；根据所述CP测试结果数据及线性关系表达式预测所述晶片在FT测试阶段的FT测试结果数据，所述线性关系表达式根据其他良品芯片的既往CP测试结果数据与其既往FT测试结果数据拟合而成；根据所述FT测试结果数据对所述晶圆内的晶片进行分级；根据各级晶片的级标识，确定用于对各级晶片进行所述FT测试的FT测试程序。通过该方法，有利于节省测试资源，降低测试成本。
Description
技术领域
本公开涉及测试领域，尤其涉及一种测试程序确定方法、装置、电子设备及计算机可读存储介质。
背景技术
现有的自动化性能分级测试技术，都是在最终测试（Final Test，FT）阶段进行直接分级。
在进行FT时，可能会涉及到多个站点，每个站点的测试内容不同。在FT阶段，只能在当前站点尽可能地通过具有不同物理Bin（等级）的handler（机械手）将其区分开，如果物理Bin的数量不够，只能把当前站点未能区分开的所有芯片放在一个临时的物理Bin中，然后再通过加一道或者多道FT测试程序来实现进一步分级。
然而有些性能等级的芯片可能需要经过几轮FT测试才能被筛选出来，若按照上述测试方案，可能会导致为了测试某一类芯片而额外新增多道测试程序，进而造成测试资源的浪费，增加了测试成本。
发明内容
本公开的目的是提供一种测试程序确定方法、装置、电子设备及可读存储介质，有利于节省测试资源，降低测试成本。
根据本公开的一个方面，提供一种测试程序确定方法，该方法包括：获取晶圆所包括的晶片进行CP测试后的CP测试结果数据；根据所述CP测试结果数据及线性关系表达式预测所述晶片在FT测试阶段的FT测试结果数据，所述线性关系表达式根据其他良品芯片的既往CP测试结果数据与其既往FT测试结果数据拟合而成；根据所述FT测试结果数据对所述晶圆内的晶片进行分级；根据各级晶片的级标识，确定用于对各级晶片进行所述FT测试的FT测试程序；与不同级标识对应的FT测试程序不同。
本公开一种可行的实现方式中，在所述根据所述CP测试结果数据及线性关系表达式预测所述晶片在FT测试阶段的FT测试结果数据之前，所述方法还包括：接收其他设备所发送的所述线性关系表达式；或者，根据所述既往CP测试结果数据以及所述既往FT测试结果数据拟合所述线性关系表达式。
本公开一种可行的实现方式中，所述根据所述既往CP测试结果数据以及所述既往FT测试结果数据拟合所述线性关系表达式，包括：将所述良品芯片换算成二维坐标系中的点，所述既往CP测试结果数据包括的第一参数为横坐标，所述既往FT测试结果数据包括的第二参数为纵坐标；通过拟合多个不同的良品芯片在所述二维坐标系中的点之间的关系，得到以所述第一参数为自变量，以所述第二参数为因变量的线性关系表达式。
本公开一种可行的实现方式中，所述第一参数为环形振荡器/静态电流的比值信息，所述第二参数包括频率信息、核心电压信息以及动态电流信息中的至少一项子参数，且针对所述第二参数信息所包括的每项子参数均存在对应的线性关系表达式。
本公开一种可行的实现方式中，所述良品芯片属于同一芯片产品的不同cornerwafer。
本公开一种可行的实现方式中，所述根据所述CP测试结果数据及线性关系表达式预测所述晶片在FT测试阶段的FT测试结果数据，包括：将所述CP测试结果数据包括的预设参数作为所述线性关系表达式的自变量，计算得到所述线性关系表达式的因变量，所述因变量为所述晶片的所述FT测试结果数据。
本公开一种可行的实现方式中，所述根据所述FT测试结果数据对所述晶圆内的晶片进行分级，包括：根据所述FT测试结果数据，确定所述晶片的虚拟BIN信息；将具有相同的所述虚拟BIN信息的晶片分为同一级；所述虚拟BIN信息为所述晶片所属分级的级标识。
本公开一种可行的实现方式中，所述根据所述FT测试结果数据，确定所述晶片的虚拟BIN信息，包括：将所述FT测试结果数据与当前或既往获取到的与各个BIN信息对应的数据范围进行匹配；将所述测试结果数据所属的数据范围所对应的BIN信息确定为所述虚拟BIN信息。
根据本公开的另一方面，还提供一种测试程序确定装置，包括：获取模块、预测模块、分级模块以及确定模块。
获取模块，用于获取晶圆所包括的晶片进行CP测试后的CP测试结果数据；
预测模块，用于根据所述CP测试结果数据及线性关系表达式预测所述晶片在FT测试阶段的FT测试结果数据，所述线性关系表达式根据其他良品芯片的既往CP测试结果数据与其既往FT测试结果数据拟合而成；
分级模块，用于根据所述FT测试结果数据对所述晶圆内的晶片进行分级；
确定模块，用于根据各级晶片的级标识，确定用于对各级晶片进行所述FT测试的FT测试程序；与不同级标识对应的FT测试程序不同。
本公开一种可行的实现方式中，所述测试程序确定装置还包括接收模块，用于接收其他设备所发送的所述线性关系表达式。
本公开一种可行的实现方式中，所述测试程序确定装置还包括拟合模块，用于根据所述既往CP测试结果数据以及所述既往FT测试结果数据拟合所述线性关系表达式。
本公开一种可行的实现方式中，所述拟合模块，用于将所述良品芯片换算成二维坐标系中的点，所述既往CP测试结果数据包括的第一参数为横坐标，所述既往FT测试结果数据包括的第二参数为纵坐标；通过拟合多个不同的良品芯片在所述二维坐标系中的点之间的关系，得到以所述第一参数为自变量，以所述第二参数为因变量的线性关系表达式。
本公开一种可行的实现方式中，所述第一参数为环形振荡器/静态电流的比值信息，所述第二参数包括频率信息、核心电压信息以及动态电流信息中的至少一项子参数，且针对所述第二参数信息所包括的每项子参数均存在对应的线性关系表达式。
本公开一种可行的实现方式中，所述良品芯片属于同一芯片产品的不同cornerwafer。
本公开一种可行的实现方式中，所述预测模块，用于将所述CP测试结果数据包括的预设参数作为所述线性关系表达式的自变量，计算得到所述线性关系表达式的因变量，所述因变量为所述晶片的所述FT测试结果数据。
本公开一种可行的实现方式中，所述分级模块，用于根据所述FT测试结果数据，确定所述晶片的虚拟BIN信息；将具有相同的所述虚拟BIN信息的晶片分为同一级；所述虚拟BIN信息为所述晶片所属分级的级标识。
本公开一种可行的实现方式中，所述分级模块，用于将所述FT测试结果数据与当前或既往获取到的与各个BIN信息对应的数据范围进行匹配；将所述测试结果数据所属的数据范围所对应的BIN信息确定为所述虚拟BIN信息。
根据本公开的另一方面，还提供一种电子设备，包括处理器以及与所述处理器连接的存储器，在所述存储器上存储有可被所述处理器运行的测试程序确定程序，所述测试程序确定程序被所述处理器运行时，实现本公开任一可行实现方式所提供的测试程序确定方法。
根据本公开的另一方面，还提供一种计算机可读存储介质，该计算机可读存储介质上存储有测试程序确定程序，当测试程序确定程序被执行时，实现本公开任一可行的实现方式所提供的测试程序确定方法。
附图说明
图1为本公开一个实施例的测试程序确定方法的流程示意图；
图2为本公开一个实施例的测试程序确定装置的结构示意图；
图3为本公开一个实施例的电子设备的结构示意图。
附图标记：100-电子设备；110-存储器；120-通讯总线；130-处理器；140-其他部件；400-测试程序确定装置；410-获取模块；420-预测模块；430-分级模块；440-确定模块。
具体实施方式
在介绍本公开实施例之前，应当说明的是：
本公开部分实施例被描述为处理流程，虽然流程的各个操作步骤可能被冠以顺序的步骤编号，但是其中的操作步骤可以被并行地、并发地或者同时实施。
本公开实施例中可能使用了术语“第一”、“第二”等等来描述各个特征，但是这些特征不应当受这些术语限制。使用这些术语仅仅是为了将一个特征与另一个特征进行区分。
本公开实施例中可能使用了术语“和/或”，“和/或”包括其中一个或更多所列出的相关联特征的任意和所有组合。
应当理解的是，当描述两个部件的连接关系或通信关系时，除非明确指明两个部件之间直接连接或直接通信，否则，两个部件的连接或通信可以理解为直接连接或通信，也可以理解为通过中间部件间接连接或通信。
为了使本公开实施例中的技术方案及优点更加清楚明白，以下结合附图对本公开的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本公开的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。
下面先针对本公开所涉及到的术语进行介绍：
晶圆（Wafer）：是指制作硅半导体电路所用的硅晶片，其原始材料是硅。
晶片或者裸片（Die）：是指Wafer上的小块晶片晶圆体，包括了设计完整的单个芯片以及芯片邻近水平和垂直方向上的部分划片槽区域。
晶圆测试（Chip Probing，CP）：指的是芯片在wafer阶段，通过探针卡扎到芯片管脚上对芯片进行性能及功能进行测试，以获得基本器件参数，如Vt（阈值电压），Rdson（导通电阻），BVdss（源漏击穿电压），Igss（栅源漏电流），Idss（漏源漏电流）、RingOSC(环形振荡器)/Sidd（静态电流）等。
最终测试（Final Test，FT）：指的是芯片在封装完成以后进行的最终测试，一般而言，FT测试的测试项可以包括频率、核心电压以及动态电流等。
下面将针对本公开所提供的测试程序确定方案进行介绍。
位于晶圆上的晶片经过CP测试后，会得到相应的CP测试结果数据。若根据CP测试结果数据判断CP测试通过，可将晶片从晶圆上切割下来并进行后续流程，例如打包、封装等，以便后续对封装后的晶片（此时产品形态为芯片）进行FT测试。后续可通过FT测试结果数据判断芯片是否符合产品性能要求，以及通过FT测试结果数据对符合不同产品性能要求的芯片进行分级。
针对同一批芯片，为了避免需要进行多道FT测试工序后才能对其进行准确分级，如图1所示，本公开提供一种测试程序确定方法，用于自动筛选出适合该批芯片的FT测试程序，以便后续通过该FT测试程序对该批芯片进行一次FT测试后，就可以尽可能地对该批芯片进行分级。该方法可以包括：
S110：获取晶圆所包括的晶片进行CP测试后的CP测试结果数据。
S120：根据所述CP测试结果数据及线性关系表达式预测所述晶片在FT测试阶段的FT测试结果数据。
其中，线性关系表达式是根据其他良品芯片的既往CP测试结果数据与其既往FT测试结果数据拟合而成。
S130：根据所述FT测试结果数据对所述晶圆内的晶片进行分级。
S140：根据各级晶片的级标识，确定用于对各级晶片进行所述FT测试的FT测试程序。
其中，与不同级标识对应的FT测试程序不同。
在本公开实施例中，级标识的个数以及与各个级标识所对应的FT测试程序所包括的具体测试项，由芯片产品所需交付的客户的具体产品需求来确定。
例如针对某一具体芯片产品，客户A期望芯片能够同时满足测试项1、测试项2、测试项3以及测试项4，客户B期望芯片同时满足测试项1、测试项2、测试项3以及测试项5，客户C与客户D期望芯片同时满足测试项1、测试项2、测试项3、测试项5以及测试项6。在这种应用场景下，可以设置3个级标识，分别为a，b，c，其中，与级标识a对应的FT测试程序1所包括的测试项为测试项1、测试项2、测试项3以及测试项4；与级标识b对应的FT测试程序2所包括的测试项为测试项1、测试项2、测试项3以及测试项5；与级标识c对应的FT测试程序3所包括的测试项为测试项1、测试项2、测试项3、测试项5以及测试项6。
那么针对这一具体芯片产品，在后续的FT测试阶段，可通过FT测试程序1对级标识为a的芯片集合（LOT）进行FT测试，可通过FT测试程序2对级标识为b的芯片集合进行FT测试，可通过FT测试程序3对级标识为c的芯片集合进行FT测试。
相应的，级标识为a的芯片集合中，FT测试结果为Pass的芯片为满足交付给客户A要求的芯片，级标识为b的芯片集合中，FT测试结果为Pass的芯片为满足交付给客户B要求的芯片，级标识为c的芯片集合中，FT测试结果为Pass的芯片为满足交付给客户C以及客户D要求的芯片。
也就是说，在本公开实施例中，可通过用于表征CP测试结果数据与FT测试结果数据之间的线性关系的线性关系表达式以及通过CP测试的晶片的CP测试结果数据，预测出通过CP测试的晶片在后续进行FT测试时的FT测试结果数据，以便可通过该预测出的虚拟的FT测试结果数据对晶圆内的晶片进行预分级。当获取到各晶片经过预分级得到的级标识后，可相应地确定出与各级晶片的级标识适配的FT测试程序，以便在后续的FT测试阶段，可以通过与各级晶片适配的FT测试程序对其进行FT测试。
在上述过程中，针对具有级标识的各级芯片，无需经过多轮FT测试，可仅通过一轮的FT测试便可被分成不同的性能规格，在降低测试资源的同时，还极大提高了芯片测试效率，可以实现降低测试成本的效果。
下面将针对本公开所提供的测试程序确定方法的实施细节进行详细介绍。
S110：获取晶圆所包括的晶片进行CP测试后的CP测试结果数据。
在本公开实施例中，晶圆所包括的各晶片具备对应的ID（Identification，身份标识）。晶片的ID预先烧写在对应晶片内，且可被读取出。其中，晶片的标识信息可以包括晶片所属晶圆的晶圆编号、在晶圆中的横坐标以及在晶圆中的纵坐标等信息，以便通过ID可追踪回每颗晶片的物理位置。
此外，在本公开实施例中，各晶片在CP测试阶段的CP测试结果数据可以与各晶片的ID一一对应，因此，各晶片在CP测试阶段的CP测试结果数据可以以各晶片的ID为索引保存在本地或者云端内。
在此基础上，可以通过读取各晶片的ID并以此为索引，进而获取到各晶片的CP测试结果数据。
当然，在一些应用场景中，在获取CP测试结果数据时，为了减少数据量，一般获取的是CP测试结果为Pass的晶片的CP测试结果数据。
在本公开的一些实施中，CP测试结果数据至少包括晶片的RingOSC(环形振荡器)/Sidd（静态电流）参数。
前文提及，本公开主要是通过晶片在当前的CP测试结果数据以及用于表征CP测试结果数据与FT测试结果数据之间的线性关系的线性关系表达式，来预测晶片在后续FT测试阶段的FT测试结果数据。相应的，在进行预测之前或者在进行预测之时，需要获取到该线性关系表达式。
下面将以在进行预测之前获取到该线性关系表达式为例，对获取到线性关系表达式的过程进行介绍。可以理解，当需要实施另一种情况（即在进行预测之时获取到该线性关系表达式）时，可以参照该实施例进行适应性调整，本公开不再对另一种情况进行赘述。
在一些应用场景中，该线性关系表达式可以是由其他设备根据良品芯片的既往CP测试结果数据及其既往FT测试结果数据拟合而成，以便用于执行本方法的设备可以主动获取或者被动接收到该线性关系表达式。
在另一些应用场景中，该线性关系表达式可以是由用于执行本方法的设备根据良品芯片的既往CP测试结果数据及其既往FT测试结果数据拟合而成。
可选的，在上述两种应用场景下，在根据良品芯片的既往CP测试结果数据及其既往FT测试结果数据拟合线性关系表达式时，可以先构造包括横轴X、纵轴Y以及原点O的二维坐标系。然后根据每个良品芯片的既往CP测试结果数据及其既往FT测试结果数据，将每个良品芯片换算成二维坐标系中的点。
例如，针对每个良品芯片，可以将其既往CP测试结果数据所包括的第一参数作为与其对应的点的横坐标x，可以将其既往FT测试结果数据所包括的第二参数作为与其对应的点的纵坐标y，从而将每个良品芯片映射成二维坐标系中的点。
在本公开的一些实施方式中，既往CP测试结果数据所包括的第一参数可以是RingOSC(环形振荡器)/Sidd（静态电流）的比值信息；既往FT测试结果数据所包括的第二参数，可以包括频率信息、核心电压信息以及动态电流信息中的至少一项子参数，且每项子参数分别对应一种二维坐标系。
其中，当第二参数包括一项子参数，例如频率时，相应的，此时构建的二维坐标系X-O-Y即为RingOSC(环形振荡器)/Sidd（静态电流）-O-频率。在将芯片映射到该二维坐标系时，是将芯片的RingOSC/Sidd作为芯片在二维坐标系中的横坐标x，将芯片的频率作为芯片在二维坐标系中的纵坐标y。在这种实施方式下，一个芯片与一种二维坐标系对应。
当第二参数包括多项子参数，例如为频率、核心电压以及动态电流时，相应的，此时需要构建三种二维坐标系，分别为RingOSC(环形振荡器)/Sidd（静态电流）-O-频率（假设为第一二维坐标系）、RingOSC(环形振荡器)/Sidd（静态电流）-O-核心电压（假设为第二二维坐标系）以及RingOSC(环形振荡器)/Sidd（静态电流）-O-动态电流（假设为第三二维坐标系）。在将芯片映射到该二维坐标系时，针对同一芯片，需要分别将芯片的RingOSC/Sidd作为芯片在第一二维坐标系中的横坐标x，将芯片的频率作为芯片在第一二维坐标系中的纵坐标y；将芯片的RingOSC/Sidd作为芯片在第二二维坐标系中的横坐标x，将芯片的核心电压作为芯片在第一二维坐标系中的纵坐标y；将芯片的RingOSC/Sidd作为芯片在第三二维坐标系中的横坐标x，将芯片的动态电流作为芯片在第三二维坐标系中的纵坐标y。在这种实施方式下，一个芯片与需要与三种二维坐标系对应。
在得到包括多个点的二维坐标系后，针对每个二维坐标系，即可通过拟合多个不同的良品芯片在同一个二维坐标系中的点之间的关系，得到以第一参数为自变量，以第二参数为因变量的线性关系表达式。
相应的，若第二参数包括N项子参数，那么最终将会拟合出N个线性关系表达式，即第二参数所包括的每项第二子参数均存在对应的线性关系表达式。
拟合多个不同的良品芯片在同一二维坐标系中的点之间的关系，即为构建能够满足二维坐标系中的点的线性表达式。例如，当上述二维坐标系中的点呈现为y（第二参数）关于x（第一参数）的一次函数时，可以构建线性表达式y=kx+b，并通过二维坐标系中的点在二维坐标系中的实际坐标，计算出k以及b的值，进而拟合得到线性表达式y=kx+b。再例如当上述二维坐标系中的点呈现为y（第二参数）关于x（第一参数）的二次函数时，可以构建线性表达式y=ax2+bx+c，并通过二维坐标系中的点在二维坐标系中的实际坐标，计算出a、b以及c的具体值，进而拟合得到线性表达式y=ax2+bx+c。
当然，可以理解，在实际情况中，若二维坐标系中点与点之间的线性关系越复杂，最终得到的线性表达式越复杂，其所包括的x的最高阶次越高。
当然，值得指出的是，上述用于拟合线性关系表达式的良品芯片属于同一芯片产品。
在一些应用场景中，可以从已被判定为是良品的同一芯片产品中，随机挑选一定数量（例如50）的良品芯片，并基于这一定数量的良品芯片的既往CP测试结果数据以及既往FT测试结果数据来拟合线性关系表达式。
此外，由于芯片制造是一个物理过程，存在着工艺偏差（包括掺杂浓度、扩散深度、刻蚀程度等），这会导致不同批次之间、同一批次不同晶圆之间以及同一晶圆不同芯片之间的情况存在差异，相应的，在同一片wafer上，根据每个晶片的载流子平均漂移速度的特性，将同一晶圆上的晶片划分到不同的corner wafer（工艺角）。
基于此，为了保证拟合出的线性关系表达式能够尽可能较为均衡地反映出位于不同corner wafer的晶片所制造出的芯片的CP测试结果数据与FT测试结果数据之间的关联性，以保证后续基于线性关系表达式所预测出的数据的准确性，在另一些应用场景中，可以从同一芯片产品在不同corner wafer的良品芯片中，分别抽取一定数量的良品芯片，并基于这些抽取出的良品芯片的既往CP测试结果数据以及既往FT测试结果数据来拟合线性关系表达式。
S120：根据所述CP测试结果数据及线性关系表达式预测所述晶片在FT测试阶段的FT测试结果数据。
前文提及，线性关系表达式用于表征CP测试结果数据与FT测试结果数据之间的线性关系，基于此，在获取到CP测试结果数据后，即可基于CP测试结果数据以及线性关系表达式，预测出晶片在后续的FT测试阶段的FT测试结果数据。
可选的，预测的过程，即为将CP测试结果数据所包括的预设参数，例如RingOSC/Sidd，作为线性关系表达式的自变量，进而计算得到线性关系表达式的因变量，该因变量即为预测出的FT测试结果数据。
当然，按照前述实施例所述，若在拟合线性关系表达式时，用于表示纵轴的第二参数包括多项子参数，且针对每项子参数存在对应的线性关系表达式，那么在预测FT测试结果数据时，也相应地需要将RingOSC/Sidd代入不同的线性关系表达式中，分别得到与各项子参数对应的数据，进而预测得到包括多项子参数的FT测试结果数据。
以上文中的第二参数包括频率、核心电压以及动态电流为例，那么预测得到的FT测试结果数据也相应包括频率、核心电压以及动态电流。
S130：根据所述FT测试结果数据对所述晶圆内的晶片进行分级。
在预测出FT测试结果数据后，可以根据FT测试结果数据，确定晶片的虚拟BIN信息；然后将具有相同的虚拟BIN信息的晶片分为同一级；虚拟BIN信息为晶片所属分级的级标识。
前文提及，级标识（即虚拟BIN信息）的个数由芯片产品所需交付的客户的具体产品需求来确定。在预先确定好虚拟BIN信息的个数的前提下，还可以预先为每个虚拟BIN信息配置与其对应的FT测试结果数据中的各项子参数所属的数据范围，用于表征具备该特定虚拟BIN信息的晶片的FT测试结果数据所包括的各项子参数应该位于的数据范围。
基于此，在预测出FT测试结果数据后，可以将FT测试结果数据所包括的各项子参数与当前或者既往获取到的各个虚拟BIN信息所对应的各项数据范围进行匹配，若某个晶片的FT测试结果数据所包括的各项子参数均属于某一特定的虚拟BIN信息的对应项子参数的数据范围内，那么确定该晶片的虚拟BIN信息为该特定的虚拟BIN信息。
S140：根据各级晶片的级标识，确定用于对各级晶片进行所述FT测试的FT测试程序。
在对晶片进行分级后，由于与不同级标识对应的FT测试程序不同，因此，即可得到与该级晶片的级标识对应的FT测试程序。
当后续基于级标识对晶片进行切割后，具有相同级标识的晶片将会被打包至同一LOT，且通过与其级标识对应的FT测试程序进行FT测试。
此外，如图2所示，本公开实施例还提供一种测试程序确定装置400，包括：获取模块410、预测模块420、分级模块430以及确定模块440。
获取模块410，用于获取晶圆所包括的晶片进行CP测试后的CP测试结果数据；
预测模块420，用于根据所述CP测试结果数据及线性关系表达式预测所述晶片在FT测试阶段的FT测试结果数据，所述线性关系表达式根据其他良品芯片的既往CP测试结果数据与其既往FT测试结果数据拟合而成；
分级模块430，用于根据所述FT测试结果数据对所述晶圆内的晶片进行分级；
确定模块440，用于根据各级晶片的级标识，确定用于对各级晶片进行所述FT测试的FT测试程序；与不同级标识对应的FT测试程序不同。
在本公开一种可行的实现方式中，所述测试程序确定装置400还可以包括接收模块，用于接收其他设备所发送的所述线性关系表达式。
在本公开一种可行的实现方式中，所述测试程序确定装置400还包括拟合模块，用于根据所述既往CP测试结果数据以及所述既往FT测试结果数据拟合所述线性关系表达式。
在本公开一种可行的实现方式中，所述拟合模块，用于将所述良品芯片换算成二维坐标系中的点，所述既往CP测试结果数据包括的第一参数为横坐标，所述既往FT测试结果数据包括的第二参数为纵坐标；通过拟合多个不同的良品芯片在所述二维坐标系中的点之间的关系，得到以所述第一参数为自变量，以所述第二参数为因变量的线性关系表达式。
在本公开一种可行的实现方式中，所述第一参数为环形振荡器/静态电流的比值信息，所述第二参数包括频率信息、核心电压信息以及动态电流信息中的至少一项子参数，且针对所述第二参数信息所包括的每项子参数均存在对应的线性关系表达式。
在本公开一种可行的实现方式中，所述良品芯片属于同一芯片产品的不同cornerwafer。
在本公开一种可行的实现方式中，所述预测模块420，用于将所述CP测试结果数据包括的预设参数作为所述线性关系表达式的自变量，计算得到所述线性关系表达式的因变量，所述因变量为所述晶片的所述FT测试结果数据。
在本公开一种可行的实现方式中，所述分级模块430，用于根据所述FT测试结果数据，确定所述晶片的虚拟BIN信息；将具有相同的所述虚拟BIN信息的晶片分为同一级；所述虚拟BIN信息为所述晶片所属分级的级标识。
在本公开一种可行的实现方式中，所述分级模块430，用于将所述FT测试结果数据与当前或既往获取到的与各个BIN信息对应的数据范围进行匹配；将所述测试结果数据所属的数据范围所对应的BIN信息确定为所述虚拟BIN信息。
至于本公开所提供的测试程序确定装置400的具体实施细节，可以参考前述方法实施例中的相关描述，此处不再赘述。
此外，本公开实施例还提供一种用于执行上述测试程序确定方法的电子设备。
在一些实施方式中，如图3所示，电子设备100可以包括：存储器110、通讯总线120、处理器130以及其他部件140（如果必要）。
其中，存储器110、处理器130以及可能出现于电子设备100内的其他部件140之间可相互之间直接或间接地电性连接，以实现数据的传输或交互。例如，如图3所示出的这些部件相互之间可通过一条或多条通讯总线120或信号线实现电性连接。
存储器110用于存储计算机程序，如存储有图2中所示的软件功能模块，即测试程序确定装置400。其中，测试程序确定装置400包括至少一个可以以软件（Software）或固件（Firmware）的形式存储于存储器110中或固化在电子设备100的操作系统（OperatingSystem，OS）中的软件功能模块。
处理器130，用于执行存储器110中存储的可执行模块，例如测试程序确定装置400包括的软件功能模块或计算机程序。
存储器110可以是，但不限于，随机存取存储器（Random Access Memory，RAM），只读存储器（Read Only Memory，ROM），可编程只读存储器（Programmable Read-OnlyMemory，PROM），可擦除只读存储器（Erasable Programmable Read-Only Memory，EPROM），电可擦除只读存储器（Electric Erasable Programmable Read-Only Memory，EEPROM）等。
处理器130可能是一种集成电路芯片，具有信号的处理能力。上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit， CPU)、网络处理器(NetworkProcessor，NP)等；还可以是数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(FieldProgrammable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。
此外，本公开实施例还提供一种计算机可读存储介质，在该计算机可读存储介质上存储有测试程序确定程序，该测试程序确定程序被执行时，可实现上述任一可行的实现方式所提供的测试程序确定方法。至于具体的执行过程可参照上述方法实施例，此处不再赘述。
基于上述测试程序确定方案，可通过晶片在CP测试阶段的CP测试结果数据以及用于表征CP测试结果数据与FT测试结果数据之间的线性关系的线性关系表达式，预测出晶片的FT测试结果数据，以及根据FT测试结果数据对晶片进行预分级。那么后续针对具有级标识的各级芯片，无需经过多轮FT测试，可仅通过一轮的FT测试便可被分成不同的性能规格，在降低测试资源的同时，还极大提高了芯片测试效率，可以实现降低测试成本的效果。
尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。
本领域内的技术人员应明白，本公开的实施例可提供为方法、系统或计算机程序产品。因此，本公开可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本公开是参照根据本公开实施例的方法、设备（系统）和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
最后应当说明的是：以上实施例仅用于说明本公开的技术方案而非对其保护范围的限制，尽管参照上述实施例对本公开进行了详细的说明，所属领域的普通技术人员应当理解:本领域技术人员阅读本公开后依然可对发明的具体实施方式进行种种变更、修改或者等同替换，但这些变更、修改或者等同替换，均在公开待批的权利要求保护范围之内。
Claims (11)
1.一种测试程序确定方法，所述方法包括：
获取晶圆所包括的晶片进行CP测试后的CP测试结果数据；
根据所述CP测试结果数据及线性关系表达式预测所述晶片在FT测试阶段的FT测试结果数据，所述线性关系表达式根据其他良品芯片的既往CP测试结果数据与其既往FT测试结果数据拟合而成；
根据所述FT测试结果数据对所述晶圆内的晶片进行分级；
根据各级晶片的级标识，确定用于对各级晶片进行所述FT测试的FT测试程序；与不同级标识对应的FT测试程序不同。
2.根据权利要求1所述的方法，在所述根据所述CP测试结果数据及线性关系表达式预测所述晶片在FT测试阶段的FT测试结果数据之前，所述方法还包括：
接收其他设备所发送的所述线性关系表达式；或者，
根据所述既往CP测试结果数据以及所述既往FT测试结果数据拟合所述线性关系表达式。
3.根据权利要求2所述的方法，所述根据所述既往CP测试结果数据以及所述既往FT测试结果数据拟合所述线性关系表达式，包括：
将所述良品芯片换算成二维坐标系中的点，所述既往CP测试结果数据包括的第一参数为横坐标，所述既往FT测试结果数据包括的第二参数为纵坐标；
通过拟合多个不同的良品芯片在所述二维坐标系中的点之间的关系，得到以所述第一参数为自变量，以所述第二参数为因变量的线性关系表达式。
4.根据权利要求3所述的方法，所述第一参数为环形振荡器/静态电流的比值信息，所述第二参数包括频率信息、核心电压信息以及动态电流信息中的至少一项子参数，且针对所述第二参数信息所包括的每项子参数均存在对应的线性关系表达式。
5.根据权利要求1所述的方法，所述良品芯片属于同一芯片产品的不同corner wafer。
6.根据权利要求1-5任一项所述的方法，所述根据所述CP测试结果数据及线性关系表达式预测所述晶片在FT测试阶段的FT测试结果数据，包括：
将所述CP测试结果数据包括的预设参数作为所述线性关系表达式的自变量，计算得到所述线性关系表达式的因变量，所述因变量为所述晶片的所述FT测试结果数据。
7.根据权利要求1所述的方法，所述根据所述FT测试结果数据对所述晶圆内的晶片进行分级，包括：
根据所述FT测试结果数据，确定所述晶片的虚拟BIN信息；
将具有相同的所述虚拟BIN信息的晶片分为同一级；
所述虚拟BIN信息为所述晶片所属分级的级标识。
8.根据权利要求7所述的方法，所述根据所述FT测试结果数据，确定所述晶片的虚拟BIN信息，包括：
将所述FT测试结果数据与当前或既往获取到的与各个BIN信息对应的数据范围进行匹配；
将所述测试结果数据所属的数据范围所对应的BIN信息确定为所述虚拟BIN信息。
9.一种测试程序确定装置，包括：
获取模块，用于获取晶圆所包括的晶片进行CP测试后的CP测试结果数据；
预测模块，用于根据所述CP测试结果数据及线性关系表达式预测所述晶片在FT测试阶段的FT测试结果数据，所述线性关系表达式根据其他良品芯片的既往CP测试结果数据与其既往FT测试结果数据拟合而成；
分级模块，用于根据所述FT测试结果数据对所述晶圆内的晶片进行分级；
确定模块，用于根据各级晶片的级标识，确定用于对各级晶片进行所述FT测试的FT测试程序；
与不同级标识对应的FT测试程序不同。
10.一种电子设备，包括处理器以及与所述处理器连接的存储器，在所述存储器上存储有可被所述处理器运行的测试程序，所述测试程序被所述处理器运行时，实现如权利要求1-8中任一项所述的测试程序确定方法。
11.一种计算机可读存储介质，所述计算机可读存储介质上存储有测试程序确定程序，所述测试程序确定程序被执行时实现如权利要求1-8中任一项所述的测试程序确定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211059469.3A CN115144735B (zh) | 2022-08-30 | 2022-08-30 | 测试程序确定方法、装置、电子设备及可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211059469.3A CN115144735B (zh) | 2022-08-30 | 2022-08-30 | 测试程序确定方法、装置、电子设备及可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115144735A true CN115144735A (zh) | 2022-10-04 |
| CN115144735B CN115144735B (zh) | 2022-11-15 |
Family
ID=83415819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211059469.3A Active CN115144735B (zh) | 2022-08-30 | 2022-08-30 | 测试程序确定方法、装置、电子设备及可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115144735B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090299679A1 (en) * | 2008-05-30 | 2009-12-03 | International Business Machines Corporation | Method of Adaptively Selecting Chips for Reducing In-line Testing in a Semiconductor Manufacturing Line |
| US20190304849A1 (en) * | 2018-03-27 | 2019-10-03 | Streammosaic, Inc. | Selective inclusion/exclusion of semiconductor chips in accelerated failure tests |
| CN112382582A (zh) * | 2020-10-28 | 2021-02-19 | 海光信息技术股份有限公司 | 一种晶圆测试分类方法及系统 |
| CN112990479A (zh) * | 2021-02-26 | 2021-06-18 | 普赛微科技(杭州)有限公司 | 利用机器学习分类器提高半导体芯片良品率的方法 |
| CN114239921A (zh) * | 2021-11-23 | 2022-03-25 | 上海安路信息科技股份有限公司 | 芯片性能等级预测、封装方法及装置 |
| CN114636917A (zh) * | 2022-03-04 | 2022-06-17 | 长鑫存储技术有限公司 | 芯片的测试方法、系统、设备及存储介质 |
-
2022
- 2022-08-30 CN CN202211059469.3A patent/CN115144735B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090299679A1 (en) * | 2008-05-30 | 2009-12-03 | International Business Machines Corporation | Method of Adaptively Selecting Chips for Reducing In-line Testing in a Semiconductor Manufacturing Line |
| US20190304849A1 (en) * | 2018-03-27 | 2019-10-03 | Streammosaic, Inc. | Selective inclusion/exclusion of semiconductor chips in accelerated failure tests |
| CN112382582A (zh) * | 2020-10-28 | 2021-02-19 | 海光信息技术股份有限公司 | 一种晶圆测试分类方法及系统 |
| CN112990479A (zh) * | 2021-02-26 | 2021-06-18 | 普赛微科技(杭州)有限公司 | 利用机器学习分类器提高半导体芯片良品率的方法 |
| CN114239921A (zh) * | 2021-11-23 | 2022-03-25 | 上海安路信息科技股份有限公司 | 芯片性能等级预测、封装方法及装置 |
| CN114636917A (zh) * | 2022-03-04 | 2022-06-17 | 长鑫存储技术有限公司 | 芯片的测试方法、系统、设备及存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| 缪晟等: "基于电力网通信芯片的量产测试研究", 《物联网技术》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115144735B (zh) | 2022-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112382582B (zh) | 一种晶圆测试分类方法及系统 | |
| CN102236600B (zh) | 获得代码覆盖率的方法及装置 | |
| CN112782743B (zh) | 一种车辆定位方法、装置、计算机设备及存储介质 | |
| CN112469066B (zh) | 5g网络覆盖评估方法及装置 | |
| WO2022147966A1 (zh) | 晶圆检测方法、装置、设备及存储介质 | |
| CN115938450A (zh) | 晶圆测试归类方法、装置及计算机可读存储介质 | |
| CN115965230A (zh) | 一种晶圆制程良率分析方法、设备及系统 | |
| CN111897660A (zh) | 模型部署方法、模型部署装置及终端设备 | |
| CN115144735B (zh) | 测试程序确定方法、装置、电子设备及可读存储介质 | |
| CN108063101B (zh) | 一种晶圆缺陷测试的抽样方法 | |
| CN108920601B (zh) | 一种数据匹配方法及装置 | |
| CN115588626B (zh) | 晶圆的缺陷模式识别方法、设备及存储介质 | |
| CN113723467A (zh) | 用于缺陷检测的样本收集方法、装置和设备 | |
| US11928808B2 (en) | Wafer detection method, device, apparatus, and storage medium | |
| CN114755552A (zh) | 半导体器件测试方法及装置、电子设备、存储介质 | |
| CN112698185B (zh) | 器件窗口检验方法、装置、设备和存储介质 | |
| CN115344495A (zh) | 批量任务测试的数据分析方法、装置、计算机设备及介质 | |
| CN115550178A (zh) | 一种智慧网关管控方法及系统 | |
| CN113270342A (zh) | 晶圆测试错位的监控方法、装置、设备及存储介质 | |
| CN112529112A (zh) | 一种矿物识别的方法和装置 | |
| CN111741526A (zh) | 定位方法、装置、电子设备以及计算机存储介质 | |
| CN116755953B (zh) | 测试结果分组方法、装置、电子设备及可读存储介质 | |
| CN116401113B (zh) | 一种异构众核架构加速卡的环境验证方法、装置及介质 | |
| EP3992878B1 (en) | Method and apparatus for processing wafer inspection task, system, and storage medium | |
| CN112763973B (zh) | 基于多基站斜率筛选的tof三维定位方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231130 Address after: 401135 No. 618 Liangjiang Avenue, Longxing Town, Yubei District, Chongqing Patentee after: Xiangdixian Computing Technology (Chongqing) Co.,Ltd. Address before: Room 901, 901, floor 9 (09), building 1, yard 5, Anding Road, Chaoyang District, Beijing 100029 Patentee before: Beijing xiangdixian Computing Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |