CN114636917A - 芯片的测试方法、系统、设备及存储介质 - Google Patents

Abstract

本公开实施例提供一种芯片的测试方法、系统、设备及存储介质，涉及半导体技术领域，用于解决相关技术中芯片的测试方法存在测试精度差的技术问题，该测试方法包括获取用于制作芯片的多个目标晶圆在CP测试中的多个测试项目的测试值；根据多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定目标晶圆的质量风险等级；根据目标晶圆的质量风险等级，确定芯片在FT测试中的目标测试流程；根据目标测试流程，对芯片进行FT测试。本公开根据芯片在CP测试中的测试值来确定芯片在FT测试中的目标测试流程，以实现CP测试和FT测试的联动，进而达到提前预警出可能存在重大产品质量风险的芯片的目的，提高了芯片的质量。

Description

芯片的测试方法、系统、设备及存储介质

技术领域

本公开实施例涉及半导体技术领域，尤其涉及一种芯片的测试方法、系统、设备及存储介质。

背景技术

目前对于芯片的测试通常包括晶圆测试(Circuit Probing、Chip Probing，简称CP测试)和芯片测试(Final Test，简称FT测试)，其中，CP测试用于对封装前的芯片进行测试，FT测试用于对封装后的芯片进行测试，通过CP测试和FT测试对芯片的质量进行把控。

但是，上述的测试方式具有测试精度差的缺陷。

发明内容

鉴于上述问题，本公开实施例提供一种芯片的测试方法、系统、设备及存储介质，用于提高测试方法的测试精度，进而提高芯片的质量。

本公开实施例的第一方面提供一种芯片的测试方法，其包括：

获取用于制作芯片的多个目标晶圆在CP测试中的多个测试项目的测试值；

根据所述多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定所述目标晶圆的质量风险等级；

根据所述目标晶圆的质量风险等级，确定所述芯片在FT测试中的目标测试流程；

根据所述目标测试流程，对所述芯片进行FT测试。

在一些实施例中，所述获取用于制作芯片的多个目标晶圆在CP测试中的多个测试项目的测试值的步骤之前，所述方法还包括：

获取多个所述晶圆在CP测试中的历史测试数据；

根据多个所述历史测试数据，确定晶圆的各质量风险等级的阈值范围。

在一些实施例中，所述根据多个所述历史测试数据，确定晶圆的各质量风险等级的阈值范围包括：

根据多个所述历史测试数据，确定多个所述历史测试数据的分布图形；

根据所述分布图形，确定多个历史测试数据的平均值；

根据平均值与预设公式，确定所述晶圆的各质量风险等级的阈值范围。

在一些实施例中，所述根据平均值与预设公式，确定所述晶圆的各质量风险等级的阈值范围包括：

根据平均值和三倍标准差公式，得到所述晶圆的各质量风险等级的阈值范围，各质量风险等级包括第一质量风险等级、第二质量风险等级和第三质量风险等级；

所述第一质量风险等级的阈值范围为【μ-σ，μ+σ】，所述第二质量风险等级的阈值范围为【μ-2σ，μ-σ】和【μ+σ，μ+2σ】的并集，所述第三质量风险等级的阈值范围为【μ-3σ，μ-2σ】和【μ+2σ，μ+3σ】的并集，其中，μ为平均值，σ为标准差。

在一些实施例中，所述根据所述多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定所述目标晶圆的质量风险等级，包括：

若每个目标晶圆的所有测试项目的测试值位于晶圆的第一质量风险等级的阈值范围内，则判断所述目标晶圆不处于各个风险等级中；

若其中一个目标晶圆的所有测试项目的测试值的至少一个位于晶圆的第二质量风险等级和第三质量风险等级的阈值范围内，则判断该目标晶圆的质量风险等级为第一等级；

若其中一个所述目标晶圆的所有测试项目的测试值中至少一个位于第三质量风险等级的阈值范围外，则判断该目标晶圆的质量风险等级为第二等级；

若连续三个所述目标晶圆中，至少两个所述目标晶圆的所有测试项目的测试值中至少一个位于第三质量风险等级外，则判断该目标晶圆的质量风险等级为第三等级；

所述第一等级、所述第二等级和所述第三等级的风险等级值依次增加。

在一些实施例中，所述根据所述目标晶圆的质量风险等级，确定所述芯片在FT测试中的目标测试流程，包括：

若所述目标晶圆的质量风险等级为第一等级，则确定所述芯片在FT测试中的目标测试流程为第一目标测试流程；

若所述目标晶圆的质量风险等级为第二等级，则确定所述芯片在FT测试中的目标测试流程为第二目标测试流程；

若所述目标晶圆的质量风险等级为第三等级，则确定所述芯片在FT测试中的目标测试流程为第三目标测试流程。

在一些实施例中，所述第一目标测试流程、所述第二目标测试流程和所述第三目标测试流程中均包括：在第一测试时间内对所述芯片进行修补测试；

随着目标晶圆的质量风险等级的逐渐增加，该等级所对应的目标测试流程中的第一测试时间也逐渐增加。

在一些实施例中，还包括：当所述目标晶圆的质量风险等级为第二等级和/或第三等级时，则更换第二目标测试流程和/或所述第三目标测试流程中的FT测试库，该FT测试库的覆盖率大于所述第一目标测试流程中FT测试库的覆盖率。

在一些实施例中，还包括：当所述目标晶圆的质量风险等级为第三等级时，则在第二测试时间内对所述芯片进行老化测试实验。

在一些实施例中，所述目标晶圆的质量风险等级为第一等级、第二等级和第三等级中任意一个时，则发起报警。

在一些实施例中，所述目标晶圆的质量风险等级为第一等级、第二等级和第三等级中任意一个时，则向测试人员发出报警信息，所述报警信息携带所述目标晶圆的质量风险等级。

本公开实施例的第二方面提供一种芯片的测试系统，其包括：

获取模块，所述获取模块用于获取用于制作芯片的多个目标晶圆在CP测试中的多个测试项目的测试值；

第一确定模块，所述第一确定模块用于根据所述多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定所述目标晶圆的质量风险等级；

第二确定模块，所述第二确定模块用于根据所述目标晶圆的质量风险等级，确定所述芯片在FT测试中的目标测试流程；

控制模块，所述控制模块根据所述目标测试流程，控制测试设备对所述芯片进行测试。

在一些实施例中，所述系统还包括报警模块；

所述报警模块用于根据所述目标晶圆的质量风险等级，发起报警。

本公开实施例的第三方面提供一种设备，其包括：包括至少一个处理器和存储器，所述存储器存储计算机执行指令；

所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行上述第一方面所述的芯片的测试方法。

本公开实施例的第四方面提供一种存储介质，其包括：所述存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现第一方面所述的芯片的测试方法。

本公开实施例所提供的芯片的测试方法、系统、设备及存储介质中，通过获取目标晶圆在CP测试中的多个测试项目的测试值，利用多个测试项目的测试值与预先获取的晶圆的各质量风险等级的阈值范围，确定目标晶圆的质量风险等级，并根据目标晶圆的质量风险等级来确定芯片在FT测试中的目标测试流程，如此，可以根据芯片在CP测试中的测试值来确定芯片在FT测试中的目标测试流程，以实现芯片的CP测试和FT测试的联动，进而达到提前预警出可能存在重大产品质量风险的芯片的目的，提高了芯片的质量。

除了上面所描述的本公开实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本公开实施例提供的芯片的测试方法、系统、设备及存储介质所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

附图说明

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开实施例提供的一种芯片的检测方法的流程示意图；

图2为本公开实施例提供的另一种芯片的检测方法的流程示意图；

图3为本公开实施例提供的另一种芯片的检测方法中的部分流程示意图一；

图4为本公开实施例提供的晶圆的各质量风险等级的分布图；

图5为本公开实施例提供的另一种芯片的检测方法的部分流程示意图二；

图6为本公开实施例提供的芯片的检测系统的结构示意图；

图7为本公开实施例提供的设备的结构示意图。

具体实施方式

正如背景技术中描述，相关技术中芯片的测试方法存在测试精度差的问题，经发明人研究发现，出现这些问题的主要原因是：芯片的测试通常包括相对独立的CP测试和FT测试，通过CP测试对封装前的芯片进行测试，FT测试对封装后的芯片进行测试，不能合理地实现CP测试和FT测试的相互配合，致使仍有部分存在质量风险的芯片未能被检测出来，因此，具有测试精度差的缺陷。

针对上述技术问题，本公开实施例提供一种芯片的测试方法、系统、设备及存储介质中，通过获取目标晶圆在CP测试中的多个测试项目的测试值，利用多个测试项目的测试值与预先获取的晶圆的各质量风险等级的阈值范围，确定目标晶圆的质量风险等级，并根据目标晶圆的质量风险等级来确定芯片在FT测试中的目标测试流程，如此，可以根据芯片在CP测试中的测试值来确定芯片在FT测试中的目标测试流程，以实现芯片的CP测试和FT测试的联动，进而达到提前预警出可能存在重大产品质量风险的芯片的目的，提高了芯片的质量。

为了使本公开实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本公开保护的范围。

图1为本公开实施例提供的一种芯片的测试方法的流程示意图。请参考图1，该方法包括如下步骤：

步骤S101：获取用于制作芯片的多个目标晶圆在CP测试中的多个测试项目的测试值。

在芯片的制备过程中，通过在半导体基底上形成半导体器件，比如，电容结构、晶体管或者互连层，以形成晶圆，每个晶圆上包括多个晶粒，然后利用切割机构对晶圆进行分割，形成多个单独的晶粒，最后，通过对晶粒进行封装以形成芯片。

在本实施例中，CP测试是针对目标晶圆中的各个晶粒进行检测，用于检测各个晶粒的性能，以保证整个目标晶圆上的各个晶粒都能满足器件的特征或者设计规格书。

在CP测试中可以对目标晶圆的多个测试项目进行测试，比如，测试项目可以包括电压测试、电流测试以及时序和功能的验证。

需要说明的是，本实施例中的目标晶圆为待实施本方法的晶圆；此外，目标晶圆在CP测试中的检测，可以在晶圆检测设备上完成的。

步骤S102：根据多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定目标晶圆的质量风险等级。

在此步骤中，通过预先获取的晶圆的各质量风险等级的阈值范围，并将各质量风险等级的阈值范围作为评判目标晶圆的质量风险等级的标准，其中，晶圆的各质量风险等级的阈值范围可以根据产线的测试软件和计算公式获取。需要说明的是，晶圆为用于得到各质量风险等级的那部分基准晶圆。

步骤S103：根据目标晶圆的质量风险等级，确定芯片在FT测试中的目标测试流程。

在此步骤中，可以根据目标晶圆的质量风险等级，来调整芯片在FT测试中的测试项目和该测试项目所对应的测试参数，比如，可以根据目标晶圆的质量风险等级，来调整由目标晶圆制备的芯片在FT测试中高温测试的测试时间和测试温度。

步骤S104：根据目标测试流程，对芯片进行FT测试。

本实施例可以根据目标晶圆在CP测试中的测试值来确定芯片在FT测试中的目标测试流程，以实现芯片的CP测试和FT测试的联动，不再像相关技术中晶圆的CP测试和芯片的FT测试是相互独立，如此，可以达到提前预警出可能存在重大产品质量风险的芯片的目的，提高了芯片的质量。

图2为本公开实施例提供的另一种芯片的测试方法的流程图，如图2所示，本实施例提供的芯片的测试方法是在图1所示的实施例的基础上的进一步改进，在获取用于制作芯片的多个目标晶圆在CP测试项目的测试值的步骤之前，芯片的测试方法还包括如下步骤：

如图2所示，步骤S201：获取多个晶圆的在CP测试中的历史测试数据。

示例性地，可以基于目前的CP测试软件获取存储在其内的多个晶圆的历史测试数据，比如，可以获取存储在CP测试软件中的最近200片晶圆的历史测试数据，并将200片晶圆的历史测试数据作为后续分析获取晶圆的各质量风险等级的阈值范围的最初参考数据。

步骤S202：根据多个历史测试数据，确定晶圆的各质量风险等级的阈值范围。

示例性地，如图3所示，步骤S2021：根据多个历史测试数据，确定多个历史测试数据的分布图形，即，CP测试中的测试软件能够实时统计并显示测试项的测试数据的分布，其分布图形如图4所示。

步骤S2022：根据分布图形，确定多个历史测试数据的平均值。

也就是说，计算200个晶圆的历史测试数据对应的正态分布函数的均值，就将此均值作为多个历史测试数据的平均值，多个历史测试数据的平均值为μ。

步骤S2023：根据平均值与预设公式，确定晶圆的各质量风险等级的阈值范围。

示例性地，根据平均值和三倍标准差公式，得到晶圆的各质量风险等级的阈值范围，各质量风险等级包括第一质量风险等级、第二质量风险等级和第三质量风险等级。

如图4所示，第一质量风险等级的阈值范围为【μ-σ，μ+σ】，换而言之，晶圆的第一质量风险等级的阈值范围包括C1区间和C2区间，其中，C1区间的取值范围为【μ-σ，μ】，C2区间的取值范围为【μ，μ+σ】。

第二质量风险等级的阈值范围为【μ-2σ，μ-σ】和【μ+σ，μ+2σ】的并集，为了方便后续的描述可以将【μ-2σ，μ-σ】记为B1区间，将【μ+σ，μ+2σ】记为B2区间。

第三质量风险等级的阈值范围为【μ-3σ，μ-2σ】和【μ+2σ，μ+3σ】的并集，了方便后续的描述可以将【μ-3σ，μ-2σ】记为C1区间，将【μ+2σ，μ+3σ】区间记为C2区间。

本实施例利用平均值与三倍标准差公式，来确定各质量风险等级的阈值范围，而并非利用平均值与六倍标准差公式来确定各质量风险等级的阈值范围，一方面，三倍标准差公式具有可操作性，即，采用上述的各质量风险等级的阈值范围可以更好地衡量目标晶圆的质量风险等级，进而，能够确保精准地获取具备不同质量风险等级的芯片在FT测试中的不同目标测试流程，实现了多个芯片在FT测试中的差异性，有针对性地对芯片进行FT测试，提高了芯片的质量。另一方面，利用平均值与三倍标准差公式，来确定各质量风险等级的阈值范围，具有计算简单快捷且易于控制的优势。

步骤S203：获取用于制作芯片的多个目标晶圆在CP测试中的多个测试项目的测试值。

步骤S204：根据多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定目标晶圆的质量风险等级。

步骤S205：根据目标晶圆的质量风险等级，确定芯片在FT测试中的目标测试流程。

步骤S206：根据目标测试流程，对芯片进行FT测试。

需要说明的是，步骤S203至步骤S206的执行过程，可以参考步骤S101至步骤S104，此处不再进行赘述。

本实施例基于目前产线的测试软件记录下来的测试数据，来获取多个晶圆在CP测试中的历史测试数据，并对历史测试数据进行分析以得到多个历史测试数据的平均值，最后根据平均值与三倍标准差公式，确定晶圆的各个质量风险等级的阈值范围，如此，为后续的多个测试项目的测试值处理提供参考标准，进而制定出目标晶圆在FT测试中的目标测试流程，进而达到提前预警出可能存在重大产品质量风险的芯片的目的，提高了芯片的质量。

在一些实施例中，步骤S204：根据多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定目标晶圆的质量风险等级中，包括如下的步骤，具体地可以参见图5所示：

步骤S2041：如果每个目标晶圆的所有测试项目的测试值位于第一质量风险等级的阈值范围内，也就是说，每个目标晶圆的所有测试项目的测试值均位于C1区间内和/或C2区间内，则判断目标晶圆不处于各个风险等级中，即目标晶圆不具备质量风险，此时，无需预警，按照传统的FT测试对芯片进行测试即可。

步骤S2042：若其中的一个目标晶圆的所有测试项目的测试值的至少一个位于晶圆的第二质量风险等级和第三质量风险等级的阈值范围内，则判断该目标晶圆的质量风险等级为第一等级。

若其中的一个目标晶圆的所有测试项目中一个测试值或者多个测试值，位于A1和B1区间内和/或A2和B 2区间内，则判定该晶圆的质量风险等级为第一等级，第一等级表明该目标晶圆具有较低的质量风险。

步骤S2043：若其中一个目标晶圆的所有测试项目的测试值中至少一个位于第三质量风险等级的阈值范围外，则判断该目标晶圆的质量风险等级为第二等级。

即，其中一个目标晶圆的所有测试项目的一个测试值或者多个测试值位于A1区间外，和/或位于A2区间外，则判断该目标晶圆的质量风险等级为第二等级，第二等级的风险等级值大于第一等级的风险等级值，当目标晶圆的质量风险等级为第二等级时，则表明该目标晶圆存在一般的质量风险。

步骤S2044：若连续三个目标晶圆中，至少两个目标晶圆的所有测试项目的测试值中至少一个位于第三质量风险等级外，则判断该目标晶圆的质量风险等级为第三等级。

也就是说，针对某一项或者某几项的测试值，在连续三片目标晶圆中有两片晶圆位于A1区间外，和/或位于A2区间外，则判断该目标晶圆的质量风险等级为第三等级，第三等级的风险等级值大于第二等级的风险值，进而表明该目标晶圆具有较高的质量风险。

以图4所示的方位为例，A1区间外可以理解为左边界线的左侧，A2区间外可以理解为右边界线的右侧。

本实施例通过对目标晶圆的质量风险等级进行不同程度的划分，如此，可以制备出来不同的预警机制，以及针对不同预警机制下的目标测试流程。

在一示例中，若目标晶圆的质量风险等级为第一等级，则确定芯片在FT测试中的目标测试流程为第一目标测试流程。

在另一示例中，若目标晶圆的质量风险等级为第二等级，则确定芯片在FT测试中的目标测试流程为第二目标测试流程。

在又一示例中，若目标晶圆的质量风险等级为第三等级，则确定在FT测试中的目标测试流程为第三目标测试流程。

之后，可以根据目标晶圆的各质量风险等级，来对芯片进行相应的FT测试，如此可以有针对性地对芯片的FT测试的测试项目进行改变，避免对所有的芯片进行统一的FT测试的测试项目，在提高芯片的检测精度的同时，也避免了资源的浪费。

其中，第一目标测试流程、第二目标测试流程和第三目标测试流程中，均包括在第一测试时间内对芯片进行修补测试，随着目标晶圆的质量风险等级的逐渐增加，该等级所对应的目标测试流程中的第一测试时间也逐渐增加，示例性地，第一目标测试流程中的第一测试时间相对于测试时间阈值延长了1h，需要说明的是，测试时间阈值是对没有质量风险的目标晶圆的修补测试的测试时间。

第二目标测试流程中的第一测试时间相对于测试时间阈值延长了1.5h，也就是说，第二目标测试流程中的第一测试时间比第一目标测试流程中的第一测试时间多0.5h。

第三目标测试流程中的第一测试时间相对于测试时间阈值延长了2h，也就是说，第三目标测试流程中的第一测试时间比第一目标测试流程中的第一测试时间多1h。

本实施例依据目标晶圆的所有测试项目的测试值与晶圆的各质量风险等级的阈值范围进行比对，合理地将目标晶圆的质量风险等级划分为三个等级，且这三个等级的风险等级值不同，如此，可以依据目标晶圆的质量风险等级确定芯片在FT测试中的目标测试流程，进而达到能够提前预警出可能存在重大产品质量风险的芯片的目的，提高了芯片的质量。

在一些实施例中，芯片的测试方法还包括：目标晶圆的质量风险等级为第一等级、第二等级和第三等级中任意一个时，则发起报警。

示例性地，目标晶圆的质量风险等级为第一等级、第二等级和第三等级中任意一个时，则向测试人员发出报警信息，报警信息携带目标晶圆的质量风险等级。其中，报警信息可以通过测试设备自动触发的邮件来发送，以提醒测试人员该目标晶圆具有质量风险，以便于测试人员对该目标晶圆进行关注。

需要说明的是，本实施例中对自动触发的邮件数量不做限定，可以根据目标晶圆的质量风险等级进行自由设定，比如，当目标晶圆的质量风险等级为第二等级或者第三等级时，此时自动触发的邮件数量可以多于目标晶圆的质量风险等级为第一等级时的数量。

为了提高芯片的质量，本实施例提供的芯片的测试方法，还包括：当目标晶圆的质量风险等级为第二等级和/或第三等级时，则更换第二目标测试流程和/或第三目标测试流程中的FT测试库，该FT测试库的覆盖率大于第一目标测试流程中FT测试库的覆盖率，如此，可以增加测试的项目的全面性，能够去除可能存在质量风险的芯片。

其中，第二目标测试流程的FT测试库中测试项目可以与第三目标测试流程的FT测试库中测试项目不同，比如，第二目标测试流程中的FT测试库中的测试项目，与第一目标测试流程中的FT测试库中的测试项目相比增加了5项。又比如，第三目标测试流程中的FT测试库中的测试项目，与第一目标测试流程中的FT测试库中的测试项相比增加了10项。如此可以增加第二目标测试流程和第三目标测试流程中的测试项的覆盖率，提高测试方法的准确度。

对于由质量风险等级更高的目标晶圆制作的芯片而言，在后续的FT测试中，可以增加额外的测试项目，示例性地，可以增加老化测试实验，即，当目标晶圆的质量风险等级为第三等级时，则在第二测试时间内对芯片进行老化测试实验，以测出芯片的更多质量问题，提高了产品的质量等级。

需要说明的是，老化测试实验为常规技术中常见的测试实验，可以在高温和低温下对芯片的抗老化性能进行测试，至于如何测试的本实施例在此不再多加赘述。

为了进一步提高芯片的质量，可以对老化测试实验的次数进行调整，比如，可以对由质量风险等级更高的目标晶圆制作的芯片，进行三次老化测试实验。

图6为本公开实施例提供的芯片的测试系统。该测试系统用于对芯片的质量进行测试。请参见图6，该芯片的测试系统10包括获取模块11、第一确定模块12、第二确定模块13和控制模块14。

其中，获取模块11用于获取用于制作芯片的多个目标晶圆在CP测试中的多个测试项目的测试值。

第一确定模块12用于根据多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定目标晶圆的质量风险等级。

第二确定模块13用于根据目标晶圆的质量风险等级，确定芯片在FT测试中的目标测试流程。

控制模块14用于根据目标测试流程，对芯片进行FT测试。

本公开实施例提供的芯片的测试系统可以执行上述方法实施例所示的技术方案，其原理以及有益效果类似，此处不再进行赘述。

在一些实施例中，芯片的测试系统10还包括报警模块15，该报警模块15用于根据目标晶圆的质量风险等级，发起报警，以提醒检测人员该目标晶圆具有质量风险，以及通知检测人员做相应的补救措施。

图7为本公开实施例提供芯片的测试设备的示意图，请参见图7，该设备20包括至少一个处理器21和存储器22，其中，处理器21和存储器22可以通信；示例性的，处理器21和存储器22通过通信总线23通信，存储器22用于存储计算机执行指令，至少一个处理器21执行存储器22存储的计算机执行指令，使得至少一个处理器21执行上述任意方法实施例所示的芯片的测试方法。

可选地，芯片的测试设备20还可以包括通信接口，通信接口可以包括发送器和/或接收器。

可选的，上述处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。

本公开实施例提供一种存储介质，存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现上述任意实施例所述的芯片的测试方法。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (15)

1.一种芯片的测试方法，其特征在于，所述测试方法包括：

获取用于制作芯片的多个目标晶圆在CP测试中的多个测试项目的测试值；

根据所述多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定所述目标晶圆的质量风险等级；

根据所述目标晶圆的质量风险等级，确定所述芯片在FT测试中的目标测试流程；

根据所述目标测试流程，对所述芯片进行FT测试。

2.根据权利要求1所述的芯片的测试方法，其特征在于，所述获取用于制作芯片的多个目标晶圆在CP测试中的多个测试项目的测试值的步骤之前，所述方法还包括：

获取多个所述晶圆在CP测试中的历史测试数据；

根据多个所述历史测试数据，确定晶圆的各质量风险等级的阈值范围。

3.根据权利要求2所述的芯片的测试方法，其特征在于，所述根据多个所述历史测试数据，确定晶圆的各质量风险等级的阈值范围包括：

根据多个所述历史测试数据，确定多个所述历史测试数据的分布图形；

根据所述分布图形，确定多个历史测试数据的平均值；

根据平均值与预设公式，确定所述晶圆的各质量风险等级的阈值范围。

4.根据权利要求3所述的芯片的测试方法，其特征在于，所述根据平均值与预设公式，确定所述晶圆的各质量风险等级的阈值范围包括：

根据平均值和三倍标准差公式，得到所述晶圆的各质量风险等级的阈值范围，各质量风险等级包括第一质量风险等级、第二质量风险等级和第三质量风险等级；

所述第一质量风险等级的阈值范围为【μ-σ，μ+σ】，所述第二质量风险等级的阈值范围为【μ-2σ，μ-σ】和【μ+σ，μ+2σ】的并集，所述第三质量风险等级的阈值范围为【μ-3σ，μ-2σ】和【μ+2σ，μ+3σ】的并集，其中，μ为平均值，σ为标准差。

5.根据权利要求4所述的芯片的测试方法，其特征在于，所述根据所述多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定所述目标晶圆的质量风险等级，包括：

若每个目标晶圆的所有测试项目的测试值位于晶圆的第一质量风险等级的阈值范围内，则判断所述目标晶圆不处于各个风险等级中；

若其中一个目标晶圆的所有测试项目的测试值的至少一个位于晶圆的第二质量风险等级和第三质量风险等级的阈值范围内，则判断该目标晶圆的质量风险等级为第一等级；

若其中一个所述目标晶圆的所有测试项目的测试值中至少一个位于第三质量风险等级的阈值范围外，则判断该目标晶圆的质量风险等级为第二等级；

若连续三个所述目标晶圆中，至少两个所述目标晶圆的所有测试项目的测试值中至少一个位于第三质量风险等级外，则判断该目标晶圆的质量风险等级为第三等级；

所述第一等级、所述第二等级和所述第三等级的风险等级值依次增加。

6.根据权利要求5所述的芯片的测试方法，其特征在于，所述根据所述目标晶圆的质量风险等级，确定所述芯片在FT测试中的目标测试流程，包括：

若所述目标晶圆的质量风险等级为第一等级，则确定所述芯片在FT测试中的目标测试流程为第一目标测试流程；

若所述目标晶圆的质量风险等级为第二等级，则确定所述芯片在FT测试中的目标测试流程为第二目标测试流程；

若所述目标晶圆的质量风险等级为第三等级，则确定所述芯片在FT测试中的目标测试流程为第三目标测试流程。

7.根据权利要求6所述的芯片的测试方法，其特征在于，所述第一目标测试流程、所述第二目标测试流程和所述第三目标测试流程中均包括：在第一测试时间内对所述芯片进行修补测试；

随着目标晶圆的质量风险等级的逐渐增加，该等级所对应的目标测试流程中的第一测试时间也逐渐增加。

8.根据权利要求6或7所述的芯片的测试方法，其特征在于，还包括：

当所述目标晶圆的质量风险等级为第二等级和/或第三等级时，则更换第二目标测试流程和/或所述第三目标测试流程中的FT测试库，该FT测试库的覆盖率大于所述第一目标测试流程中FT测试库的覆盖率。

9.根据权利要求8所述的芯片的测试方法，其特征在于，还包括：

当所述目标晶圆的质量风险等级为第三等级时，则在第二测试时间内对所述芯片进行老化测试实验。

10.根据权利要求9所述的芯片的测试方法，其特征在于，所述目标晶圆的质量风险等级为第一等级、第二等级和第三等级中任意一个时，则发起报警。

11.根据权利要求10所述的芯片的测试方法，其特征在于，所述目标晶圆的质量风险等级为第一等级、第二等级和第三等级中任意一个时，则向测试人员发出报警信息，所述报警信息携带所述目标晶圆的质量风险等级。

12.一种芯片的测试系统，其特征在于，包括：

获取模块，所述获取模块用于获取用于制作芯片的多个目标晶圆在CP测试中的多个测试项目的测试值；

第一确定模块，所述第一确定模块用于根据所述多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定所述目标晶圆的质量风险等级；

第二确定模块，所述第二确定模块用于根据所述目标晶圆的质量风险等级，确定所述芯片在FT测试中的目标测试流程；

控制模块，所述控制模块根据所述目标测试流程，控制测试设备对所述芯片进行测试。

13.根据权利要求12所述的芯片的测试系统，其特征在于，所述系统还包括报警模块；

所述报警模块用于根据所述目标晶圆的质量风险等级，发起报警。

14.一种设备，其特征在于，包括至少一个处理器和存储器，所述存储器存储计算机执行指令；

所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行权利要求1-11任一项所述的芯片的测试方法。

15.一种存储介质，其特征在于，所述存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现权利要求1-11任一项所述的芯片的测试方法。

Images