CN112540290A - 一种时钟频率校准的测试方法、装置、存储介质和终端 - Google Patents
一种时钟频率校准的测试方法、装置、存储介质和终端 Download PDFInfo
- Publication number
- CN112540290A CN112540290A CN202011593361.3A CN202011593361A CN112540290A CN 112540290 A CN112540290 A CN 112540290A CN 202011593361 A CN202011593361 A CN 202011593361A CN 112540290 A CN112540290 A CN 112540290A
- Authority
- CN
- China
- Prior art keywords
- clock
- chip
- high level
- clocks
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种时钟频率校准的测试方法、装置、存储介质和终端，发送固定宽度高电平，计数芯片内时钟走完该高电平所需要时钟个数，如果时钟个数在设定范围内，则校准通过，否则改变时钟的频率设置参数，然后重复计数时钟走完该高电平所需要的时钟个数并重复判断，直到时钟走完该高电平所需要的时钟个数落入设定范围内，即完成时钟频率的校准；通过将传统的直接测量芯片内时钟频率的做法改为测量芯片内时钟走完一定宽度高电平所需要的时钟个数，并判断时钟个数是否在设定范围内，固定宽度的高电平通过低阶测试机生成，整个过程无需使用高阶测试机，大大降低了测试的成本；而且整个过程只涉及时钟个数的测量和判断，测试程序简单，可操作性强。
Description
技术领域
本发明涉及芯片测试技术领域，尤其涉及的是一种时钟频率校准的测试方法、装置、存储介质和终端。
背景技术
在晶圆测试环节，需要对芯片里面的时钟校准后的频率（如20兆的频率，30兆的频率）进行测量，然后根据测量的频率判断芯片的时钟频率校准是否通过。现有的做法一般是使用较为高阶的测试机（测试机测量精度需要在芯片时钟频率的4倍左右，如80兆以上）来测量芯片内时钟校准后的频率（测试机中需要额外增加高精度时钟测量单元），然后通过测量的频率判断芯片的时钟频率校准是否通过，但使用较为高阶的测试机的测试费用较为高昂，而且测试程序比较复杂（现有的测试做法如下：设定一个时钟频率参考值，测量多个时钟频率测量值，然后根据时钟频率参考值和多个时钟频率测量值计算（通过换算查表，等）一个时钟频率并输出）。
因此，现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种时钟频率校准的测试方法、装置、存储介质和终端，旨在解决现有技术中采用高阶的测试机测量芯片内时钟校准后的频率，导致芯片测试费用高，测试程序复杂的问题。
本发明的技术方案如下：一种时钟频率校准的测试方法，其中，具体包括以下步骤：
启动芯片时钟频率测试校准；
接收具有一定宽度的高电平；
计数芯片内时钟走完所述高电平所需要的时钟个数；
判断所述时钟个数是否在设定范围内，
是则时钟频率校准通过，输出校准结果；
否则改变芯片内时钟的频率设置参数，以改变芯片内时钟的频率，并重复执行计数芯片内时钟走完所述高电平所需要的时钟个数。
所述的时钟频率校准的测试方法，其中，所述具有一定宽度的高电平由低阶测试机生成。
所述的时钟频率校准的测试方法，其中，所述计数芯片内时钟走完所述高电平所需要的时钟个数，具体过程如下：从芯片内时钟的上升沿开始计数，直到芯片内时钟走完所述高电平即停止计数，得出芯片内时钟走完所述高电平所需要的时钟个数。
所述的时钟频率校准的测试方法，其中，所述判断所述时钟个数是否在设定范围内，具体过程如下：设定第一时钟个数参考值和第二时钟个数参考值，判断第一时钟个数参考值≤时钟个数≤第二时钟个数参考值是否成立，是则时钟频率校准通过，输出校准结果，否则改变芯片内时钟的频率设置参数，以改变芯片内时钟的频率，并重复执行计数芯片内时钟走完所述高电平所需要的时钟个数。
所述的时钟频率校准的测试方法，其中，所述第一时钟个数参考值<第二时钟个数参考值。
一种时钟频率校准的测试装置，其中，包括：
启动模块，启动芯片时钟频率测试校准；
高电平接收模块，接收具有一定宽度的高电平；
计数模块，计数芯片内时钟走完所述高电平所需要的时钟个数；
判断模块，判断所述时钟个数是否在设定范围内；
参数设置模块，改变芯片内时钟的频率设置参数，以改变芯片内时钟的频率；
校准结果输出模块，时钟频率校准通过，输出校准结果。
所述的时钟频率校准的测试装置，其中，所述参数设置模块采用芯片内的时钟控制模块OSC block实现。
所述的时钟频率校准的测试装置，其中，所述时钟控制模块OSC block中的时钟频率设置参数的初始值为芯片内默认的时钟频率设置参数。
一种存储介质，其中，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。
一种终端，其中，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。
本发明的有益效果：本发明通过提供一种时钟频率校准的测试方法、装置、存储介质和终端，发送一个固定宽度的高电平，计数芯片内时钟走完该高电平所需要的时钟个数，如果时钟个数在设定范围内，则校准通过，否则改变芯片内时钟的频率设置参数，以改变芯片内时钟的频率，然后重复计数芯片内时钟走完该高电平所需要的时钟个数并重复判断，直到芯片内时钟走完该高电平所需要的时钟个数落入设定范围内，即完成芯片内时钟频率的校准；通过将传统的直接测量芯片内时钟频率的做法改为测量芯片内时钟走完一定宽度高电平所需要的时钟个数，并判断时钟个数是否在设定范围内，固定宽度的高电平通过低阶测试机生成，整个过程无需使用高阶测试机，大大降低了测试的成本；而且整个过程只涉及时钟个数的测量和判断，测试程序简单，可操作性强。
附图说明
图1是本发明中时钟频率校准的测试方法的步骤流程图。
图2是本发明中时钟频率校准的测试装置的示意图。
图3是本发明中终端的示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1所示，一种时钟频率校准的测试方法，具体包括以下步骤：
S1：启动芯片时钟频率测试校准；
S2：接收具有一定宽度的高电平（如20微秒，25微秒的宽度的高电平）；
S3：计数芯片内时钟走完所述高电平所需要的时钟个数；
S4：判断所述时钟个数是否在设定范围内，是则跳转至S6，否则跳转至S5；
S5：改变芯片内时钟的频率设置参数，以改变芯片内时钟的频率，并跳转至S3；
S6：时钟频率校准通过，输出校准结果。
在某些具体实施例中，所述S2中，所述固定宽度的高电平由低阶测试机生成，所述低阶测试机为没有配备测量高频率（如40兆）时钟的测量单元的测试机。
在某些具体实施例中，所述S3中，具体过程如下：从芯片内时钟的上升沿开始计数，直到芯片内时钟走完所述高电平即停止计数，得出芯片内时钟走完所述高电平所需要的时钟个数。
在某些具体实施例中，所述S3中，具体过程如下：设定第一时钟个数参考值和第二时钟个数参考值，判断第一时钟个数参考值≤时钟个数≤第二时钟个数参考值是否成立，是则跳转至S6，否则跳转至S5；所述第一时钟个数参考值<第二时钟个数参考值。
本技术方案中，通过发送一个固定宽度的高电平，计数芯片内时钟走完该高电平所需要的时钟个数（芯片内时钟频率=高电平宽度/时钟个数），如果时钟个数在设定范围内，则校准通过，否则改变芯片内时钟的频率设置参数，以改变芯片内时钟的频率，然后重复计数芯片内时钟走完该高电平所需要的时钟个数并重复判断，直到芯片内时钟走完该高电平所需要的时钟个数落入设定范围内，即完成芯片内时钟频率的校准；通过将传统的直接测量芯片内时钟频率的做法改为测量芯片内时钟走完一定宽度高电平所需要的时钟个数，并判断时钟个数是否在设定范围内，固定宽度的高电平通过低阶测试机生成，整个过程无需使用高阶测试机，大大降低了测试的成本；而且整个过程只涉及时钟个数的测量和判断，测试程序简单，可操作性强。
例如，所以校准的芯片内的时钟的频率为40兆（即25纳秒），而一定宽度的高电平为25微秒，第一时钟个数参考值为975个，第二时钟个数参考为1025个：在正常情况下，芯片内的时钟走完所述高电平需要的时钟个数为1000个，但因为芯片内的时钟的频率允许有一定误差，所以如果计数得出的时钟个数在975个和1025个之内，就视为校准通过，反之则需要改变芯片内时钟的频率设置参数，以改变芯片内时钟的频率，直到计数的时钟个数在975个和1025个之内。
如图2所示，一种时钟频率校准的测试装置，包括：
启动模块101，启动芯片时钟频率测试校准；
高电平接收模块102，接收具有一定宽度的高电平；
计数模块103，计数芯片内时钟走完所述高电平所需要的时钟个数；
判断模块104，判断所述时钟个数是否在设定范围内；
参数设置模块105，改变芯片内时钟的频率设置参数，以改变芯片内时钟的频率；
校准结果输出模块106，时钟频率校准通过，输出校准结果。
在某些具体实施例中，所述参数设置模块105采用芯片内的时钟控制模块OSCblock实现。
在某些具体实施例中，所述时钟控制模块OSC block中的时钟频率设置参数的初始值为芯片内默认的时钟频率设置参数。
请参照图3，本发明实施例还提供一种终端。如示，终端300包括处理器301和存储器302。其中，处理器301与存储器302电性连接。处理器301是终端300的控制中心，利用各种接口和线路连接整个终端的各个部分，通过运行或调用存储在存储器302内的计算机程序，以及调用存储在存储器302内的数据，执行终端的各种功能和处理数据，从而对终端300进行整体监控。
在本实施例中，终端300中的处理器301会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器302中，并由处理器301来运行存储在存储器302中的计算机程序，从而实现各种功能：启动芯片时钟频率测试校准；接收具有一定宽度的高电平；计数芯片内时钟走完所述高电平所需要的时钟个数；判断所述时钟个数是否在设定范围内，是则时钟频率校准通过，输出校准结果；否则改变芯片内时钟的频率设置参数，以改变芯片内时钟的频率，并重复执行计数芯片内时钟走完所述高电平所需要的时钟个数。
存储器302可用于存储计算机程序和数据。存储器302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器301通过调用存储在存储器302的计算机程序，从而执行各种功能应用以及数据处理。
本申请实施例提供一种存储介质，所述计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法，以实现以下功能：启动芯片时钟频率测试校准；接收具有一定宽度的高电平；计数芯片内时钟走完所述高电平所需要的时钟个数；判断所述时钟个数是否在设定范围内，是则时钟频率校准通过，输出校准结果；否则改变芯片内时钟的频率设置参数，以改变芯片内时钟的频率，并重复执行计数芯片内时钟走完所述高电平所需要的时钟个数。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static Random Access Memory, 简称SRAM），电可擦除可编程只读存储器（Electrically Erasable Programmable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（Erasable Programmable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种时钟频率校准的测试方法，其特征在于，具体包括以下步骤：
启动芯片时钟频率测试校准；
接收具有一定宽度的高电平；
计数芯片内时钟走完所述高电平所需要的时钟个数；
判断所述时钟个数是否在设定范围内，
是则时钟频率校准通过，输出校准结果；
否则改变芯片内时钟的频率设置参数，以改变芯片内时钟的频率，并重复执行计数芯片内时钟走完所述高电平所需要的时钟个数。
2.根据权利要求1所述的时钟频率校准的测试方法，其特征在于，所述具有一定宽度的高电平由低阶测试机生成。
3.根据权利要求1所述的时钟频率校准的测试方法，其特征在于，所述计数芯片内时钟走完所述高电平所需要的时钟个数，具体过程如下：从芯片内时钟的上升沿开始计数，直到芯片内时钟走完所述高电平即停止计数，得出芯片内时钟走完所述高电平所需要的时钟个数。
4.根据权利要求1所述的时钟频率校准的测试方法，其特征在于，所述判断所述时钟个数是否在设定范围内，具体过程如下：设定第一时钟个数参考值和第二时钟个数参考值，判断第一时钟个数参考值≤时钟个数≤第二时钟个数参考值是否成立，是则时钟频率校准通过，输出校准结果，否则改变芯片内时钟的频率设置参数，以改变芯片内时钟的频率，并重复执行计数芯片内时钟走完所述高电平所需要的时钟个数。
5.根据权利要求4所述的时钟频率校准的测试方法，其特征在于，所述第一时钟个数参考值<第二时钟个数参考值。
6.一种时钟频率校准的测试装置，其特征在于，包括：
启动模块，启动芯片时钟频率测试校准；
高电平接收模块，接收具有一定宽度的高电平；
计数模块，计数芯片内时钟走完所述高电平所需要的时钟个数；
判断模块，判断所述时钟个数是否在设定范围内；
参数设置模块，改变芯片内时钟的频率设置参数，以改变芯片内时钟的频率；
校准结果输出模块，时钟频率校准通过，输出校准结果。
7.根据权利要求6所述的时钟频率校准的测试装置，其特征在于，所述参数设置模块采用芯片内的时钟控制模块OSC block实现。
8.根据权利要求7所述的时钟频率校准的测试装置，其特征在于，所述时钟控制模块OSC block中的时钟频率设置参数的初始值为芯片内默认的时钟频率设置参数。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行权利要求1至5任一项所述的方法。
10.一种终端，其特征在于，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行权利要求1至5任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011593361.3A CN112540290A (zh) | 2020-12-29 | 2020-12-29 | 一种时钟频率校准的测试方法、装置、存储介质和终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011593361.3A CN112540290A (zh) | 2020-12-29 | 2020-12-29 | 一种时钟频率校准的测试方法、装置、存储介质和终端 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112540290A true CN112540290A (zh) | 2021-03-23 |
Family
ID=75017812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011593361.3A Pending CN112540290A (zh) | 2020-12-29 | 2020-12-29 | 一种时钟频率校准的测试方法、装置、存储介质和终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112540290A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113778057A (zh) * | 2021-09-13 | 2021-12-10 | 深圳茂硕电子科技有限公司 | Dali控制装置的时序校正方法及系统 |
| CN117389128A (zh) * | 2023-12-08 | 2024-01-12 | 深圳市山海半导体科技有限公司 | 一种数字时钟自动校准方法及系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150204945A1 (en) * | 2014-01-22 | 2015-07-23 | Nvidia Corporation | Hybrid on-chip clock controller techniques for facilitating at-speed scan testing and scan architecture support |
| CN108535630A (zh) * | 2018-04-02 | 2018-09-14 | 成都锐成芯微科技股份有限公司 | 一种芯片测试方法及芯片测试模块 |
| CN109342928A (zh) * | 2018-11-01 | 2019-02-15 | 南京工业大学 | 一种芯片测试装置及方法 |
| CN111934678A (zh) * | 2020-09-28 | 2020-11-13 | 深圳英集芯科技有限公司 | 芯片内时钟频率自动校准方法及相关产品 |
-
2020
- 2020-12-29 CN CN202011593361.3A patent/CN112540290A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150204945A1 (en) * | 2014-01-22 | 2015-07-23 | Nvidia Corporation | Hybrid on-chip clock controller techniques for facilitating at-speed scan testing and scan architecture support |
| CN108535630A (zh) * | 2018-04-02 | 2018-09-14 | 成都锐成芯微科技股份有限公司 | 一种芯片测试方法及芯片测试模块 |
| CN109342928A (zh) * | 2018-11-01 | 2019-02-15 | 南京工业大学 | 一种芯片测试装置及方法 |
| CN111934678A (zh) * | 2020-09-28 | 2020-11-13 | 深圳英集芯科技有限公司 | 芯片内时钟频率自动校准方法及相关产品 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113778057A (zh) * | 2021-09-13 | 2021-12-10 | 深圳茂硕电子科技有限公司 | Dali控制装置的时序校正方法及系统 |
| CN117389128A (zh) * | 2023-12-08 | 2024-01-12 | 深圳市山海半导体科技有限公司 | 一种数字时钟自动校准方法及系统 |
| CN117389128B (zh) * | 2023-12-08 | 2024-02-23 | 深圳市山海半导体科技有限公司 | 一种数字时钟自动校准方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109462446B (zh) | 一种射频校准方法、装置及电子装置和计算机可读存储介质 | |
| US8058893B1 (en) | Frequency trimming for internal oscillator for test-time reduction | |
| CN112540290A (zh) | 一种时钟频率校准的测试方法、装置、存储介质和终端 | |
| CN109407498A (zh) | 一种电能表时钟测试方法及电能表时钟测试装置 | |
| CN111543858A (zh) | 一种出料控制方法与装置 | |
| CN107219884A (zh) | 一种自动校准时钟频率的方法和系统 | |
| KR101009375B1 (ko) | 반도체 집적 회로 및 그 제어 방법, 및 정보 처리 장치 | |
| CN1804648B (zh) | 自动测试装置校准因子的递增产生 | |
| CN112578270A (zh) | 基准电压自动校准的测试方法、装置、存储介质和终端 | |
| CN109117299B (zh) | 服务器的侦错装置及其侦错方法 | |
| CN112269424A (zh) | 一种芯片时钟频率校准方法、装置、设备和介质 | |
| CN111092611A (zh) | 一种沿斜率小的信号处理装置及方法 | |
| CN113608953B (zh) | 测试数据生成方法、装置、电子设备及可读存储介质 | |
| CN110174922A (zh) | 一种hsi时钟频率的校准方法和装置 | |
| CN112485499A (zh) | 基准电流自动校准的测试方法、装置、存储介质和终端 | |
| TWI760157B (zh) | 多核並行測試單一待測物的系統及方法 | |
| CN115576831A (zh) | 一种测试案例推荐方法、装置、设备及存储介质 | |
| CN115051762A (zh) | 线损校准方法、装置、系统、介质以及设备 | |
| CN111367732B (zh) | 一种内存应用等级预测方法、系统、终端及存储介质 | |
| CN114355212A (zh) | 电池自放电检测方法、装置、计算机设备及存储介质 | |
| CN114295955A (zh) | 芯片的筛片方法、装置及筛片设备 | |
| CN109831251B (zh) | 基于动态资源分配算法的误码率获取方法及设备 | |
| CN114035049A (zh) | Soh精度的计算方法、装置和电子设备 | |
| CN113030821A (zh) | 一种电量校准方法及装置 | |
| CN112542208A (zh) | Sd nand测试方法、装置、存储介质和终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province Applicant after: XTX Technology Inc. Address before: 518000 1st floor, building 10, Dayun software Town, 8288 Longgang Avenue, Henggang street, Longgang District, Shenzhen City, Guangdong Province Applicant before: Paragon Technology (Shenzhen) Ltd. |
|
| CB02 | Change of applicant information |