CN112269424A - 一种芯片时钟频率校准方法、装置、设备和介质 - Google Patents
一种芯片时钟频率校准方法、装置、设备和介质 Download PDFInfo
- Publication number
- CN112269424A CN112269424A CN202011302614.7A CN202011302614A CN112269424A CN 112269424 A CN112269424 A CN 112269424A CN 202011302614 A CN202011302614 A CN 202011302614A CN 112269424 A CN112269424 A CN 112269424A
- Authority
- CN
- China
- Prior art keywords
- clock frequency
- chip
- value
- calibrated
- trim value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
Abstract
本发明公开了一种芯片时钟频率校准方法、装置、设备和介质，由于该方法中将确定的第一TRIM值发送给待校准芯片，获取待校准芯片基于第一TRIM值调整后的第一时钟频率；并在判断第一时钟频率与预先保存的设定时钟频率相同时，将第一TRIM值确定为设定时钟频率对应的目标TRIM值并保存，从而实现了由设备对芯片时钟频率的校准，提高了芯片时钟校准的自动化程度。
Description
技术领域
本发明涉及芯片技术领域，尤其涉及一种芯片时钟频率校准方法、装置、设备和介质。
背景技术
现有技术中在芯片样片流片回来后，实验室阶段对芯片相关功能进行测试前最重要的一步就是对芯片时钟进行校准。芯片在生产过程中，由于设备、工艺等问题，出厂后的芯片的实际时钟频率与设定时钟频率存在一定偏差。
为了使芯片可以正常工作，则必须对芯片的时钟频率进行校准，现有技术中在芯片设计之初就会在芯片内部预留有校准(TRIM)控制寄存器，用于实现对时钟频率的校准，并且该TRIM控制寄存器包括有粗调控制位(TMC)和细调控制位(TMF)。
现有技术中在对芯片的时钟频率进行校准时，是人工在TMC从0遍历输入数值，此时TMF的数值不变，使芯片基于TMC和TMF综合确定出的校准值对时钟频率进行调整，在确定出的时钟频率与设定时钟频率的差值不大于阈值时，TMC的数值保持不变，TMF从0遍历输入数值，使芯片基于TMC和TMF综合确定出的校准值对时钟频率进行调整，直到确定出的时钟频率与设定时钟频率相同，因此现有的人工校准时钟频率的方法的自动化程度较低。
发明内容
本发明实施例提供了一种芯片时钟频率校准方法、装置、设备和介质，用以解决现有的人工校准时钟频率的方法的自动化程度低的问题。
本发明实施例提供了一种芯片时钟频率校准方法，所述方法包括：
将确定的第一TRIM值发送给待校准芯片，并获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率；
判断所述第一时钟频率与预先保存的设定时钟频率是否相同；
若是，则将所述第一TRIM值确定为所述设定时钟频率对应的目标TRIM值并保存。
进一步地，所述将确定的第一TRIM值发送给待校准芯片之前，所述方法还包括：
控制待校准芯片的TRIM时钟的开关开启。
进一步地，所述将确定的第一TRIM值发送给待校准芯片包括：
向连接所述待校准芯片的仿真器发送第一TRIM值，使所述仿真器将所述第一TRIM值转换为对应的接口控制信号，以控制所述待校准芯片进行校准。
进一步地，所述获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率包括：
向连接所述待校准芯片的程控仪器发送获取信号，并接收所述程控仪器返回的信息，根据所述信息确定所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率。
进一步地，若所述第一时钟频率与预先保存的设定时钟频率不相同，所述方法还包括：
根据所述第一TRIM值与设定数值的和值，更新第一TRIM值；
将所述更新后的第一TRIM值发送给待校准芯片，直至获取的所述待校准芯片的第二时钟频率与所述设定时钟频率相同。
进一步地，所述根据所述第一TRIM值与设定数值的和值，更新第一TRIM值包括：
判断所述时钟频率与所述设定时钟频率的差值是否小于设定阈值；
若是，将所述第一TRIM值与第一设定数值的和值确定为更新后的第一TRIM值；
若否，将所述第一TRIM值与第二设定数值的和值确定为更新后的第一TRIM值，其中所述第二设定数值大于第一设定数值。
进一步地，所述将确定的第一TRIM值发送给待校准芯片之后，所述并获取所述待校准芯片在基于所述第一TRIM值调整后的第一时钟频率之前，所述方法还包括：
根据所述第一TRIM值、以及预先保存的循环冗余码校验CRC值与TRIM值的函数关系，确定所述第一TRIM值对应的第一CRC值并发送给所述待校准芯片；
所述获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率包括：
获取所述待校准芯片的第二CRC值及基于所述第一TRIM值调整后的第一时钟频率；
所述判断所述第一时钟频率与预先保存的设定时钟频率是否相同之前，所述方法还包括：
判断所述第二CRC值与所述第一CRC值是否相同；
若是，则执行后续判断所述第一时钟频率与预先保存的设定时钟频率是否相同的步骤。
相应地，本发明实施例提供了一种芯片时钟频率校准装置，所述装置包括：
通信模块，用于将确定的第一TRIM值发送给待校准芯片，并获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率；
判断模块，用于判断所述第一时钟频率与预先保存的设定时钟频率是否相同；
确定模块，用于若所述第一时钟频率与预先保存的设定时钟频率相同，则将所述第一TRIM值确定为所述设定时钟频率对应的目标TRIM值并保存。
进一步地，所述通信模块，具体用于向连接所述待校准芯片的仿真器发送第一TRIM值，使所述仿真器将所述第一TRIM值转换为对应的接口控制信号，以控制所述待校准芯片进行校准。
进一步地，所述通信模块，具体还用于向连接所述待校准芯片的程控仪器发送获取信号，并接收所述程控仪器返回的信息，根据所述信息确定所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率。
进一步地，所述装置还包括：
更新模块，用于若所述第一时钟频率与预先保存的设定时钟频率不相同，根据所述第一TRIM值与设定数值的和值，更新第一TRIM值；
所述通信模块，还用于将所述更新后的第一TRIM值发送给待校准芯片，直至所述判断模块确定获取的所述待校准芯片的第二时钟频率与所述设定时钟频率相同。
进一步地，所述更新模块，具体用于判断所述时钟频率与所述设定时钟频率的差值是否小于设定阈值；若是，将所述第一TRIM值与第一设定数值的和值确定为更新后的第一TRIM值；若否，将所述第一TRIM值与第二设定数值的和值确定为更新后的第一TRIM值，其中所述第二设定数值大于第一设定数值。
进一步地，所述确定模块，还用于根据所述第一TRIM值、以及预先保存的循环冗余码校验CRC值与TRIM值的函数关系，确定所述第一TRIM值对应的第一CRC值；
所述通信模块，具体还用于将所述第一CRC值发送给所述待校准芯片，获取所述待校准芯片的第二CRC值及基于所述第一TRIM值调整后的时钟频率；
所述判断模块，还用于判断所述第二CRC值与所述第一CRC值是否相同，若是，则执行后续判断所述第一时钟频率与预先保存的设定时钟频率是否相同的步骤。
相应地，本发明实施例提供了一种电子设备，所述电子设备包括处理器和存储器，所述存储器用于存储程序指令，所述处理器用于执行存储器中存储的计算机程序时实现上述芯片时钟频率校准方法中任一所述方法的步骤。
相应地，本发明实施例提供了一种计算机可读存储介质，其存储有计算机程序，所述计算机程序被处理器执行时实现上述芯片时钟频率校准方法中任一所述方法的步骤。
本发明实施例提供了一种芯片时钟频率校准方法、装置、设备和介质，由于该方法中将确定的第一TRIM值发送给待校准芯片，获取待校准芯片基于第一TRIM值调整后的第一时钟频率；并在判断第一时钟频率与预先保存的设定时钟频率相同时，将第一TRIM值确定为设定时钟频率对应的目标TRIM值并保存，从而实现了由设备对芯片时钟频率的校准，提高了芯片时钟校准的自动化程度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1提供的一种芯片时钟频率校准方法的过程示意图；
图2为本发明实施例2提供的一种芯片时钟频率校准方法的过程示意图；
图3为本发明实施例3提供的一种芯片时钟频率校准方法的过程示意图；
图4为本发明实施例5提供的一种芯片时钟频率校准方法的过程示意图；
图5为本发明实施例5提供的一种该电子设备控制待校准芯片进行时钟频率调整的示意图；
图6为本发明实施例5提供的一种LabVIEW软件界面图；
图7为本发明实施例6提供的一种芯片时钟频率校准装置的结构示意图；
图8为本发明实施例7提供的一种电子设备结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为了提高芯片时钟频率校准的自动化程度，本发明实施例提供了一种芯片时钟频率校准方法、装置、设备和介质。
实施例1：
图1为本发明实施例1提供的一种芯片时钟频率校准方法的过程示意图，该过程包括以下步骤：
S101：将确定的第一TRIM值发送给待校准芯片，并获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率。
本发明实施例提供的芯片时钟校准方法应用于电子设备，其中该电子设备可以是手机、平板电脑、PC等智能终端设备，也可以是服务器。
在本发明实施例中，由于实际生产过程中的工艺偏差，待校准芯片输出的实际时钟频率和待校准芯片被设计的时钟频率出现偏差，为了实现对待校准芯片的时钟频率的调整，该电子设备将确定的第一TRIM值发送给该待校准芯片。
其中，该第一TRIM值是用于控制时钟频率的，待校准芯片根据接收到的TRIM值实现对待校准芯片自身的时钟模块的时钟频率进行调整，具体的待校准芯片对自身的时钟模块的时钟频率进行调整的过程属于现有技术，本发明实施例在此不做赘述。
具体的，在本发明实施例中，该待校准芯片被放置在IC测试板上，该IC测试板包括串行线调试(Serial Wire Debug，SWD)、通用异步收发传输器(Universal AsynchronousReceiver/Transmitter，UART)，通用输入/输出口(General-purpose input/output，GPIO)等调试接口；该电子设备通过仿真器(J-Link)将该电子设备发送的第一TRIM值发送到该IC测试板的SWD接口，该待校准芯片通过该SWD接口接收该第一TRIM值。
S102：判断所述第一时钟频率与预先保存的设定时钟频率是否相同，若是，则进行S103，若否，则进行S104。
为了确定待校准芯片是否校准完成，在本发明实施例中，该电子设备预先保存有设定时钟频率，其中该设定时钟频率是该待校准芯片被设计的时钟频率。
该电子设备在获取待校准芯片调整后的第一时钟频率后，判断该第一时钟频率与预先保存的设定时钟频率是否相同，即判断该电子设备是否将待校准芯片的时钟频率调整至设定时钟频率。
若确定第一时钟频率与该设定时钟频率相同，则说明该电子设备将待校准芯片的时钟频率调整至设定时钟频率，该待校准芯片校准完成；若确定第一时钟频率与该设定时钟频率不相同，则说明该电子设备未将待校准芯片的时钟频率调整至设定时钟频率，该待校准芯片未校准完成。
S103：将所述第一TRIM值确定为所述设定时钟频率对应的目标TRIM值并保存。
该电子设备确定第一时钟频率与该设定时钟频率相同时，该电子设备确定该待校准芯片校准完成，因此该电子设备将该第一TRIM值确定为该设定时钟频率对应的目标TRIM值。
由于待校准芯片在断电后不保存数据，为了方便待校准芯片下次上电启动后，可以将该待校准芯片的时钟频率调整至设定时钟频率，该电子设备还将该目标TRIM值进行保存。
S104：根据所述第一TRIM值与设定数值的和值，更新第一TRIM值；之后执行S101。
该电子设备在确定第一时钟频率与该设定时钟频率不相同，该待校准芯片未校准完成，为了实现将该待校准芯片的时钟频率调整至设定时钟频率，在本发明实施例中，该电子设备还可以更新该第一TRIM值，根据更新后的第一TRIM值对该待校准芯片的时钟频率进行调整。
为了实现对该第一TRIM值的更新，该电子设备预先保存有设定数值，其中该设定数值是预先设置的，由于该第一TRIM值属于自然数，因此该设定数值可以是任意的整数，例如1、2、3等整数。
该电子设备根据该第一TRIM值、以及该设定数值，确定出该第一TRIM值与该设定数值的和值，并基于该和值更新该第一TRIM值，即将该和值确定为更新后的第一TRIM值。
为了实现对该待校准芯片的时钟频率的校准，该电子设备将该更新后的第一TRIM值发送给该待校准芯片，并获取基于更新后的第一TRIM值调整后的第二时钟频率，该电子设备判断该第二时钟频率与该设定时钟频率是否相同，若不相同，则该电子设备重复执行对该第一TRIM值进行更新，并获取基于更新后的第一TRIM值调整后的第二时钟频率，直至该第二时钟频率与该设定时钟频率相同。
由于本发明实施例中将确定的第一TRIM值发送给待校准芯片，获取待校准芯片基于第一TRIM值调整后的第一时钟频率；并在判断第一时钟频率与预先保存的设定时钟频率相同时，将第一TRIM值确定为设定时钟频率对应的目标TRIM值并保存，从而实现了由设备对芯片时钟频率的校准，提高了芯片时钟校准的自动化程度。
实施例2：
为了提高芯片时钟频率校准的准确性，在上述实施例的基础上，在本发明实施例中，所述将确定的第一TRIM值发送给待校准芯片之前，所述方法还包括：
控制待校准芯片的TRIM时钟的开关开启。
在本发明实施例中，为了防止误触发修改了该待校准芯片的时钟频率，在对该待校准芯片的TRIM时钟频率进行校准之前，TRIM时钟的开关处于关闭状态，为了实现对该待校准芯片的时钟频率的校准，该电子设备将确定的第一TRIM值发送给待校准芯片之前，控制该待校准芯片的TRIM时钟的开关开启。
具体的，该电子设备向该待校准芯片发送使能信号TRIM EN，从而控制该待校准芯片的TRIM时钟的开关开启。
为了实现校准待校准芯片的时钟频率，在本发明实施例中，所述将确定的第一TRIM值发送给待校准芯片包括：
向连接所述待校准芯片的仿真器发送第一TRIM值，使所述仿真器将所述第一TRIM值转换为对应的接口控制信号，以控制所述待校准芯片进行校准。
在本发明实施例中，为了提高该待校准芯片进行时钟频率调整的效率，该电子设备与该待校准芯片间通过仿真器连接，该电子设备向连接该待校准芯片的仿真器发送第一TRIM值；具体的，该电子设备与该仿真器之间通过USB数据线连接，该电子设备通过USB数据线将该第一TRIM值发送给仿真器。
该仿真器与该待校准芯片间通过SWD线缆连接，该仿真器接收到该第一TRIM值后，将该第一TRIM值转换为对应的接口控制信号，该仿真器将该接口控制信号通过SWD线缆发送给该待校准芯片，实现对该待校准芯片的时钟频率的调整。
为了获取该待校准芯片的时钟频率，在本发明实施例中，所述获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率包括：
向连接所述待校准芯片的程控仪器发送获取信号，并接收所述程控仪器返回的信息，根据所述信息确定所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率。
为了获取该待校准芯片的时钟频率，在本发明实施例中，该待校准芯片基于接收到的第一TRIM值对时钟频率进行调整后，该电子设备还获取待校准芯片调整后的第一时钟频率。
在本发明实施例中，该电子设备与程控仪器连接，该程控仪器与待校准芯片连接，该电子设备具体是通过程控仪器获取待校准芯片调整后的第一时钟频率，例如该程控仪器可以是示波器，也可以是频谱仪，如果为示波器，则可以选用德科技(KeySIGHT)的3054T型示波器。
为了通过程控仪器获取该待校准芯片调整后的第一时钟频率，该电子设备向连接该待校准芯片的程控仪器发送获取信号，该程控仪器接收到该获取信号后，会向给电子设备返回信息，由于该信息中包括该程控仪器自身确定的第一时钟频率；因此该电子设备接收到该程控仪器返回的信息后，根据该信息确定该待校准芯片基于第一TRIM值调整后的第一时钟频率。
具体的，该电子设备与该程控仪器之间可以是通过USB数据线连接，也可以是通过通用接口总线(General-Purpose Interface Bus，GPIB)连接，本发明实施例对此不做限制。
下面通过一个具体的实施例对本发明实施例中芯片时钟校准方法进行说明，图2为本发明实施例2提供的一种芯片时钟频率校准方法的过程示意图，该方法包括以下步骤：
S201：控制待校准芯片的TRIM时钟的开关开启。
S202：向连接待校准芯片的仿真器发送第一TRIM值，使仿真器将第一TRIM值转换为对应的接口控制信号，并发送给待校准芯片；向连接所述待校准芯片的程控仪器发送获取信号，并接收程控仪器返回的信息，根据该信息确定待校准芯片基于该第一TRIM值调整后的第一时钟频率。
S203：判断调整后的时钟频率与预先保存的设定时钟频率是否相同；若是，则进行S204，若否，则进行S205。
S204：将第一TRIM值确定为该设定时钟频率对应的目标TRIM值并保存。
S205：根据第一TRIM值与设定数值的和值，更新第一TRIM值，进行S202。
实施例3：
为了提高芯片时钟频率的校准效率，在上述各实施例的基础上，在本发明实施例中，所述根据所述第一TRIM值与设定数值的和值，更新第一TRIM值包括：
判断所述时钟频率与所述设定时钟频率的差值是否小于设定阈值；
若是，将所述第一TRIM值与第一设定数值的和值确定为更新后的第一TRIM值；
若否，将所述第一TRIM值与第二设定数值的和值确定为更新后的第一TRIM值，其中所述第二设定数值大于第一设定数值。
为了提高芯片时钟频率的校准效率，在本发明实施例中，该电子设备在确定第一时钟频率与该设定时钟频率不相同时，该电子设备可以对该第一TRIM值进行更新，对该第一TRIM值进行更新包括变化幅度较大的更新、以及变化幅度较小的更新。
为了提高芯片时钟频率的校准效率，该电子设备可以将该待校准芯片的时钟频率粗调整至该设定时钟频率的一定范围内，再将该待校准芯片的时钟频率细调整至该设定时钟频率。
该电子设备判断时钟频率与该设定时钟频率的差值是否小于设定阈值，若时钟频率与该设定时钟频率的差值小于设定阈值时，则说明该待校准芯片的时钟频率与该设定时钟频率的差距较小，可以对该待校准芯片的时钟频率进行细调整，即可以将该待校准芯片的时钟频率调整至设定时钟频率。为了实现对该待校准芯片的时钟频率的细调整，该电子设备对该第一TRIM值进行更新时采用变化幅度较小的更新。
具体的，该电子设备在确定时钟频率与该设定时钟频率的差值小于设定阈值时，该电子设备根据第一TRIM值、以及第一设定数值，确定出该第一TRIM值与第一设定数值的和值，将该和值确定为更新后的第一TRIM值。其中，该第一设定数值是预先设置的，较佳的，该第一设定数值为1。
若时钟频率与该设定时钟频率的差值不小于设定阈值时，则说明该待校准芯片的时钟频率与该设定时钟频率的差距较大，为了提高芯片时钟校准的效率，该电子设备可以对该待校准芯片的时钟频率进行粗调整，将该待校准芯片的时钟频率调整至该设定时钟频率的一定范围。为了实现对该待校准芯片的时钟频率的粗调整，该电子设备对该第一TRIM值进行更新时采用变化幅度较大的更新。
具体的，该电子设备在确定时钟频率与该设定时钟频率的差值不小于设定阈值时，该电子设备根据第一TRIM值、以及第二设定数值，确定出该第一TRIM值与第二设定数值的和值，将该和值确定为更新后的第一TRIM值。其中，该第二设定数值是预先设置的，该第二设定数值大于该第一设定数值。较佳的，该第二设定数值为较大的数值，例如20、30、32等。
下面通过一个具体的实施例对本发明实施例的芯片时钟频率校准方法进行说明，图3为本发明实施例3提供的一种芯片时钟频率校准方法的过程示意图，该方法包括以下步骤：
S301：将确定的第一TRIM值发送给待校准芯片，并获取所述待校准芯片基于所述第一TRIM值调整后的时钟频率。其中首次执行时的第一TRIM值为1。
S302：判断调整后的时钟频率与预先保存的设定时钟频率是否相同；若是，则进行S303，若否，则进行S304。
S303：将第一TRIM值确定为该设定时钟频率对应的目标TRIM值并保存。
S304：判断调整后的时钟频率与该设定时钟频率的差值是否小于设定阈值，若是，则进行S305，若否，则进行S306。
S305：将第一TRIM值与第一设定数值1的和值确定为更新后的第一TRIM值，进行步骤S301。
S306：将第一TRIM值与第二设定数值32的和值确定为更新后的第一TRIM值，进行步骤S301。
实施例4：
为了保证芯片时钟频率校准的准确性，在上述各实施例中的基础上，在本发明实施例中，所述将确定的第一TRIM值发送给待校准芯片之后，所述并获取所述待校准芯片在基于所述第一TRIM值调整后的第一时钟频率之前，所述方法还包括：
根据所述第一TRIM值、以及预先保存的循环冗余码校验CRC值与TRIM值的函数关系，确定所述第一TRIM值对应的第一CRC值并发送给所述待校准芯片；
所述获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率包括：
获取所述待校准芯片的第二CRC值及基于所述第一TRIM值调整后的第一时钟频率；
所述判断所述第一时钟频率与预先保存的设定时钟频率是否相同之前，所述方法还包括：
判断所述第二CRC值与所述第一CRC值是否相同；
若是，则执行后续判断所述第一时钟频率与预先保存的设定时钟频率是否相同的步骤。
在本发明实施例中，为了保证该待校准芯片时钟频率校准的准确性，该电子设备还可以确定出该第一TRIM值对应的第一循环冗余码校验(Cyclical Redundancy Check，CRC)值。其中CRC值主要用于校验数据传输后可能出现的错误。
该电子设备预先保存有CRC值与TRIM值的函数关系，其中该函数关系属于现有技术的内容，本发明实施例对此不做赘述。根据该预先保存的CRC值与TRIM值的函数关系、以及该第一TRIM值，该电子设备可以确定出该第一TRIM值对应的第一CRC值并发送给该待校准芯片。
该电子设备接收该待校准芯片的第二CRC值及基于该第一TRIM值调整后的第一时钟频率，其中该第二CRC值是该待校准芯片在接收到该第一TRIM值之后，根据接收到的第一TRIM值确定出的，该电子设备接收该待校准芯片发送的该第二CRC值。
该电子设备接收到该第二CRC值后，将该第二CRC值与该第一CRC值进行比较，若该第一CRC值与该第二CRC值相同，则说明该电子设备发送的该第一TRIM值在传输过程中未出现错误，若该第一CRC值与该第二CRC值不相同，则说明该第一TRIM值在传输过程中出现错误，导致该电子设备发送的该第一TRIM值与该待校准芯片接收到的TRIM值不同。
因此该电子设备在确定该第一CRC值与该第二CRC值相同时，则确定获取到的第一时钟频率是该待校准芯片是基于该电子设备发送的第一TRIM值进行调整后的时钟频率，该电子设备执行后续判断第一时钟频率与预先保存的设定时钟频率是否相同的步骤。
实施例5：
下面通过一个具体的实施例对本发明实施例的芯片时钟频率校准方法进行说明，图4为本发明实施例5提供的一种芯片时钟频率校准方法的过程示意图，该电子设备为PC，该方法包括以下步骤：
S401：控制待校准芯片的TRIM时钟的开关开启。
S402：向连接待校准芯片的仿真器发送第一TRIM值，根据所述第一TRIM值、以及预先保存的循环冗余码校验CRC值与TRIM值的函数关系，确定所述第一TRIM值对应的第一CRC值并发送给连接待校准芯片的仿真器，使仿真器将第一TRIM值和第一CRC值转换为对应的接口控制信号，并发送给待校准芯片，向连接所述待校准芯片的程控仪器发送获取信号，并接收程控仪器返回的信息，根据该信息确定待校准芯片基于该第一TRIM值调整后的第一时钟频率。
其中首次执行时的第一TRIM值为1，具体的，根据TRIM控制寄存器在该待校准芯片外部对应的第一接口，仿真器将确定的第一TRIM值对应的接口控制信号通过该第一接口输入到该待校准芯片内部的TRIM控制寄存器中。
根据CRC校验寄存器在该待校准芯片外部对应的第二接口，仿真器将确定的第一CRC值对应的接口控制信号通过该第二接口输入到该待校准芯片内部的CRC校验寄存器中。
S403：判断第二CRC值与第一CRC值是否相同，若是，则进行S404，若否，则进行S402。
S404：判断调整后的时钟频率与预先保存的设定时钟频率是否相同；若是，则进行S405，若否，则进行S406。
S405：将第一TRIM值确定为该设定时钟频率对应的目标TRIM值并保存。
S406：判断调整后的时钟频率与该设定时钟频率的差值是否小于设定阈值，若是，则进行S407，若否，则进行S408。
S407：将第一TRIM值与第一设定数值1的和值确定为更新后的第一TRIM值，进行步骤S401。
S408：将第一TRIM值与第二设定数值32的和值确定为更新后的第一TRIM值，进行步骤S401。
图5为本发明实施例5提供的一种该电子设备控制待校准芯片进行时钟频率调整的示意图，如图5所示，该电子设备为PC，该PC与仿真器(J-Link)之间通过USB线连接，该J-Link与IC测试板之间通过SWD线连接，该PC在将第一TRIM值发送给待校准芯片时，通过J-Link将接收到的第一TRIM值转换为IC测试板的SWD接口控制信号，从而实现将该第一TRIM值写入IC测试板上的该待校准芯片内；该PC与示波器间通过USB线或通用接口总线(General-Purpose Interface Bus，GPIB)线连接，该PC通过示波器获取该待校准芯片的时钟频率。
此外，该PC在将第一TRIM值发送给待校准芯片之前，由于芯片外部输入输出(Input/Output，IO)口数量有限，所以一个IO口是可以作为多种功能使用，为了实现通过IO获取时钟频率，该待校准芯片预先进行了引脚复用(Pin Multiplexing，PinMux)，具体的，该PinMux是指将该IC测试板的连接示波器的IO引脚的功能设置为输出时钟信号；该待校准芯片在接收第一TRIM值前，该待校准芯片的TRIM时钟的开关是关闭状态，主要是为了防止误触发修改了时钟频率，因此该PC在确定进行待校准芯片的时钟频率校准之前，该PC还预先控制该待校准芯片使能TRIM EN，即打开该待校准芯片的TRIM时钟的开关。
在本发明实施例中，该PC安装有美国国家仪器有限公司(National Instruments)的实验室虚拟仪器工程平台(LabVIEW)软件，并安装有相应的VISA串口插件，用于组织虚拟仪器。图6为本发明实施例5提供的一种LabVIEW软件界面图，如图6所示，在该软件界面图的用户设置区，其中该用户设置区是用于测试设备选择和测试参数配置，在该用户设置区包括有选择连接到本机的程控仪器(VASA resource name)、设置测量多少个周期的平均频率(Statistic Count)、未经校正的芯片时钟频率值(frequency)、芯片时钟预设的频率值(Expect Frequency)、最终满足预期频率的寄存器值(Register Config)、每次调整寄存器值对应的频率值(Log)、以及开始/停止按钮。
实施例6：
在上述各实施例的基础上，图7为本发明实施例6提供的一种芯片时钟频率校准装置的结构示意图，所述装置包括：
通信模块701，用于将确定的第一TRIM值发送给待校准芯片，并获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率；
判断模块702，用于判断所述第一时钟频率与预先保存的设定时钟频率是否相同；
确定模块703，用于若所述第一时钟频率与预先保存的设定时钟频率相同，则将所述第一TRIM值确定为所述设定时钟频率对应的目标TRIM值并保存。
进一步地，所述通信模块，具体用于向连接所述待校准芯片的仿真器发送第一TRIM值，使所述仿真器将所述第一TRIM值转换为对应的接口控制信号，以控制所述待校准芯片进行校准。
进一步地，所述通信模块，具体还用于向连接所述待校准芯片的程控仪器发送获取信号，并接收所述程控仪器返回的信息，根据所述信息确定所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率。
进一步地，所述装置还包括：
更新模块，用于若所述第一时钟频率与预先保存的设定时钟频率不相同，根据所述第一TRIM值与设定数值的和值，更新第一TRIM值；
所述通信模块，还用于将所述更新后的第一TRIM值发送给待校准芯片，直至所述判断模块确定获取的所述待校准芯片的第二时钟频率与所述设定时钟频率相同。
进一步地，所述更新模块，具体用于判断所述时钟频率与所述设定时钟频率的差值是否小于设定阈值；若是，将所述第一TRIM值与第一设定数值的和值确定为更新后的第一TRIM值；若否，将所述第一TRIM值与第二设定数值的和值确定为更新后的第一TRIM值，其中所述第二设定数值大于第一设定数值。
进一步地，所述确定模块，还用于根据所述第一TRIM值、以及预先保存的循环冗余码校验CRC值与TRIM值的函数关系，确定所述第一TRIM值对应的第一CRC值；
所述通信模块，具体还用于将所述第一CRC值发送给所述待校准芯片，获取所述待校准芯片的第二CRC值及基于所述第一TRIM值调整后的时钟频率；
所述判断模块，还用于判断所述第二CRC值与所述第一CRC值是否相同，若是，则执行后续判断所述第一时钟频率与预先保存的设定时钟频率是否相同的步骤。
实施例7：
图8为本发明实施例7提供的一种电子设备结构示意图，在上述各实施例的基础上，本发明实施例中还提供了一种电子设备，包括处理器801、通信接口802、存储器803和通信总线804，其中，处理器801，通信接口802，存储器803通过通信总线804完成相互间的通信；
所述存储器803中存储有计算机程序，当所述程序被所述处理器801执行时，使得所述处理器801执行如下步骤：
将确定的第一TRIM值发送给待校准芯片，并获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率；
判断所述第一时钟频率与预先保存的设定时钟频率是否相同；
若是，则将所述第一TRIM值确定为所述设定时钟频率对应的目标TRIM值并保存。
进一步地，所述处理器801还用于所述将确定的第一TRIM值发送给待校准芯片之前，所述方法还包括：
控制待校准芯片的TRIM时钟的开关开启。
进一步地，所述处理器801具体用于所述将确定的第一TRIM值发送给待校准芯片包括：
向连接所述待校准芯片的仿真器发送第一TRIM值，使所述仿真器将所述第一TRIM值转换为对应的接口控制信号，以控制所述待校准芯片进行校准。
进一步地，所述处理器801具体用于所述获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率包括：
向连接所述待校准芯片的程控仪器发送获取信号，并接收所述程控仪器返回的信息，根据所述信息确定所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率。
进一步地，所述处理器801还用于若所述第一时钟频率与预先保存的设定时钟频率不相同，所述方法还包括：
根据所述第一TRIM值与设定数值的和值，更新第一TRIM值；
将所述更新后的第一TRIM值发送给待校准芯片，直至获取的所述待校准芯片的第二时钟频率与所述设定时钟频率相同。
进一步地，所述处理器801具体用于所述根据所述第一TRIM值与设定数值的和值，更新第一TRIM值包括：
判断所述时钟频率与所述设定时钟频率的差值是否小于设定阈值；
若是，将所述第一TRIM值与第一设定数值的和值确定为更新后的第一TRIM值；
若否，将所述第一TRIM值与第二设定数值的和值确定为更新后的第一TRIM值，其中所述第二设定数值大于第一设定数值。
进一步地，所述处理器801还用于所述将确定的第一TRIM值发送给待校准芯片之后，所述并获取所述待校准芯片在基于所述第一TRIM值调整后的第一时钟频率之前，所述方法还包括：
根据所述第一TRIM值、以及预先保存的循环冗余码校验CRC值与TRIM值的函数关系，确定所述第一TRIM值对应的第一CRC值并发送给所述待校准芯片；
所述获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率包括：
获取所述待校准芯片的第二CRC值及基于所述第一TRIM值调整后的第一时钟频率；
所述判断所述第一时钟频率与预先保存的设定时钟频率是否相同之前，所述方法还包括：
判断所述第二CRC值与所述第一CRC值是否相同；
若是，则执行后续判断所述第一时钟频率与预先保存的设定时钟频率是否相同的步骤。
上述电子设备提到的通信总线可以是外设部件互连标准(Peripheral ComponentInterconnect，PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口802用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器(Random Access Memory，RAM)，也可以包括非易失性存储器(Non-Volatile Memory，NVM)，例如至少一个磁盘存储器。可选地，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述处理器可以是通用处理器，包括中央处理器、网络处理器(NetworkProcessor，NP)等；还可以是数字指令处理器(Digital Signal Processing，DSP)、专用集成电路、现场可编程门陈列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。
实施例7：
在上述各实施例的基础上，本发明实施例还提供了一种计算机可读存储介质，其存储有计算机程序，所述计算机程序被处理器执行如下步骤：
将确定的第一TRIM值发送给待校准芯片，并获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率；
判断所述第一时钟频率与预先保存的设定时钟频率是否相同；
若是，则将所述第一TRIM值确定为所述设定时钟频率对应的目标TRIM值并保存。
进一步地，所述将确定的第一TRIM值发送给待校准芯片之前，所述方法还包括：
控制待校准芯片的TRIM时钟的开关开启。
进一步地，所述将确定的第一TRIM值发送给待校准芯片包括：
向连接所述待校准芯片的仿真器发送第一TRIM值，使所述仿真器将所述第一TRIM值转换为对应的接口控制信号，以控制所述待校准芯片进行校准。
进一步地，所述获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率包括：
向连接所述待校准芯片的程控仪器发送获取信号，并接收所述程控仪器返回的信息，根据所述信息确定所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率。
进一步地，若所述第一时钟频率与预先保存的设定时钟频率不相同，所述方法还包括：
根据所述第一TRIM值与设定数值的和值，更新第一TRIM值；
将所述更新后的第一TRIM值发送给待校准芯片，直至获取的所述待校准芯片的第二时钟频率与所述设定时钟频率相同。
进一步地，所述根据所述第一TRIM值与设定数值的和值，更新第一TRIM值包括：
判断所述时钟频率与所述设定时钟频率的差值是否小于设定阈值；
若是，将所述第一TRIM值与第一设定数值的和值确定为更新后的第一TRIM值；
若否，将所述第一TRIM值与第二设定数值的和值确定为更新后的第一TRIM值，其中所述第二设定数值大于第一设定数值。
进一步地，所述将确定的第一TRIM值发送给待校准芯片之后，所述并获取所述待校准芯片在基于所述第一TRIM值调整后的第一时钟频率之前，所述方法还包括：
根据所述第一TRIM值、以及预先保存的循环冗余码校验CRC值与TRIM值的函数关系，确定所述第一TRIM值对应的第一CRC值并发送给所述待校准芯片；
所述获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率包括：
获取所述待校准芯片的第二CRC值及基于所述第一TRIM值调整后的第一时钟频率；
所述判断所述第一时钟频率与预先保存的设定时钟频率是否相同之前，所述方法还包括：
判断所述第二CRC值与所述第一CRC值是否相同；
若是，则执行后续判断所述第一时钟频率与预先保存的设定时钟频率是否相同的步骤。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (15)
1.一种芯片时钟频率校准方法，其特征在于，所述方法包括：
将确定的第一TRIM值发送给待校准芯片，并获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率；
判断所述第一时钟频率与预先保存的设定时钟频率是否相同；
若是，则将所述第一TRIM值确定为所述设定时钟频率对应的目标TRIM值并保存。
2.根据权利要求1所述的方法，其特征在于，所述将确定的第一TRIM值发送给待校准芯片之前，所述方法还包括：
控制待校准芯片的TRIM时钟的开关开启。
3.根据权利要求1所述的方法，其特征在于，所述将确定的第一TRIM值发送给待校准芯片包括：
向连接所述待校准芯片的仿真器发送第一TRIM值，使所述仿真器将所述第一TRIM值转换为对应的接口控制信号，以控制所述待校准芯片进行校准。
4.根据权利要求1所述的方法，其特征在于，所述获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率包括：
向连接所述待校准芯片的程控仪器发送获取信号，并接收所述程控仪器返回的信息，根据所述信息确定所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率。
5.根据权利要求1所述的方法，其特征在于，若所述第一时钟频率与预先保存的设定时钟频率不相同，所述方法还包括：
根据所述第一TRIM值与设定数值的和值，更新第一TRIM值；
将所述更新后的第一TRIM值发送给待校准芯片，直至获取的所述待校准芯片的第二时钟频率与所述设定时钟频率相同。
6.根据权利要求5所述的方法，其特征在于，所述根据所述第一TRIM值与设定数值的和值，更新第一TRIM值包括：
判断所述时钟频率与所述设定时钟频率的差值是否小于设定阈值；
若是，将所述第一TRIM值与第一设定数值的和值确定为更新后的第一TRIM值；
若否，将所述第一TRIM值与第二设定数值的和值确定为更新后的第一TRIM值，其中所述第二设定数值大于第一设定数值。
7.根据权利要求1所述的方法，其特征在于，所述将确定的第一TRIM值发送给待校准芯片之后，所述并获取所述待校准芯片在基于所述第一TRIM值调整后的第一时钟频率之前，所述方法还包括：
根据所述第一TRIM值、以及预先保存的循环冗余码校验CRC值与TRIM值的函数关系，确定所述第一TRIM值对应的第一CRC值并发送给所述待校准芯片；
所述获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率包括：
获取所述待校准芯片的第二CRC值及基于所述第一TRIM值调整后的第一时钟频率；
所述判断所述第一时钟频率与预先保存的设定时钟频率是否相同之前，所述方法还包括：
判断所述第二CRC值与所述第一CRC值是否相同；
若是，则执行后续判断所述第一时钟频率与预先保存的设定时钟频率是否相同的步骤。
8.一种芯片时钟频率校准装置，其特征在于，所述装置包括：
通信模块，用于将确定的第一TRIM值发送给待校准芯片，并获取所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率；
判断模块，用于判断所述第一时钟频率与预先保存的设定时钟频率是否相同；
确定模块，用于若所述第一时钟频率与预先保存的设定时钟频率相同，则将所述第一TRIM值确定为所述设定时钟频率对应的目标TRIM值并保存。
9.根据权利要求8所述的装置，其特征在于，所述通信模块，具体用于向连接所述待校准芯片的仿真器发送第一TRIM值，使所述仿真器将所述第一TRIM值转换为对应的接口控制信号，以控制所述待校准芯片进行校准。
10.根据权利要求8所述的装置，其特征在于，所述通信模块，具体还用于向连接所述待校准芯片的程控仪器发送获取信号，并接收所述程控仪器返回的信息，根据所述信息确定所述待校准芯片基于所述第一TRIM值调整后的第一时钟频率。
11.根据权利要求8所述的装置，其特征在于，所述装置还包括：
更新模块，用于若所述第一时钟频率与预先保存的设定时钟频率不相同，根据所述第一TRIM值与设定数值的和值，更新第一TRIM值；
所述通信模块，还用于将所述更新后的第一TRIM值发送给待校准芯片，直至所述判断模块确定获取的所述待校准芯片的第二时钟频率与所述设定时钟频率相同。
12.根据权利要求11所述的装置，其特征在于，所述更新模块，具体用于判断所述时钟频率与所述设定时钟频率的差值是否小于设定阈值；若是，将所述第一TRIM值与第一设定数值的和值确定为更新后的第一TRIM值；若否，将所述第一TRIM值与第二设定数值的和值确定为更新后的第一TRIM值，其中所述第二设定数值大于第一设定数值。
13.根据权利要求8所述的装置，其特征在于，所述确定模块，还用于根据所述第一TRIM值、以及预先保存的循环冗余码校验CRC值与TRIM值的函数关系，确定所述第一TRIM值对应的第一CRC值；
所述通信模块，具体还用于将所述第一CRC值发送给所述待校准芯片，获取所述待校准芯片的第二CRC值及基于所述第一TRIM值调整后的时钟频率；
所述判断模块，还用于判断所述第二CRC值与所述第一CRC值是否相同，若是，则执行后续判断所述第一时钟频率与预先保存的设定时钟频率是否相同的步骤。
14.一种电子设备，其特征在于，所述电子设备包括处理器和存储器，所述存储器用于存储程序指令，所述处理器用于执行所述存储器中存储的计算机程序实现如权利要求1-7中任一所述芯片时钟频率校准方法的步骤。
15.一种计算机可读存储介质，其特征在于，其存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-7任一所述芯片时钟频率校准方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011302614.7A CN112269424A (zh) | 2020-11-19 | 2020-11-19 | 一种芯片时钟频率校准方法、装置、设备和介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011302614.7A CN112269424A (zh) | 2020-11-19 | 2020-11-19 | 一种芯片时钟频率校准方法、装置、设备和介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112269424A true CN112269424A (zh) | 2021-01-26 |
Family
ID=74340770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011302614.7A Pending CN112269424A (zh) | 2020-11-19 | 2020-11-19 | 一种芯片时钟频率校准方法、装置、设备和介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112269424A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114167942A (zh) * | 2021-11-03 | 2022-03-11 | 珠海格力电器股份有限公司 | 芯片内部时钟频率校准方法，计算机设备及可读存储介质 |
| WO2022257028A1 (zh) * | 2021-06-08 | 2022-12-15 | 深圳市汇顶科技股份有限公司 | 时钟校准方法、装置和电子设备 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2831968A1 (fr) * | 2001-11-06 | 2003-05-09 | St Microelectronics Sa | Dispositif de calibrage d'un signal d'horloge |
| CN1441925A (zh) * | 2000-05-16 | 2003-09-10 | 艾利森公司 | 使用一基础参考信号和具有比该基础参考信号更准确的一不连续校准参考信号,用于校准一电子时钟的方法、系统、无线终端以及计算机程序产品 |
| CN101630997A (zh) * | 2009-04-14 | 2010-01-20 | 华中科技大学 | 一种环形总线数据报文crc校验字的动态修正方法 |
| CN102916781A (zh) * | 2012-10-31 | 2013-02-06 | 华为技术有限公司 | 校验方法及校验装置 |
| CN102934363A (zh) * | 2010-04-06 | 2013-02-13 | 桑迪士克科技股份有限公司 | 使用锁相环的校准的驰张振荡器 |
| CN104122936A (zh) * | 2014-07-21 | 2014-10-29 | 深圳市芯海科技有限公司 | 一种mcu芯片分频时钟校正装置及方法 |
| CN104702278A (zh) * | 2013-12-10 | 2015-06-10 | 炬芯（珠海）科技有限公司 | 一种频率校准方法及装置 |
| CN104901690A (zh) * | 2015-06-10 | 2015-09-09 | 杭州晟元芯片技术有限公司 | 一种测试模式下自动校准环振的方法及装置 |
| CN110308762A (zh) * | 2019-06-21 | 2019-10-08 | 广芯微电子（广州）股份有限公司 | 一种芯片内部时钟源的时钟频率校准方法 |
-
2020
- 2020-11-19 CN CN202011302614.7A patent/CN112269424A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1441925A (zh) * | 2000-05-16 | 2003-09-10 | 艾利森公司 | 使用一基础参考信号和具有比该基础参考信号更准确的一不连续校准参考信号,用于校准一电子时钟的方法、系统、无线终端以及计算机程序产品 |
| FR2831968A1 (fr) * | 2001-11-06 | 2003-05-09 | St Microelectronics Sa | Dispositif de calibrage d'un signal d'horloge |
| CN101630997A (zh) * | 2009-04-14 | 2010-01-20 | 华中科技大学 | 一种环形总线数据报文crc校验字的动态修正方法 |
| CN102934363A (zh) * | 2010-04-06 | 2013-02-13 | 桑迪士克科技股份有限公司 | 使用锁相环的校准的驰张振荡器 |
| CN102916781A (zh) * | 2012-10-31 | 2013-02-06 | 华为技术有限公司 | 校验方法及校验装置 |
| CN104702278A (zh) * | 2013-12-10 | 2015-06-10 | 炬芯（珠海）科技有限公司 | 一种频率校准方法及装置 |
| CN104122936A (zh) * | 2014-07-21 | 2014-10-29 | 深圳市芯海科技有限公司 | 一种mcu芯片分频时钟校正装置及方法 |
| CN104901690A (zh) * | 2015-06-10 | 2015-09-09 | 杭州晟元芯片技术有限公司 | 一种测试模式下自动校准环振的方法及装置 |
| CN110308762A (zh) * | 2019-06-21 | 2019-10-08 | 广芯微电子（广州）股份有限公司 | 一种芯片内部时钟源的时钟频率校准方法 |
Non-Patent Citations (1)
| Title |
|---|
| 李友全: "CRC校验", 《51单片机轻松入门》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022257028A1 (zh) * | 2021-06-08 | 2022-12-15 | 深圳市汇顶科技股份有限公司 | 时钟校准方法、装置和电子设备 |
| CN114167942A (zh) * | 2021-11-03 | 2022-03-11 | 珠海格力电器股份有限公司 | 芯片内部时钟频率校准方法，计算机设备及可读存储介质 |
| CN114167942B (zh) * | 2021-11-03 | 2024-05-07 | 珠海格力电器股份有限公司 | 芯片内部时钟频率校准方法，计算机设备及可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109582525B (zh) | 测试代码验证方法、验证装置、设备和存储介质 | |
| US8058893B1 (en) | Frequency trimming for internal oscillator for test-time reduction | |
| US7246274B2 (en) | Method and apparatus for estimating random jitter (RJ) and deterministic jitter (DJ) from bit error rate (BER) | |
| US20090113183A1 (en) | Method of controlling a device and a device controlled thereby | |
| CN112269424A (zh) | 一种芯片时钟频率校准方法、装置、设备和介质 | |
| WO2021103219A1 (zh) | 一种卫星接收机的测试装置、系统及方法 | |
| CN111273153A (zh) | 一种芯片的自动测试方法、装置和系统 | |
| CN114584228A (zh) | 一种wifi生产测试校准系统、方法及电子设备 | |
| US20050240389A1 (en) | Virtual test environment | |
| CN105743737A (zh) | 一种非标准PCIe3.0接口测试方法与系统 | |
| US11696159B2 (en) | Method, apparatus, and non-transitory computer readable medium for testing terminals | |
| CN115454751A (zh) | 一种fpga芯片的测试方法、装置和计算机可读存储介质 | |
| CN109684152B (zh) | 一种risc-v处理器指令下载方法及其装置 | |
| US6898746B2 (en) | Method of and apparatus for testing a serial differential/mixed signal device | |
| CN109902001B (zh) | 对未初始化变量的检测方法及终端设备 | |
| US20180048535A1 (en) | Network analyzer systems and methods for operating a network analyzer | |
| CN112015119A (zh) | 调试控制电路和调试控制方法 | |
| US20040177344A1 (en) | Debugging method for the keyboard controller code | |
| CN115268564B (zh) | 用于校准芯片电路的方法、系统、设备和介质 | |
| CN113406473B (zh) | 一种芯片测试方法、装置、终端设备及存储介质 | |
| CN108802660B (zh) | 射频信号源的alc的校准方法、设备以及系统 | |
| CN113160875A (zh) | 芯片测试系统和测试方法 | |
| CN101770004A (zh) | 一种电力仪表的自动检测方法 | |
| CN116048901B (zh) | 数据检测方法、装置、电子设备、存储介质及芯片 | |
| CN110798385B (zh) | 广域网访问设置功能的测试方法、装置、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210126 |