CN105743737A - 一种非标准PCIe3.0接口测试方法与系统 - Google Patents

一种非标准PCIe3.0接口测试方法与系统 Download PDF

Info

Publication number
CN105743737A
CN105743737A CN201610077603.0A CN201610077603A CN105743737A CN 105743737 A CN105743737 A CN 105743737A CN 201610077603 A CN201610077603 A CN 201610077603A CN 105743737 A CN105743737 A CN 105743737A
Authority
CN
China
Prior art keywords
test
standard
interface
cpu
mainboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610077603.0A
Other languages
English (en)
Inventor
廖祺
张柯柯
龚艳鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN201610077603.0A priority Critical patent/CN105743737A/zh
Publication of CN105743737A publication Critical patent/CN105743737A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/15—Performance testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/29—Performance testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
    • H04L43/0817—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking functioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Environmental & Geological Engineering (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种非标准PCIe3.0接口测试方法与系统，分别对待测主板PCIe3.0接口进行发射性能测试和接收性能测试，获取待测主板PCIe3.0接口的存储波形；根据存储波形分析发射信号和参考时钟信号，得到眼图；根据眼图判断是否通过发射性能测试；令CPU进入Loopback模式；向CPU的接收信号中加入预设抖动信号；获取CPU的发射端的发射信号；根据CPU的发射信号与CPU的接收信号计算误码率，判断误码率是否小于预设误码率阈值，如果是则确定通过接收性能测试，当发射性能测试与接收性能测试均通过时，确定待测主板PCIe3.0接口通过测试，可以有效地对非标准主板PCIe3.0接口的发射信号品质和接收性能进行测试。

Description

一种非标准PCIe3.0接口测试方法与系统
技术领域
本发明涉及信号完整性验证领域，特别是涉及一种非标准PCIe接口测试方法与系统。
背景技术
目前业内通用的是X1、X4、X8、X16宽度的标准PCIe3.0接口。并且，PCIe协会对主板上标准PCIe3.0接口的引脚定义和测试流程及测试规范有严格要求。同时，标准PCIe3.0插卡制作和验证都同样需要满足PCIe协会的要求。这样的话，就能够保证任意一张标准的PCIe3.0插卡插在任何一块主板的标准PCIe3.0接口上都能正常使用。
然而PCIe协会并没有对非标准的PCIe3.0接口做出明确引脚定义，而且各个公司在主板设计的过程中，即使是相同型号的非标准PCIe3.0接口都可能有不同的引脚定义。所以，并非任意一张非标准PCIe3.0插卡都能在任意主板上的非标准PCIe3.0接口上使用。非标准PCIe3.0插卡在制卡时，会根据主板的设计专门设计插卡。因此，没有一套完整的信号验证方案来规范主板上非标准PCIe3.0接口测试流程。对于非标准的PCIe3.0插卡，同样没有一套完整的信号验证方案。
发明内容
有鉴于此，本发明的主要目的在于提供一种非标准PCIe3.0接口测试方法与系统，可以有效地进行非标准PCIe3.0接口的测试。
为实现上述目的，本发明提供了一种非标准PCIe3.0接口测试方法，包括：
分别对待测主板PCIe3.0接口进行发射性能测试和接收性能测试；
当所述发射性能测试与所述接收性能测试均通过时，确定所述待测主板PCIe3.0接口通过测试；
对待测主板PCIe3.0接口进行发射性能测试包括：
获取所述待测主板PCIe3.0接口的存储波形；
根据所述存储波形分析发射信号和参考时钟信号，得到眼图；
根据所述眼图判断是否通过发射性能测试；
对待测主板PCIe3.0接口进行接收性能测试包括：
令CPU进入Loopback模式；
向所述CPU的接收信号中加入预设抖动信号；
获取所述CPU的发射端的发射信号；
根据所述CPU的发射信号与所述CPU的接收信号计算误码率，判断所述误码率是否小于预设误码率阈值，如果是则确定通过接收性能测试。
优选地，确定所述待测主板PCIe3.0接口通过测试后还包括：
对非标准PCIe3.0插卡进行测试。
优选地，对非标准PCIe3.0插卡进行测试包括：
获取非标准测试夹具的S参数与所述非标准PCIe3.0插卡的S参数；
判断所述非标准PCIe3.0插卡的S参数是否大于所述非标准测试夹具的S参数，如果是，则确定所述非标准PCIe3.0插卡通过测试。
优选地，所述S参数包括插入损耗和回波损耗。
本发明还提供了一种非标准PCIe3.0接口测试系统，包括：
主板测试模块，用于分别对待测主板PCIe3.0接口进行发射性能测试和接收性能测试；
判断模块，用于当所述发射性能测试与所述接收性能测试均通过时，确定所述待测主板PCIe3.0接口通过测试；
所述主板测试模块包括发射性能测试子模块和接收性能测试子模块；
所述发射性能测试子模块用于：
获取所述待测主板PCIe3.0接口的存储波形；
根据所述存储波形分析发射信号和参考时钟信号，得到眼图；
根据所述眼图判断是否通过发射性能测试；
所述接收性能测试子模块用于：
令CPU进入Loopback模式；
向所述CPU的接收信号中加入预设抖动信号；
获取所述CPU的发射端的发射信号；
根据所述CPU的发射信号与所述CPU的接收信号计算误码率，判断所述误码率是否小于预设误码率阈值，如果是则确定通过接收性能测试。
优选地，所述非标准PCIe3.0接口测试系统还包括：
插卡测试模块，用于对非标准PCIe3.0插卡进行测试。
优选地，所述插卡测试模块具体用于：
获取非标准测试夹具的S参数与所述非标准PCIe3.0插卡的S参数；
判断所述非标准PCIe3.0插卡的S参数是否大于所述非标准测试夹具的S参数，如果是，则确定所述非标准PCIe3.0插卡通过测试。
优选地，所述S参数包括插入损耗和回波损耗。
应用本发明提供的一种非标准PCIe3.0接口测试方法与系统，分别对待测主板PCIe3.0接口进行发射性能测试和接收性能测试，获取待测主板PCIe3.0接口的存储波形；根据存储波形分析发射信号和参考时钟信号，得到眼图；根据眼图判断是否通过发射性能测试；令CPU进入Loopback模式；向CPU的接收信号中加入预设抖动信号；获取CPU的发射端的发射信号；根据CPU的发射信号与CPU的接收信号计算误码率，判断误码率是否小于预设误码率阈值，如果是则确定通过接收性能测试，当发射性能测试与接收性能测试均通过时，确定待测主板PCIe3.0接口通过测试，可以有效地对非标准主板PCIe3.0接口的发射信号品质和接收性能进行测试。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明一种CPU调度方法实施例的流程图；
图2为本发明一种CPU调度系统实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
本发明提供了一种非标准PCIe3.0接口测试方法，包括：
分别对待测主板PCIe3.0接口进行发射性能测试和接收性能测试；
当所述发射性能测试与所述接收性能测试均通过时，确定所述待测主板PCIe3.0接口通过测试；
对待测主板PCIe3.0接口进行发射性能测试包括：
获取所述待测主板PCIe3.0接口的存储波形；
根据所述存储波形分析发射信号和参考时钟信号，得到眼图；
根据所述眼图判断是否通过发射性能测试；
可使用Kesight示波器抓取存储波形，利用SigTest软件，采用双端口测试方式，同时分析数据Tx发射信号和参考时钟信号。通过SigTest软件自带的芯片封装嵌入功能和均衡算法嵌入功能，分析所得到的眼图即为芯片最终收到的眼图，SigTest软件分析的眼图结果，包含模拟的均衡值以及各项参数指标，可以直接读出是否测试通过。
对待测主板PCIe3.0接口进行接收性能测试包括：
令CPU进入Loopback模式；
向所述CPU的接收信号中加入预设抖动信号；
获取所述CPU的发射端的发射信号；
根据所述CPU的发射信号与所述CPU的接收信号计算误码率，判断所述误码率是否小于预设误码率阈值，如果是则确定通过接收性能测试。
与主板PCIe3.0Tx链路测试方法不同，Rx接收信号接收端在CPU，并不能通过直接测量眼图的方法验证主板PCIe3.0Rx链路，PCIe3.0Rx测试可使用Tektronix误码仪设备，测量时，采用CPULoopback的方式，首先让CPU进入Loopback模式，通过往CPU的Rx信号中加入有一定抖动的“不纯净”信号，CPU接收到信号之后，由Tx端发出，误码仪对两者进行比对，即可判定出CPU接收到的信号是否正确，求出误码率(即错误码出现的概率比例)小于预设误码率阈值，如10-12，判定Rx通道性能。
应用本实施例提供的一种非标准PCIe3.0接口测试方法，分别对待测主板PCIe3.0接口进行发射性能测试和接收性能测试，获取待测主板PCIe3.0接口的存储波形；根据存储波形分析发射信号和参考时钟信号，得到眼图；根据眼图判断是否通过发射性能测试；令CPU进入Loopback模式；向CPU的接收信号中加入预设抖动信号；获取CPU的发射端的发射信号；根据CPU的发射信号与CPU的接收信号计算误码率，判断误码率是否小于预设误码率阈值，如果是则确定通过接收性能测试，当发射性能测试与接收性能测试均通过时，确定待测主板PCIe3.0接口通过测试，可以有效地对非标准主板PCIe3.0接口的发射信号品质和接收性能进行测试。
实施例二：
本实施例对应于实施例一，确定所述待测主板PCIe3.0接口通过测试后还可包括：
对非标准PCIe3.0插卡进行测试，非标准PCIe3.0测试夹具需要同时引出PCIe3.0的数据Tx和Rx信号，以及数据参考时钟信号，并且包含夹具的S参数测量点，测试方法具体为：
获取非标准测试夹具的S参数与所述非标准PCIe3.0插卡的S参数；
判断所述非标准PCIe3.0插卡的S参数是否大于所述非标准测试夹具的S参数，如果是，则确定所述非标准PCIe3.0插卡通过测试。
通过测量非标准测试夹具上的S参数测量点，经过软件提取，可以获取到非标准PCIe3.0测试夹具的S参数，S参数是描述信号通道最主要的参数之一，其中包含插入损耗(IL)和回波损耗(RL)，两者在数值上都是负值。插入损耗(IL)表示不同频率下的信号经过信号通道后的衰减情况。相同频率下，其数值约大，则通道性能更优，因为PCIe3.0的速率是8Gbps，对应着4GHz的基频，所以此处主要观察4GHz时候插入损耗(IL)数值，因为测试夹具的S参数已经明确测量得到，在整个链路中，只要所使用到的非标准PCIe3.0插卡在S参数上不差于测试使用到的非标准测试夹具的S参数，则确定插卡测试通过。
实施例三：
本发明还提供了一种非标准PCIe3.0接口测试系统，图1示出了本发明一种非标准PCIe3.0接口测试系统实施例三的结构示意图，包括：
主板测试模块101，用于分别对待测主板PCIe3.0接口进行发射性能测试和接收性能测试；
判断模块102，用于当所述发射性能测试与所述接收性能测试均通过时，确定所述待测主板PCIe3.0接口通过测试；
所述主板测试模块101包括发射性能测试子模块201和接收性能测试子模块202；
所述发射性能测试子模块用于：
获取所述待测主板PCIe3.0接口的存储波形；
根据所述存储波形分析发射信号和参考时钟信号，得到眼图；
根据所述眼图判断是否通过发射性能测试；
所述接收性能测试子模块用于：
令CPU进入Loopback模式；
向所述CPU的接收信号中加入预设抖动信号；
获取所述CPU的发射端的发射信号；
根据所述CPU的发射信号与所述CPU的接收信号计算误码率，判断所述误码率是否小于预设误码率阈值，如果是则确定通过接收性能测试。
应用本实施例提供的一种非标准PCIe3.0接口测试系统，分别对待测主板PCIe3.0接口进行发射性能测试和接收性能测试，获取待测主板PCIe3.0接口的存储波形；根据存储波形分析发射信号和参考时钟信号，得到眼图；根据眼图判断是否通过发射性能测试；令CPU进入Loopback模式；向CPU的接收信号中加入预设抖动信号；获取CPU的发射端的发射信号；根据CPU的发射信号与CPU的接收信号计算误码率，判断误码率是否小于预设误码率阈值，如果是则确定通过接收性能测试，当发射性能测试与接收性能测试均通过时，确定待测主板PCIe3.0接口通过测试，可以有效地对非标准主板PCIe3.0接口的发射信号品质和接收性能进行测试。
实施例四：
本发明非标准PCIe3.0接口测试系统的又一实施例，如图2所示，对应于图1，还包括：
插卡测试模块103，用于对非标准PCIe3.0插卡进行测试，具体用于：
获取非标准测试夹具的S参数与所述非标准PCIe3.0插卡的S参数；
判断所述非标准PCIe3.0插卡的S参数是否大于所述非标准测试夹具的S参数，如果是，则确定所述非标准PCIe3.0插卡通过测试；
本实施例的S参数包括插入损耗和回波损耗。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的方法和系统进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种非标准PCIe3.0接口测试方法，其特征在于，包括：
分别对待测主板PCIe3.0接口进行发射性能测试和接收性能测试；
当所述发射性能测试与所述接收性能测试均通过时，确定所述待测主板PCIe3.0接口通过测试；
对待测主板PCIe3.0接口进行发射性能测试包括：
获取所述待测主板PCIe3.0接口的存储波形；
根据所述存储波形分析发射信号和参考时钟信号，得到眼图；
根据所述眼图判断是否通过发射性能测试；
对待测主板PCIe3.0接口进行接收性能测试包括：
令CPU进入Loopback模式；
向所述CPU的接收信号中加入预设抖动信号；
获取所述CPU的发射端的发射信号；
根据所述CPU的发射信号与所述CPU的接收信号计算误码率，判断所述误码率是否小于预设误码率阈值，如果是则确定通过接收性能测试。
2.根据权利要求1所述的非标准PCIe3.0接口测试方法，其特征在于，确定所述待测主板PCIe3.0接口通过测试后还包括：
对非标准PCIe3.0插卡进行测试。
3.根据权利要求2所述的非标准PCIe3.0接口测试方法，其特征在于，对非标准PCIe3.0插卡进行测试包括：
获取非标准测试夹具的S参数与所述非标准PCIe3.0插卡的S参数；
判断所述非标准PCIe3.0插卡的S参数是否大于所述非标准测试夹具的S参数，如果是，则确定所述非标准PCIe3.0插卡通过测试。
4.根据权利要求3所述的非标准PCIe3.0接口测试方法，其特征在于，所述S参数包括插入损耗和回波损耗。
5.一种非标准PCIe3.0接口测试系统，其特征在于，包括：
主板测试模块，用于分别对待测主板PCIe3.0接口进行发射性能测试和接收性能测试；
判断模块，用于当所述发射性能测试与所述接收性能测试均通过时，确定所述待测主板PCIe3.0接口通过测试；
所述主板测试模块包括发射性能测试子模块和接收性能测试子模块；
所述发射性能测试子模块用于：
获取所述待测主板PCIe3.0接口的存储波形；
根据所述存储波形分析发射信号和参考时钟信号，得到眼图；
根据所述眼图判断是否通过发射性能测试；
所述接收性能测试子模块用于：
令CPU进入Loopback模式；
向所述CPU的接收信号中加入预设抖动信号；
获取所述CPU的发射端的发射信号；
根据所述CPU的发射信号与所述CPU的接收信号计算误码率，判断所述误码率是否小于预设误码率阈值，如果是则确定通过接收性能测试。
6.根据权利要求5所述的非标准PCIe3.0接口测试系统，其特征在于，还包括：
插卡测试模块，用于对非标准PCIe3.0插卡进行测试。
7.根据权利要求6所述的非标准PCIe3.0接口测试系统，其特征在于，所述插卡测试模块具体用于：
获取非标准测试夹具的S参数与所述非标准PCIe3.0插卡的S参数；
判断所述非标准PCIe3.0插卡的S参数是否大于所述非标准测试夹具的S参数，如果是，则确定所述非标准PCIe3.0插卡通过测试。
8.根据权利要求7所述的非标准PCIe3.0接口测试系统，其特征在于，所述S参数包括插入损耗和回波损耗。
CN201610077603.0A 2016-02-03 2016-02-03 一种非标准PCIe3.0接口测试方法与系统 Pending CN105743737A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610077603.0A CN105743737A (zh) 2016-02-03 2016-02-03 一种非标准PCIe3.0接口测试方法与系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610077603.0A CN105743737A (zh) 2016-02-03 2016-02-03 一种非标准PCIe3.0接口测试方法与系统

Publications (1)

Publication Number Publication Date
CN105743737A true CN105743737A (zh) 2016-07-06

Family

ID=56241862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610077603.0A Pending CN105743737A (zh) 2016-02-03 2016-02-03 一种非标准PCIe3.0接口测试方法与系统

Country Status (1)

Country Link
CN (1) CN105743737A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106411400A (zh) * 2016-09-23 2017-02-15 广州市芯德电子技术有限公司 一种光信号调测方法及其系统
CN107832174A (zh) * 2017-11-09 2018-03-23 郑州云海信息技术有限公司 一种针对usb高速信号的闭环分析方法与系统
CN109766232A (zh) * 2019-01-15 2019-05-17 郑州云海信息技术有限公司 一种PCIe压力眼图测试校准方法
CN111812373A (zh) * 2020-06-28 2020-10-23 浪潮电子信息产业股份有限公司 一种PCIe主板信号自动测试装置
CN112306775A (zh) * 2020-11-19 2021-02-02 山东云海国创云计算装备产业创新中心有限公司 双路cpu间通信链路的测试方法、装置、设备及介质
CN114035557A (zh) * 2021-11-19 2022-02-11 西安太乙电子有限公司 一种用于RapidIO协议器件的测试系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364211A (zh) * 2008-09-23 2009-02-11 浪潮电子信息产业股份有限公司 一种Mini-PCIE与PCIE转接测试装置
CN102681925A (zh) * 2011-03-10 2012-09-19 鸿富锦精密工业（深圳）有限公司 串行外围设备接口总线测试系统及方法
CN105117566A (zh) * 2015-09-24 2015-12-02 浪潮(北京)电子信息产业有限公司 一种对PCIe眼图进行分析的方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364211A (zh) * 2008-09-23 2009-02-11 浪潮电子信息产业股份有限公司 一种Mini-PCIE与PCIE转接测试装置
CN102681925A (zh) * 2011-03-10 2012-09-19 鸿富锦精密工业（深圳）有限公司 串行外围设备接口总线测试系统及方法
CN105117566A (zh) * 2015-09-24 2015-12-02 浪潮(北京)电子信息产业有限公司 一种对PCIe眼图进行分析的方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李凯: ""PCIE 3.0简介及信号和协议测试方法"", 《百度文库》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106411400A (zh) * 2016-09-23 2017-02-15 广州市芯德电子技术有限公司 一种光信号调测方法及其系统
CN107832174A (zh) * 2017-11-09 2018-03-23 郑州云海信息技术有限公司 一种针对usb高速信号的闭环分析方法与系统
CN109766232A (zh) * 2019-01-15 2019-05-17 郑州云海信息技术有限公司 一种PCIe压力眼图测试校准方法
CN109766232B (zh) * 2019-01-15 2022-02-18 郑州云海信息技术有限公司 一种PCIe压力眼图测试校准方法
CN111812373A (zh) * 2020-06-28 2020-10-23 浪潮电子信息产业股份有限公司 一种PCIe主板信号自动测试装置
CN112306775A (zh) * 2020-11-19 2021-02-02 山东云海国创云计算装备产业创新中心有限公司 双路cpu间通信链路的测试方法、装置、设备及介质
CN114035557A (zh) * 2021-11-19 2022-02-11 西安太乙电子有限公司 一种用于RapidIO协议器件的测试系统及方法

Similar Documents

Publication Publication Date Title
CN105743737A (zh) 一种非标准PCIe3.0接口测试方法与系统
US20120176607A1 (en) Testing of Optical Cable Using Optical Time Domain Reflectometry
CN106888060B (zh) 无线通信模块的抗干扰测试方法及系统
CN106155950B (zh) 参数处理方法及装置
CN105515893A (zh) 一种确定采样点位置的方法
US7979232B2 (en) Apparatuses and methods for determining configuration of SAS and SATA cables
CN111381150B (zh) 芯片自动验证系统及其方法
CN114584228A (zh) 一种wifi生产测试校准系统、方法及电子设备
KR100712482B1 (ko) 무선통신모듈과 이를 포함하는 무선통신장치 및 그제어방법
CN112511367A (zh) 一种测试方法及设备
TWI635717B (zh) 用於在信號校準及功率穩定後測試資料封包收發器以最小化測試時間之系統及方法
CN103630720A (zh) 用于位误差检测的具有自同步的测试和测量仪器
CN104699580A (zh) 一种sas存储板卡的环回测试方法及装置
CN106257257B (zh) 一种检测光模块星座图的方法、装置及虚拟矢量分析仪
CN112269424A (zh) 一种芯片时钟频率校准方法、装置、设备和介质
CN110765005A (zh) 软件可靠性评估方法和装置
CN114841573B (zh) 一种指数寿命型产品的分组检验方案确定系统及方法
US7409618B2 (en) Self verifying communications testing
US20060069960A1 (en) Embedded Test I/O Engine
CN108334448A (zh) 代码验证方法、装置及设备
CN209560007U (zh) 一种基于无线技术的线缆测试系统
CN113722265A (zh) 一种用于多cpu系统中互联通道的调试优化方法及装置
KR101563123B1 (ko) Dut를 테스트하는 방법
KR101544967B1 (ko) Dut를 테스트하는 방법
CN110046067A (zh) 接口测试方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160706

RJ01 Rejection of invention patent application after publication