CN111381150B - 芯片自动验证系统及其方法 - Google Patents

芯片自动验证系统及其方法 Download PDF

Info

Publication number
CN111381150B
CN111381150B CN201911333607.0A CN201911333607A CN111381150B CN 111381150 B CN111381150 B CN 111381150B CN 201911333607 A CN201911333607 A CN 201911333607A CN 111381150 B CN111381150 B CN 111381150B
Authority
CN
China
Prior art keywords
verification
circuit information
verification circuit
decoder
decoded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911333607.0A
Other languages
English (en)
Other versions
CN111381150A (zh
Inventor
谢景文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN111381150A publication Critical patent/CN111381150A/zh
Application granted granted Critical
Publication of CN111381150B publication Critical patent/CN111381150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种芯片自动验证系统，其用于验证待测装置的信号，包含验证数据端、解码器、参考器以及检测结果装置。验证数据端储存有多组验证电路信息。解码器与验证数据端连接，根据至少一验证电路信息进行解码产生对应的至少一解码后验证电路信息，解码器与待测装置连接，待测装置根据解码后验证电路信息产生实际值。参考器与解码器连接，根据解码后验证电路信息产生期望值。检测结果装置与参考器及待测装置连接，检测结果装置根据期望值及实际值输出待测装置的信号的自动验证结果。

Description

芯片自动验证系统及其方法
技术领域
本发明是关于一种基于通用验证方法学(Universal VerificationMethodology)架构下实现自动检测且验证任意单一线路输出电路(One Wire OutputCircuit)输出信号的验证平台。
背景技术
在芯片设计之后，透过验证测试可帮助设计厂商检测出所设计的芯片问题，由于现在的芯片架构越来越复杂，由于需要的验证电路种类也越来越多，验证花费的时间以及错误率也随之增加。
在过去的验证方式中，工程师需要根据待验证电路的特性，以人工方式分别计算出各个验证特性的期待值对应每项参数进行验证，举例而言，目前许多电路会以pulsewidth、cycle time或duty cycle作为带有效信息的信号，例如Clock、PECI、PWM、DelayCell Temperature Sensor…等等，凡输出信号为单一线路输出皆属于此。
然而，利用到pulse width、cycle time或duty cycle解码信号在电路验证上非常耗时且费工，因为工程师必须手动输入预设的测试参数进入待测装置中。
此外，在现有通用验证方法(Universal Verification Methodology)架构下的system verilog环境，验证方式只能以人工方式进行一对一的待测电路输出信号做比对，若遇到大量且随机的输入信号，会使得输出信号非常复杂并增加验证错误率。
发明内容
基于上述目的，本发明提供一种芯片自动验证系统，其用于验证待测装置的信号，其包含验证数据端、解码器、参考器以及检测结果装置。验证数据端储存有多组验证电路信息。解码器与验证数据端连接，根据至少一验证电路信息进行解码产生对应的至少一解码后验证电路信息，解码器与待测装置连接，待测装置根据解码后验证电路信息产生实际值。参考器与解码器连接，根据解码后验证电路信息产生期望值。检测结果装置与参考器及待测装置连接，检测结果装置根据期望值及实际值输出信号的自动验证结果。
较佳地，其中信号包含待测装置的脉冲宽度调变信号的工作周期。
较佳地，还包含驱动装置，驱动装置与解码器以及待测装置连接，驱动装置控制解码器将解码后验证电路信息传输至待测装置。
较佳地，解码器根据验证电路信息产生感测范围信息，参考器还根据感测范围信息决定期望值。
较佳地，参考器会根据解码后验证电路信息产生对应的解码后验证电路PWM信号。
较佳地，验证数据端还包含接收验证电路信息更新的接收接口。
基于上述目的，本发明再提供一种芯片自动验证方法，其用于验证待测装置的信号，其包含下列步骤：根据待测装置识别验证数据端中的多组验证电路信息，解码器解码验证电路信息并产生对应的解码后验证电路信息；将解码后验证电路信息传输至待测装置；待测装置根据解码后验证电路信息产生实际值；参考器根据解码后验证电路信息产生期望值；比较实际值与期望值，当实际值与期望值相同，则待测装置通过验证。
较佳地，其中信号包含待测装置的脉冲宽度调变信号的工作周期。
较佳地，当期望值及实际值不同，解码器停止产生解码后验证电路信息。
较佳地，当期望值及实际值不同，停止将解码后验证电路信息传输至待测装置。
上述实施例的优点之一，在大量随机变数输入下，芯片自动验证系统能够针对待测装置的信号进行自动比对，减少人工比对需要花费的时间。
上述实施例的优点之一，在大量随机变数输入下，芯片自动验证系统能够针对待测装置的信号进行自动比对，减少人工比对需要花费的时间。
上述实施例的优点之一，是当芯片自动验证系统的期望值与实际值不同时，针对待测装置的信号进行的自动比对会自动停止，有效提升验证正确性与大幅减少开发所需时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明芯片自动验证系统一实施例的结构示意图。
图2为本发明芯片自动验证系统一实施例的方法流程图。
图3为本发明芯片自动验证系统一实施例在通用验证方法(UVM,UniversalVerification Methodology)架构环境中的测试系统结构图。
图4为本发明芯片自动验证系统一实施例在通用验证方法(UVM,UniversalVerification Methodology)架构环境中的演算法流程示意图。
符号说明：
10：验证数据端
11：验证电路信息
20：解码器
21：解码后验证电路信息
22：感测范围信息
30：参考器
31：期望值
40：待测装置
41：实际值
50：检测结果装置
51：自动验证结果
S1～S5、P1～P11：步骤
具体实施方式
以下将配合相关图式来说明本发明的实施例。在图式中，相同的符号说明表示相同或类似的元件或方法流程。
请参照图1，其为一种芯片自动验证系统，用于验证待测装置的信号，其包含验证数据端10、解码器20、参考器30以及检测结果装置50。验证数据端10储存有多组验证电路信息11。解码器20与验证数据端10连接，根据至少一验证电路信息11进行解码产生对应的至少一解码后验证电路信息21，解码器20与待测装置40连接，待测装置40根据解码后验证电路信息21产生实际值41。参考器30与解码器20连接，根据解码后验证电路信息21产生期望值31。检测结果装置50与参考器30与待测装置40连接，检测结果装置50根据期望值31及实际值41输出待测装置40的信号的自动验证结果51。
在一实施例中，待测装置40的信号包含待测装置40的脉冲宽度调变(PWM,PulseWidth Modulation)信号的工作周期。
进一步而言，本发明还包含一驱动装置，驱动装置与解码器20以及待测装置40连接，驱动装置控制解码器20将解码后验证电路信息21传输至待测装置40。
其中，解码器20根据验证电路信息11产生感测范围信息22，参考器30还根据感测范围信息22决定期望值31。
其中，参考器30会根据解码后验证电路信息21产生对应的解码后验证电路PWM信号。
在本发明的一实施例中，验证数据端10还包含接收验证电路信息11更新的接收接口。
进一步而言，当期望值31及实际值41不同，解码器20停止产生解码后验证电路信息21。
当期望值31及实际值41不同，驱动装置停止控制解码器20将解码后验证电路信息21传输至待测装置40。
请进一步参照图2，其为本发明芯片自动验证系统一实施例的方法流程图。如图所示，芯片自动验证方法用于验证待测装置的信号，其包含下列步骤：
S1：根据待测装置40识别验证数据端10中的多组验证电路信息11，解码器20解码验证电路信息11并产生对应的解码后验证电路信息21。
S2：将该解码后验证电路信息21传输至该待测装置40。
S3：待测装置40根据解码后验证电路信息21产生实际值41。
S4：参考器30根据解码后验证电路信息21产生期望值31。
S5：比较实际值41与期望值31，当实际值41与期望值31相同，则待测装置40通过验证。
以下进一步说明当期望值31及实际值41不同时的两种不同芯片自动验证方法实施例：
在本发明的一实施例中，当期望值31及实际值41不同，解码器20停止产生解码后验证电路信息21。
在本发明的一实施例中，当期望值31及实际值41不同，停止将解码后验证电路信息21传输至待测装置40。.
因此，使待测装置能同时被输入经选用的复数笔验证电路信息，使芯片自动验证系统针对待测装置的信号进行自动比对。
请进一步参照图3，其为本发明芯片自动验证系统一实施例在UVM环境中的测试系统结构图。如图3所示，基于通用验证方法(Universal Verification Methodology)架构，本发明所提供的一种实现自动检测以及验证脉冲宽度(pulse width)、工作周期(dutycycle)与周期时间(cycle time)的验证平台包含：任意单一线路输出电路待测电路(design under test DUT)，以及通用验证(Universal Verification Methodology)环境中的测试模组(test top module)。此测试模组可分两大部分，第一部分为包含了高级微控制器汇流排架构(AMBA,Advanced Microcontroller Bus Architecture)与待测电路验证环境(UVC,Universal Verification Component)。其中，高级微控制器汇流排架构包含虚拟序列器、暂存器序列器、暂存器数据库、暂存器至外围汇流排配适器以及检测结果端；待测电路验证环境包含参考器。
其中虚拟序列器(virtual sequencer)协调控制其他待测电路验证环境(UVC,Universal Verification Component)，使本待测电路验证环境(UVC,UniversalVerification Component)可以迅速拓展至系统芯片等级(SoC chip)平台做验证使用，借此根据虚拟序列器(virtual sequencer)中的序列(Sequence)产生解码后验证电路信息。
其中，暂存器序列器(REG Sequencer)接收虚拟序列器(Virtual Sequencer)传输的虚拟序列封包并根据储存在暂存器序列器(REG Sequencer)中的序列再产生一暂存器封包传输至暂存器至外围汇流排配适器(REG To APB Adapter)中；除此之外，暂存器序列器传输一暂存器信号至暂存器数据库(Register Data Base)，其中，暂存器数据库(RegisterData Base)还包含位址图(Address Map)。
其中，待测电路验证环境(UVC,Universal Verification Component)所包含的参考器接收虚拟序列器所传输的封包，并接收暂存器序列器传输的暂存器信号，其中参考器包含参考控制模组(Master Agent)、参考被控模组(Slave Agent)以及汇流排覆盖范围监测器(Bus Monitor Coverage Checker)。
进一步而言，参考被控模组(Slave Agent)包含被控配置接口(Config:PASSIVE)、监视器(Monitor)以及与监视器交换信号的接收器(Collector)，其中接收器(Collector)包含函数指令集，函数指令集包含多种不同的分析变数的函数，举例而言，变异数膨胀因素(VIF,variance inflation faction)函数；除此之外，参考被控模组(Slave Agent)还包含接收接口(PASSIVE)。
进一步而言，参考器控制模组(Master Agent)包含主动配置接口(Config:ACTIVE)、监视器(Monitor)以及与监视器交换信号的接收器(Collector)，其中接收器(Collecor)包含函数指令集，函数指令集包含多种不同的分析变数的函数，举例而言，变异数膨胀因素(VIF,variance inflation faction)函数；除此之外，参考控制模组还包含序列器(Sequencer)以及与序列器交换信号的驱动器(Driver)，驱动器与传输解码后验证电路信息至待测装置(DUT,Device Under Test)的高级外围汇流排(APB,AdvancedPeripheral Bus)中。
换言之，待测装置根据解码后验证电路信息产生实际值，参考器根据虚拟序列封包产生期望值。
以下进一步说明高级微控制器汇流排架构(AMBA,Advanced MicrocontrollerBus Architecture)中的检测结果端，检测结果端与待测装置连接，检测结果端包含监视器(Monitor)、序列器(Sequencer)，以及验证参考模型(Reference model)与检测结果装置(Scoreboard)。其中，监视器主要功能为接收待测装置中电路暂存器的信号，借此搜集数据以利后续的验证参数范围(coverage)的分析，其中，验证覆盖率指的是验证测试的参数是否足够。验证覆盖率高则表示验证测试的参数足够。验证覆盖率低则表示验证测试的参数不足，故出现潜在错误(bug)的风险较高。
需要特别说明的是，序列器内含任意随机测试演算法(Test Pattern)，也可针对任意待测装置的特殊需求编辑测试演算法(Test Pattern)。
验证参考模型(Reference model)l内部会依据验证参考模型(Reference model)随机参数产生相对应的单一线路输出(one wire output)信号。
在检测结果装置(Scoreboard)中利用虚拟接口(virtual interface)来撷取待测装置的输出信号，并以分析其信号的脉冲宽度(pulse width)、工作周期(duty cycle)与周期时间(cycle time)。其中待测装置的输出信号可为规律周期性输出信号或随机输出信号。最后检测结果装置(Scoreboard)针对待测装置实际输出信号与验证参考模型(Reference model)预期产生信号两者相比较，以实现自动验证的功能，大幅增加验证效率。
其中，虚拟接口(Virtual Interface)为测试环境与电路连接的接口。
监视器(Monitor)接收数据元(Data Item)中的验证电路信息(test pattern)，将验证电路信息解码后传输至验证参考模型(Reference model)以及检测结果装置(Scoreboard)。
验证参考模型(Reference model)根据待测电路给予相对应的设定，并计算出正确期望值，之后将期望值传输至检测结果装置与实际值做比较
检测结果装置(Scoreboard)由虚拟接口(Virtual Interface)接收到实际电路信号后，经由计算可得实际值，例如频率、周期…等等，此实际值与期望值做比较。
请进一步参照图4，其为本发明芯片自动验证系统一实施例在UVM环境中的演算法流程示意图。如图所示，其中，数据元(Data Item)储存有本次验证的验证电路信息(testpattern)，驱动器(Driver)主要负责驱动数据单元，将验证电路信息送至测试环境接口(interface)。
其中，在图4中还包含下列步骤：
P1：开始(start)
P2：重置期待值及实际值(Reset the expect value and actual value)
P3：验证参考模型(Configure reference model)
P4：开始检测(Test start)
P5：检测接口检测设计输出信号(Interface detect the design outputsignal)
P6：检测结果装置计算实际值(Scoreboard calculate the actual value)
P7：设定检测结果装置的解析度(Set the scoreboard resolution)
P8：确认期待值与实际值是否相等(Check exp.Value＝＝act.Value)
P9：待测装置错误(DUT ERROR)
P10：测试结束(TEST END)
P11：结束(END)
需要特别说明的是，当芯片自动验证系统的期望值与实际值不同时，针对待测装置的脉冲宽度调变信号进行的自动比对会进入步骤P9而停止测试，借此区别不符合验证标准的待测装置，除节省测试的运算资源，也使整个待测装置能更进一步的自动化。举例而言，在本发明一实施例中，当期望值及实际值不同，解码器停止产生解码后验证电路信息；在本发明另一实施例中，当期望值及实际值不同，芯片自动验证系统停止将解码后验证电路信息传输至待测装置。
综上所述，本发明在大量随机变数输入下，芯片自动验证系统能够针对待测装置的脉冲宽度调变信号进行自动比对，减少人工比对需要花费的时间。
再者，当芯片自动验证系统的期望值与实际值不同时，针对待测装置的信号进行的自动比对会自动停止，有效提升验证正确性与大幅减少开发所需时间。
本发明可以不同形式来实现，故不应被理解仅限于此处所陈述的实施例。相反地，对本领域技术人员而言，所提供的实施例将使本发明更加透彻与全面且完整地传达本发明的范畴，且本发明是依权利要求的范围来定义。

Claims (9)

1.一种芯片自动验证系统，其特征在于，用于验证待测装置的一信号，其包含：
一验证数据端，储存有多组验证电路信息；
一解码器，与该验证数据端连接，根据至少一验证电路信息进行解码产生对应的至少一解码后验证电路信息，该解码器与该待测装置连接，该待测装置根据该解码后验证电路信息产生一实际值；
一参考器，与该解码器连接，根据该解码后验证电路信息产生一期望值；
一检测结果装置，与该参考器与该待测装置连接，该检测结果装置根据该期望值及该实际值输出该信号的一自动验证结果；
该解码器根据该验证电路信息产生一感测范围信息，该参考器还根据该感测范围信息决定该期望值；
其中，所述参考器包括汇流排覆盖范围监测器、参考被控模组以及参考控制模组，所述参考控制模组包括主动配置接口、监视器、与监视器交换信号的接收器、序列器以及与序列器交换信号的驱动器；
所述接收器包含函数指令集，函数指令集包含多种不同的分析变数的函数；
所述驱动器传输解码后验证电路信息至待测装置的高级外围汇流排中。
2.根据权利要求1所述的芯片自动验证系统，其特征在于，该信号包含该待测装置的一脉冲宽度调变信号的一工作周期。
3.根据权利要求1所述的芯片自动验证系统，其特征在于，还包含一驱动装置，该驱动装置与该解码器以及该待测装置连接，该驱动装置控制该解码器将该解码后验证电路信息传输至该待测装置。
4.根据权利要求1所述的芯片自动验证系统，其特征在于，该参考器会根据该解码后验证电路信息产生对应的一解码后验证电路PWM信号。
5.根据权利要求1所述的芯片自动验证系统，其特征在于，该验证数据端还包含接收该验证电路信息更新的接收接口。
6.一种芯片自动验证方法，其特征在于，用于验证待测装置的一信号，其包含：
根据该待测装置识别一验证数据端中的多组验证电路信息，一解码器解码该验证电路信息并产生对应的一解码后验证电路信息；
将该解码后验证电路信息传输至该待测装置；
该待测装置根据该解码后验证电路信息产生一实际值；
参考器根据该解码后验证电路信息产生一期望值，其中，该解码器根据该验证电路信息产生一感测范围信息，该参考器还根据该感测范围信息决定该期望值；
比较该实际值与该期望值，当该实际值与该期望值相同，则该待测装置通过验证；
其中，所述参考器包括汇流排覆盖范围监测器、参考被控模组以及参考控制模组，所述参考控制模组包括主动配置接口、监视器、与监视器交换信号的接收器、序列器以及与序列器交换信号的驱动器；
所述接收器包含函数指令集，函数指令集包含多种不同的分析变数的函数；
所述驱动器传输解码后验证电路信息至待测装置的高级外围汇流排中。
7.根据权利要求6所述的芯片自动验证方法，其特征在于，该信号包含该待测装置的一脉冲宽度调变信号的一工作周期。
8.根据权利要求6所述的芯片自动验证方法，其特征在于，当该期望值及该实际值不同，该解码器停止产生解码后验证电路信息。
9.根据权利要求6所述的芯片自动验证方法，其特征在于，当该期望值及该实际值不同，停止将该解码后验证电路信息传输至该待测装置。
CN201911333607.0A 2018-12-26 2019-12-23 芯片自动验证系统及其方法 Active CN111381150B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107147165 2018-12-26
TW107147165A TW202024971A (zh) 2018-12-26 2018-12-26 晶片自動驗證系統及其方法

Publications (2)

Publication Number Publication Date
CN111381150A CN111381150A (zh) 2020-07-07
CN111381150B true CN111381150B (zh) 2022-11-11

Family

ID=71215126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911333607.0A Active CN111381150B (zh) 2018-12-26 2019-12-23 芯片自动验证系统及其方法

Country Status (2)

Country Link
CN (1) CN111381150B (zh)
TW (1) TW202024971A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312110A (zh) * 2021-05-08 2022-11-08 瑞昱半导体股份有限公司 芯片验证系统及其验证方法
CN116302721A (zh) * 2021-12-20 2023-06-23 瑞昱半导体股份有限公司 芯片设计验证系统与方法及计算机可读取记录介质
CN114528792B (zh) * 2022-02-18 2023-08-29 杭州爱芯元智科技有限公司 芯片验证方法、装置、电子设备及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100368818C (zh) * 2003-12-10 2008-02-13 上海华虹Nec电子有限公司 一种芯片内建电可擦除存储器的测试模块及其测试方法
CN103853068B (zh) * 2012-12-05 2016-11-23 戴泺格集成电路（天津）有限公司 用于芯片的测试控制电路以及相应的方法
CN103020395B (zh) * 2012-12-31 2015-08-05 上海高清数字科技产业有限公司 解复用接口模块的验证方法及验证系统
CN106940428B (zh) * 2016-01-04 2020-11-03 中兴通讯股份有限公司 芯片验证方法、装置及系统
CN105740579A (zh) * 2016-03-09 2016-07-06 浪潮集团有限公司 一种连接uvm验证平台的搭建方法
US10310014B1 (en) * 2016-05-12 2019-06-04 Xilinx, Inc. Method to convert OVM/UVM-based pre-silicon tests to run post-silicon on a tester
CN108038283B (zh) * 2017-11-30 2021-06-08 北京时代民芯科技有限公司 一种虚拟时钟同步的高效高覆盖率SoC验证平台
CN108196976A (zh) * 2017-12-28 2018-06-22 湖南国科微电子股份有限公司 一种ldpc仿真验证平台、验证方法

Also Published As

Publication number Publication date
TW202024971A (zh) 2020-07-01
CN111381150A (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
CN111381150B (zh) 芯片自动验证系统及其方法
US9082242B2 (en) Vehicle network health assessment
US8832622B1 (en) Coverage scoreboard
CN105100796A (zh) 电视测试方法、装置及系统
CN114912413A (zh) 芯片验证方法及平台
CN112835755A (zh) 一种测试数据采集方法、装置、设备及计算机存储介质
CN115470064A (zh) 待测设备的安全测试方法、装置、电子设备及存储介质
CN112286750A (zh) 一种gpio验证方法、装置、电子设备和介质
US10613963B2 (en) Intelligent packet analyzer circuits, systems, and methods
CN113225232B (zh) 硬件测试方法、装置、计算机设备及存储介质
CN110261758B (zh) 待测器件验证装置及相关产品
US7721260B2 (en) Embedded Test I/O Engine
CN116842884A (zh) 基于相控阵天线波束控制fpga的闭环仿真验证系统
CN116048051A (zh) 超时时间验证方法、装置、设备以及存储介质
CN114880972A (zh) 支持错误注入验证测试的验证方法、计算机可读介质
CN106019021B (zh) 电子设备测试装置的通用测试工装及其测试方法
CN110907857B (zh) 一种基于fpga的连接器自动检测方法
CN112560393B (zh) Eda软件工具的比对验证方法及装置
CN211264169U (zh) 一种用于逻辑控制单元的自动化测试装置
CN109960238B (zh) 一种车辆诊断仪自动化测试系统和方法
CN117910401B (zh) 工作模式配置方法、装置、设备、存储介质及程序产品
CN113407408B (zh) 数据传输规则验证方法、装置、设备和存储介质
CN107562617B (zh) 一种基于nc系统中的模块验证系统
CN115114101B (zh) 一种链路测试方法、装置、系统和存储介质
CN116627115A (zh) 车身控制器自动测试方法、装置、设备及计算机存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant