CN103020395B - 解复用接口模块的验证方法及验证系统 - Google Patents

Abstract

一种解复用接口模块的验证系统，主要应用于芯片设计中的功能验证，其包括：数据生成器，随机生成寄存器数据，然后根据寄存器数据自动生成随机TS包；寄存器数据检验器，根据被测模块同一寄存器写入和读出的寄存器数据是否一致来检验被测模块的寄存器读写功能是否正常；TS数据检验器，使用上述的随机寄存器数据对随机TS包进行解复用操作以生成TS包的期待值，把期待值和来自被测模块的实际值进行比较，以实现TS包的自动验证；断言模块，实时检测被测模块的信号时序是否符合设定时序；本发明的有益效果是：实现了自动化数据收发，数据对比和结果报告输出：模块化的验证方案，层次化的验证结构使得验证的效率极大的提高：同时模块化层次化的设计，使得验证平台的修改更加方便，所以重复利用性更好。

Description

解复用接口模块的验证方法及验证系统

技术领域

本发明涉及芯片（IC）设计中的功能验证领域，主要涉及一种DVB解复用接口模块的验证方法及验证系统。

背景技术

近年来，验证在芯片设计流程中起着很重要的作用，验证环境平台的好坏，对项目完成的质量和速度，都有着决定性的作用。随着芯片设计和验证技术的发展，芯片设计完成后对复杂模块功能验证的要求也越来越高，如何能在短时间内完成对复杂模块的功能验证，保证逻辑功能正确，对验证环境的完备性，自动化和重用性提出了很高的要求。

目前的各种DVB解复用接口模块的验证方法主要存在以下弊端：

1.    测试激励必须有采样源。目前的DVB解复用接口模块的方法一般是对已有的媒体流（一般是广播电视数据流）进行采样生成TS流数据，然后直接使用或者经过加工后使用。假如要测试新格式的TS流是否支持，以及新格式TS流与其他格式TS流混合输出是否兼容时，上述方法则无法支持，因为没有采样源。

2.    无法保证功能验证的完备性。由于被采样媒体流的配置一般不会改变，或者改变的幅度范围远远小于接收器功能能够支持的范围。

3.    同时由于，上述方法生成的测试TS流的配置跳变少，所以无法测试各种配置跳变时，DVB解复用接口模块的功能是否正常。所以无法测试DVB解复用接口模块的稳定性。

4.    非模块化的验证环境设计，使得修改测试环境时困难并且内容多，不利于验证环境的重利用。

综上所述，为了避免上述各种DVB解复用接口模块的验证方法存在的弊端，一种新的，灵活、实用的芯片（IC）设计中的DVB解复用接口模块的验证方法的发明是势在必行的。

发明内容

本发明的目的是：提供一种基于VMM的DVB解复用接口模块的验证方法及验证装置，其包括：TS流的配置跳变少、寄存器数据恒定以及跳变多的情况下的对DVB解复用接口模块进行的验证以及其稳定性的验证以及用于实现所述验证方法的验证平台。本发明能够提高验证的效率和完备性，且根据VMM的思想验证平台的各个部分采用模块化设计，所以提高了验证平台的重复利用性。

为了解决上述技术问题，本发明提供的技术方案为：

一种解复用接口模块的验证系统, 主要应用于芯片设计中的功能验证，其特征在于，其中包括：

数据生成器，随机生成寄存器数据，然后根据寄存器数据自动生成随机TS包；

寄存器数据检验器，根据被测模块同一寄存器写入和读出的寄存器数据是否一致来检验被测模块的寄存器读写功能是否正常；

TS数据检验器，使用上述的随机寄存器数据对随机TS包进行解复用操作以生成TS包的期待值，把期待值和来自被测模块的实际值进行比较，以实现TS包的自动验证；

断言模块，实时检测被测模块的信号时序是否符合设定时序。

还包括：

寄存器数据主机总线功能模块，其从数据生成器获得寄存器数据包之后，生成符合设定时序的读/写的寄存器的信号激励，送到寄存器发送接口上；

TS数据包主机总线功能模块，其从数据生成器获得TS数据包之后，生成符合设定时序的TS测试流发送接口的信号激励。

还包括寄存器数据监视器总线功能模块，通过寄存器通道与寄存器数据检验器相连；寄存器发送接口的信号作为该模块的输入信号并从中提取有效的寄存器数据；寄存器数据监视器总线功能模块把收到的有效的寄存器数据打包送入寄存器数据检验器。

还包括TS数据包从机总线功能模块，接收经过被测模块处理过的数据，并且重新打包发送给TS数据检验器。

本系统采用系统级硬件描述语言和C/System C语言完成。

所述随机生成的寄存器数据和随机TS包的数据皆可加取值范围来限制；所述数据生成器通过所述取值范围的限制以及功能覆盖率函数来定义功能覆盖点，并通过采样功能覆盖点自动统计功能覆盖率。

所述的验证系统的验证方法，其包括如下步骤:

随机生成的寄存器数据写入被测模块，同时记录该寄存器数据；

从被测模块读取该寄存器数据，比较所读取的寄存器数据与上述记录的寄存器数据，以检验被测模块的寄存器读写功能；

随机生成的TS包送入被测模块，同时根据上述随机的寄存器数据和该TS包生成期待值；

从被测模块获得实际值，比较上述期待值与实际值，以检验被测模块的解复用功能；

检测被测模块的信号时序是否符合设定时序。

随机生成的寄存器数据被转化为符合设定时序的寄存器读/写的信号激励，发送到被测模块；

观测被测模块寄存器读写信号的时序，当信号时序符合数据采样条件时，获取并记录寄存器数据。

随机TS包被转化为符合设定时序的TS测试流发送接口的信号激励发送到被测模块；

被测模块根据收到的寄存器数据处理所收到的随机TS包生成实际值，并发送；

观测上述被测模块发送实际值的信号的时序，当信号时序符合数据采样条件时，获取并记录实际值。

所述随机TS包组成的TS测试流为包含多通道的TS测试流；所述随机生成的寄存器数据和随机TS包的数据皆可加取值范围来限制。

本发明的有益效果是：本发明结合DVB的TS级协议要求，充分吸收VMM方法学在模块级验证上的优势构建了一种验证系统；该验证系统自动读写寄存器，收发TS数据包和完成DVB的TS层解复用功能验证。其中，无采样源的TS随机数据生成器，使得验证人员从搜集和处理大量的TS测试流的工作中解脱出来；同时可以生成大量不同配置的TS测试流，使得对于DVB解复用接口模块的稳定性测试得以展开；本发明验证系统采用自动化的脚本运行，实现了自动化数据收发，数据对比和结果报告输出：模块化的验证方案，层次化的验证结构使得验证的效率极大的提高；同时模块化层次化的设计，使得验证平台的修改更加方便，所以重复利用性更好。

附图说明：

通过以下对本发明的实施例结合其附图的描述，可以进一步理解其发明的目的、具体结构特征和优点。其中，附图为：

图1是：本发明借鉴的VMM简要框架结构示意图。

图2是：本发明验证系统的框架结构和数据流简图。

图3是：本发明验证系统的框架结构示意图。

具体实施方式：

下面结合附图中的实例对本发明作进一步的描述。

本发明结合DVB的TS级协议要求，充分吸收VMM方法学在模块级验证上的优势构建了一种验证平台。该验证平台自动读写寄存器，收发TS数据包和完成DVB的TS层解复用功能验证。无采样源的TS随机数据生成器，使得验证人员从搜集和处理大量的TS测试流的工作中解脱出来。同时可以生成大量不同配置的TS测试流，使得对于DVB解复用接口模块的稳定性测试得以展开。该验证平台采用自动化的脚本运行，实现了自动化数据收发，数据对比和结果报告输出：模块化的验证方案，层次化的验证结构使得验证的效率极大的提高：同时模块化层次化的设计，使得验证平台的修改更加方便，所以重复利用性更好。

本发明公开了一种基于VMM（Verification Methodology Manual 验证方法学手册）的DVB（Digital Video Broadcasting数字视频广播, 是由DVB项目维护的一系列国际承认的数字电视公开标准。）解复用接口模块的验证方法及验证系统。所述VMM是（Verification Methodology Manual验证方法学手册）的缩写是由Synopsys（新思科）提出的基于Systemverilog验证语言分支的方法学，主要应用于复杂模块的模块级别验证。

本发明中被测模块的输入，包括所有的寄存器数据和TS测试流（传送流（Transport Stream），所述TS测试流是指多个TS包连续发送形成的数据流，它是根据ITU-T Rec.H.222.0|ISO/IEC 13818-2 和ISO/IEC 13818-3协议而定义的一种数据流）都是由验证系统自身产生的。 CRC32(循环冗余检查（CRC）是一种数据传输检错功能，对数据进行多项式计算，并将得到的结果附在帧的后面，接收设备也执行类似的算法，以保证数据传输的正确性和完整性。)和CSA（Common Scrambling Specifications通用加扰算法）解扰功能则是由C语言实现,VCS仿真工具则通过直接调用C语言的方式调用CRC32和CSA解扰的C函数；验证系统生成多路有效通道和多路无效通道的TS包，验证有效通道数据的输出是否正确；写寄存器时,寄存器数据同时被写入被测模块和检验器。读寄存器时，从被测模块读出的寄存器数据写入检验器中，检验器比较写操作和读操作时收到的寄存器数据进行寄存器验证；描述各种功能覆盖率模块，并且可以给出功能覆盖率结果。本发明搭建的是一个可移植、可重复利用、扩展、完全自动检查的、具有层次化的结构的DVB解复用接口模块验证系统。

本发明提供的基于VMM的DVB解复用接口模块的验证方法是采用如下的技术方案实现的。如本文实施的和广义的描述，其包括：

待测的DVB解复用接口模块是由Verilog代码编写，VHDL（Very-High-Speed Integrated Circuit HardwareDescription Language）或者两者编译后生成的可以用于仿真的网表文件。

Systemverilog语言提供有约束的随机激励生成，按照用户制定的限制随机生成：寄存器数据，PES配置，PSI配置，TS包配置和加载数据。并且将生成的数据存放到由VMM_DATA扩展出来的各个类中。

所述的功能验证是指，将上述产生的随机激励送入DVB解复用接口模块中，以产生自动化的判断响应结果，以及自动化的统计功能覆盖率。

即，所述的验证系统使用Systemverilog编写，CRC32（Cyclic Redundancy Check）和DVB的CSA（Common Scrambling Specifications通用加扰算法）解扰模块由C语言编写。待测模块，CRC32和DVB的CSA模块也通过Systemverilog进行调用。当然，随着技术的更新SystemC等也可以实现上述功能，是本发明技术的隐含替换，在此不再赘述。

如图1-3所示，所述的验证系统具体包括：

数据生成器，完成随机化数据包的定义，包括PES配置的各个字段、PSI配置的各个字段、TS配置各个字段和加载数据、寄存器数据。在约束完数据的具体特征之后由自动生成数据包函数自动生成数据包。

寄存器数据主机总线功能模块，通过一条寄存器通道与上述的数据生成器相连，将数据生成器发来的寄存器数据包按照用户制定的协议，即按照用户设定的时序（例如APB,AXI等等,也可以是用户自定义的协议）转换成寄存器发送接口上的信号激励。

TS数据包主机总线功能模块，通过一条TS包通道与上述的数据生成器相连，将数据生成器发来TS数据包按照用户制定的协议，即按照用户设定的时序（例如串行，并行等等）转换成TS测试流发送接口上的实际的信号激励。

寄存器数据监视器总线功能模块，将寄存器发送接口上的实际的信号全部作为输入信号，记录下来，并且打包成寄存器数据包，通过一条寄存器通道发送到寄存器数据检验器。

TS测试从机总线功能模块，按照用户定制的协议，即按照用户设定的时序（例如APB,AXI等等，或者用户自己定制的协议）从被测模块的输出数据接口将数据读出，并且打包，通过一条通道发送到TS数据检验器。

寄存器列表，记录寄存器的属性，包括：寄存器的地址，初始值（复位时的数值），读写属性（RW或者RO），是否测试等。

寄存器数据检验器，检验被测模块的寄存器读写功能是否正常。在验证系统启动时，读入寄存器列表的信息；在验证系统复位时加载初始值。在观察到寄存器发送接口上的实际的信号为写寄存器时，更新内部寄存器数组；在观察到寄存器发送接口上的实际的信号为读寄存器时，按照寄存器地址，取得从被测模块读取到的寄存器值，和内部寄存器数组记录的值；将两者进行比较，实现寄存器检验的功能。

TS数据检验器，检验TS数据传输和解复用功能是否正常；通过一条TS包通道与数据生成器相连，获得原始的TS包；通过一条寄存器通道与数据生成器相连，获得寄存器的数据包。按照上述的寄存器配置，对原始的TS测试数据包实施解复用和CSA解扰（根据TS包相关字段判断是否需要解扰）生成TS数据的期待值。所述TS数据检验器，通过一条通道与TS测试从机总线功能模块相连，获得被测模块输出的实际值，然后通过比较期待值和实际值来实现TS传输和解复用的验证。

断言模块，与被测模块的TS测试流发送接口、寄存器发送接口和输出数据接口相连，用于实时检测接口上的激励是否符合传输协议，即用户设定时序；同时捕捉中断输出，判断中断输出是否符合设定时序。

以下将详细描述本发明中的优选实施例，具体见附图3所示的示例：

本发明中需要验证的对象是DVB的解复用的接口模块即被测模块，首先，将一路TS测试流数据输入被测模块，其根据寄存器配置和TS包相关控制字段判断是否进行CRC32（Cyclic Redundancy Check）校验和DVB的CSA解扰。如果需要执行，则执行CRC校验和DVB的CSA解扰。然后把经过上述处理的过的TS流中的N路有效通道的数据恢复出来，然后传递给后端；同时解复用接口模块会丢弃无效通道的数据。

本发明的DVB解复用接口模块验证系统主要包括以下部分：数据生成器、寄存器数据主机总线功能模块、TS数据包主机总线功能模块、断言模块、寄存器数据监视器总线功能模块、TS数据包从机总线功能模块、寄存器数据检验器、TS数据检验器。

所述数据生成器：随机化数据的生成包括寄存器数据生成和 TS数据包生成。数据生成器需要从寄存器列表中读取需要生成寄存器的地址，读写属性，初始值和寄存器的制约条件随机生成寄存器数据；数据生成器会根据寄存器信息配置N路有效通道的PID号，然后N个子模块生成N路有效通道的加载数据包的配置信息（本实例中为PES或者PSI配置），根据加载数据包的配置信息生成N路有效通道的TS数据包；数据生成器有一个子模块来生成被测模块不可识别的TS数据包，这个模块生成的TS数据包的PID不同于N路有效通道的PID，并且是可变的。这样就模拟了多路无效通道。然后通过一个”N+1选1”选择器来选择下一个时刻要输出TS数据包的子模块。这样生成了N路有效+任意多路无效通道的TS测试流。

所述寄存器数据主机总线功能模块，通过一条寄存器通道与数据生成器相连。从数据生成器获得寄存器数据包之后，判断是读还是写，然后生成相应的读或写的信号激励，并送到寄存器发送接口上。

所述TS数据包主机总线功能模块，通过一条TS数据包通道与数据生成器相连。从数据生成器获得TS数据包之后，判断是何种输出方式（例如并行，串行等等），然后生成TS测试流发送接口上的信号激励。

所述断言模块与被测模块的TS测试流发送接口和寄存器发送接口相连，用于实时检测接口上的激励是否符合传输协议，同时捕捉中断输出，判断中断输出。

所述寄存器数据监视器总线功能模块，通过一条寄存器通道与寄存器数据检验器相连。所有的寄存器发送接口的信号都作为寄存器数据监视器总线功能模块的输入信号使用。当寄存器发送接口上的动作为写寄存器的时候，寄存器数据监视器总线功能模块会从寄存器发送接口上获取写数据、写地址，打包后发送给寄存器数据检验器。当寄存器发送接口上的动作为读寄存器的时候，通过寄存器数据监视器总线功能模块获取读数据、读地址，打包后送入寄存器数据检验器。

所述TS数据包从机总线功能模块，通过一条通道与TS数据检验器相连。TS数据包从机总线功能模块接收被测模块输出的数据，并且重新打包发送给TS数据检验器。

所述寄存器数据检验器, 通过一条寄存器通道与寄存器数据监视器总线功能模块相连，内置一个寄存器容器。寄存器容器的大小与寄存器列表有关。寄存器数据检验器检验被测模块的寄存器读写功能是否正常。寄存器数据检验器在系统复位时，会加载初始值。在观察到寄存器发送接口上的实际的信号为写寄存器时，更新内部寄存器数组。在观察到寄存器发送接口上的实际的信号为读寄存器时，按照寄存器地址，取得从被测模块读取到的寄存器值和内部寄存器数组记录的值；将两者进行比较，实现寄存器检验的功能。

所述TS数据检验器，通过一条寄存器通道和一条TS数据包通道与数据生成器相连，根据自数据生成器寄存器的信息对TS数据包进行解复用和DVB-CSA解扰生成TS包的期待值；TS数据检验器通过一条通道与TS数据包从机总线功能模块相连，把来自TS数据包从机总线功能模块的数据作为实际值。把期待值和实际值按照通道进行比较。以实现TS数据的验证。

本发明的验证方法的流程为：

1.    由数据生成器根据测试用例（TEST CASE ）生成随机的寄存器配置，根据这个配置和测试用例（TEST CASE ）生成TS包发送出去;同时，寄存器数据也发送出去。

2.    寄存器数据包通过广播的方式（例如采用VMM_BROADCAST）分别发送给寄存器数据主机总线功能模块和TS数据检验器。TS数据检验器使用寄存器的信息进行解复用和CSA解扰操作以便生成TS包的期待值。寄存器数据主机总线功能模块把寄存器数据包转化成信号激励送到寄存器发送接口。

当寄存器发送接口上的动作为写寄存器的时候，寄存器被写入被测模块；同时通过寄存器数据监视器总线功能模块从寄存器观测接口获取写数据，写地址，打包后记录到寄存器数据检验器中的内部寄存器容器中。

当寄存器发送接口上的动作为读寄存器的时候，寄存器按照来自寄存器数据主机总线功能模块的地址读出寄存器的值，同时通过寄存器数据监视器总线功能模块从寄存器观测接口获取读数据，读地址，打包后送入寄存器数据检验器。然后按照这个读地址从寄存器数据检验器中的内部寄存器容器中取得先前记录的寄存器的值。最后把读数据和先前记录的寄存器的值进行比较，进而实现寄存器的验证。

3.    TS数据包通过广播的方式（例如采用VMM_BROADCAST）分别发送给TS数据包主机总线功能模块和TS数据检验器。TS数据检验器使用寄存器的信息进行解复用和CSA解扰操作生成TS包的期待值。TS数据包主机总线功能模块把TS数据包转化成信号激励送到TS测试流发送接口。

被测模块收到寄存器和TS流以后，会在输出数据接口输出处理过的数据。TS数据包从机总线功能模块会取得这些经过被测模块处理过的数据，把他们打包后作为TS包的实际值送入TS数据检验器。最后TS包的期待值和实际值按照通道进行比较。以实现TS数据的验证。

4.    对于接口的协议和中断信号的输出采用断言模块来进行验证。

本发明使得DVB解复用接口模块的验证完备并且充分，同时稳定性得以测试。无采样源随机化的激励产生方式，自动化的结果比较，自动化的覆盖率报告生成，也方便回归测试（regression）。

本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明的目的，而并非用作对本发明的限定，只要在本发明的实质范围内，对以上所述实施例的变化、变型都将落在本发明的权利要求的范围内。

Claims (10)

1.一种解复用接口模块的验证系统,应用于芯片设计中对满足DVB标准传输协议的所述解复用接口模块的功能验证，其特征在于，包括：

数据生成器，随机生成寄存器数据，然后根据所述寄存器数据基于所述DVB标准传输协议自动生成随机TS包；

寄存器数据检验器，根据作为被测模块的所述解复用接口模块同一寄存器写入和读出的寄存器数据是否一致来检验所述被测模块的寄存器读写功能是否正常；

TS数据检验器，使用上述的随机寄存器数据对随机TS包进行解复用操作以生成TS包的期待值，把期待值和来自被测模块的实际值进行比较，以实现TS包的自动验证；

断言模块，实时检测被测模块的信号时序是否符合设定时序，

其中，在所述数据生成器中，为了使得所述寄存器数据和所述随机TS包的随机生成过程满足与所述被测模块对应的所述DVB标准传输协议，该数据生成器包含：

寄存器数据生成模块，用于随机生成寄存器数据；

N个有效TS包生成子模块，用于根据所述寄存器数据分别配置N个有效通道号，从而生成N路有效通道的TS包；

无效TS包生成子模块，用于生成被所述解复用接口模块不可识别且具有与所述有效通道号不同的可变通道号的TS包，从而生成任意多路无效通道的TS包；

选择器，在所述N路有效通道和所述任意多路无效通道的所述TS包中选择最终输出的TS测试流，以自动生成所述随机TS包。

2.根据权利要求1所述的验证系统，其特征在于，还包括：

寄存器数据主机总线功能模块，其从数据生成器获得寄存器数据包之后，生成符合设定时序的读/写的寄存器的信号激励，送到寄存器发送接口上；

TS数据包主机总线功能模块，其从数据生成器获得TS数据包之后，生成符合设定时序的TS测试流发送接口的信号激励。

3.根据权利要求1所述的验证系统，其特征在于：还包括寄存器数据监视器总线功能模块，其通过寄存器通道与寄存器数据检验器相连，并从寄存器发送接口的信号中提取有效的寄存器数据；寄存器数据监视器总线功能模块把收到的有效的寄存器数据打包送入寄存器数据检验器。

4.根据权利要求1所述的验证系统，其特征在于:还包括TS数据包从机总线功能模块，接收经过被测模块处理过的数据，并且重新打包发送给TS数据检验器。

5.根据权利要求1所述的验证系统，其特征在于:本系统采用系统级硬件描述语言和C/System C语言完成。

6.根据权利要求1所述的验证系统，其特征在于:所述随机生成的寄存器数据和随机TS包的数据皆可加取值范围来限制；所述数据生成器通过所述取值范围的限制以及功能覆盖率函数来定义功能覆盖点，并通过采样功能覆盖点自动统计功能覆盖率。

7.根据权利要求1所述的验证系统的验证方法，应用于芯片设计中对满足DVB标准传输协议的所述解复用接口模块的功能验证，其特征在于，其包括如下步骤:

随机生成的寄存器数据写入作为被测模块的所述解复用接口模块，同时记录该寄存器数据；

从被测模块读取该寄存器数据，比较所读取的寄存器数据与上述记录的寄存器数据，以检验被测模块的寄存器读写功能；

随机生成的TS包送入被测模块，同时根据上述随机的寄存器数据和该TS包生成期待值；

从被测模块获得实际值，比较上述期待值与实际值，以检验被测模块的解复用功能；

检测被测模块的信号时序是否符合设定时序，

其中，为了满足与所述被测模块对应的所述DVB标准传输协议，所述寄存器数据和所述随机TS包的随机生成过程，包含以下步骤：

随机生成寄存器数据；

根据所述寄存器数据分别配置N个有效通道号，从而生成N路有效通道的TS包；

生成被所述解复用接口模块不可识别且具有与所述有效通道号不同的可变通道号的TS包，从而生成任意多路无效通道的TS包；

在所述N路有效通道和所述任意多路无效通道的所述TS包中选择最终输出的TS测试流，以自动生成所述随机TS包。

8.根据权利要求7所述的验证方法，其特征在于:随机生成的寄存器数据被转化为符合设定时序的寄存器读/写的信号激励，发送到被测模块；

观测被测模块寄存器读写信号的时序，当信号时序符合数据采样条件时，获取并记录寄存器数据。

9.根据权利要求7或8任一所述的验证方法，其特征在于:随机TS包被转化为符合设定时序的TS测试流发送接口的信号激励发送到被测模块；

被测模块根据收到的寄存器数据处理所收到的随机TS包生成实际值，并发送；

观测上述被测模块发送实际值的信号的时序，当信号时序符合数据采样条件时，获取并记录实际值。

10.根据权利要求7所述的验证方法，其特征在于:所述随机TS包组成的TS测试流为包含多通道的TS测试流；所述随机生成的寄存器数据和随机TS包的数据皆可加取值范围来限制。